JPH06104532A - 化合物半導体薄膜 - Google Patents
化合物半導体薄膜Info
- Publication number
- JPH06104532A JPH06104532A JP25098392A JP25098392A JPH06104532A JP H06104532 A JPH06104532 A JP H06104532A JP 25098392 A JP25098392 A JP 25098392A JP 25098392 A JP25098392 A JP 25098392A JP H06104532 A JPH06104532 A JP H06104532A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semi
- doped
- concentration
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半絶縁性高抵抗半導体層と接した場合におけ
る異常拡散による当該半絶縁性高抵抗半導体層の抵抗低
減の発生を防止した化合物半導体薄膜を提供する。 【構成】 半絶縁性用ドーパントを半絶縁性高抵抗半導
体層に含まれる分より高濃度で、且つ、略固溶限界濃度
で含んでいるため、半絶縁性高抵抗半導体層と接した状
態でも固溶限界を越えて半絶縁性ドーパントが半絶縁性
高抵抗半導体層から拡散侵入してくることがなく、この
結果、界面付近における半絶縁性高抵抗半導体層の半絶
縁性用ドーパントの濃度が低下することがない。 【効果】 ｐ型の化合物半導体薄膜と半絶縁性高抵抗半
導体層との界面付近におけるリーク電流の発生を抑える
ことができ、埋め込み構造半導体レーザの素子特性の向
上や、光集積素子の素子分離特性の向上を実現すること
が可能となる。
る異常拡散による当該半絶縁性高抵抗半導体層の抵抗低
減の発生を防止した化合物半導体薄膜を提供する。 【構成】 半絶縁性用ドーパントを半絶縁性高抵抗半導
体層に含まれる分より高濃度で、且つ、略固溶限界濃度
で含んでいるため、半絶縁性高抵抗半導体層と接した状
態でも固溶限界を越えて半絶縁性ドーパントが半絶縁性
高抵抗半導体層から拡散侵入してくることがなく、この
結果、界面付近における半絶縁性高抵抗半導体層の半絶
縁性用ドーパントの濃度が低下することがない。 【効果】 ｐ型の化合物半導体薄膜と半絶縁性高抵抗半
導体層との界面付近におけるリーク電流の発生を抑える
ことができ、埋め込み構造半導体レーザの素子特性の向
上や、光集積素子の素子分離特性の向上を実現すること
が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、半絶縁性高抵抗半導体
層と接し、ｐ型導電性を示す化合物半導体薄膜に関する
ものである。
層と接し、ｐ型導電性を示す化合物半導体薄膜に関する
ものである。
【０００２】
【従来の技術】半絶縁性高抵抗半導体層である例えばＦ
ｅドープＩｎＰ結晶は、埋め込み構造半導体レーザの素
子容量低減や、光集積素子の素子間分離など、半導体光
素子作製上重要な材料とされている。
ｅドープＩｎＰ結晶は、埋め込み構造半導体レーザの素
子容量低減や、光集積素子の素子間分離など、半導体光
素子作製上重要な材料とされている。
【０００３】
【発明が解決しようとする課題】ところで、このＦｅド
ープＩｎＰ結晶が、素子構造上、たとえばＺｎをドーピ
ングすることで得られるｐ型半導体層と接すると、異常
拡散現象によるＦｅドープＩｎＰ結晶の抵抗低減といっ
た問題が生じる。すなわち、ｐ型半導体層中におけるＺ
ｎがＦｅドープＩｎＰ半導体層中に拡散するとともに、
ＦｅドープＩｎＰ層中のＦｅがはじきだされ、ｐ型半導
体層中へ移動してしまうのである（参考文献：竹内他
９２年春期応用物理学会講演概要集 ３０ａ−ＺＢ−
６）。この結果、ＦｅドープＩｎＰ層中のＦｅ濃度が減
少し、ＦｅドープＩｎＰ層の抵抗が低減してしまう。こ
のことは、埋め込み構造半導体レーザの埋め込み界面付
近でのリーク電流の発生や、素子間分離層の抵抗低減に
よる電気的分離特性の劣化といった問題を引き起こす。
ープＩｎＰ結晶が、素子構造上、たとえばＺｎをドーピ
ングすることで得られるｐ型半導体層と接すると、異常
拡散現象によるＦｅドープＩｎＰ結晶の抵抗低減といっ
た問題が生じる。すなわち、ｐ型半導体層中におけるＺ
ｎがＦｅドープＩｎＰ半導体層中に拡散するとともに、
ＦｅドープＩｎＰ層中のＦｅがはじきだされ、ｐ型半導
体層中へ移動してしまうのである（参考文献：竹内他
９２年春期応用物理学会講演概要集 ３０ａ−ＺＢ−
６）。この結果、ＦｅドープＩｎＰ層中のＦｅ濃度が減
少し、ＦｅドープＩｎＰ層の抵抗が低減してしまう。こ
のことは、埋め込み構造半導体レーザの埋め込み界面付
近でのリーク電流の発生や、素子間分離層の抵抗低減に
よる電気的分離特性の劣化といった問題を引き起こす。
【０００４】本発明は上記に鑑みてなされたもので、そ
の目的としては、半絶縁性高抵抗半導体層と接した場合
における異常拡散による当該半絶縁性高抵抗半導体層の
抵抗低減の発生を防止した化合物半導体薄膜を提供する
ことにある。
の目的としては、半絶縁性高抵抗半導体層と接した場合
における異常拡散による当該半絶縁性高抵抗半導体層の
抵抗低減の発生を防止した化合物半導体薄膜を提供する
ことにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、半絶縁性高抵抗半導体層と接し、ｐ型導電性を示す
化合物半導体薄膜において、本発明は、前記半絶縁性高
抵抗半導体層を半絶縁性たらしめる半絶縁性用ドーパン
トを、前記半絶縁性高抵抗半導体層中に含まれる半絶縁
性用ドーパントの濃度よりも高く、かつ、前記化合物半
導体薄膜中での略固溶限界濃度で、前記化合物半導体薄
膜をｐ型導電性たらしめるｐ型ドーパントとともに含む
ことを要旨とする。
め、半絶縁性高抵抗半導体層と接し、ｐ型導電性を示す
化合物半導体薄膜において、本発明は、前記半絶縁性高
抵抗半導体層を半絶縁性たらしめる半絶縁性用ドーパン
トを、前記半絶縁性高抵抗半導体層中に含まれる半絶縁
性用ドーパントの濃度よりも高く、かつ、前記化合物半
導体薄膜中での略固溶限界濃度で、前記化合物半導体薄
膜をｐ型導電性たらしめるｐ型ドーパントとともに含む
ことを要旨とする。
【０００６】
【作用】本発明に係る化合物半導体薄膜にあっては、半
絶縁性用ドーパントを半絶縁性高抵抗半導体層に含まれ
る分より高濃度で、且つ、略固溶限界濃度で含んでいる
ため、半絶縁性高抵抗半導体層と接した状態でも固溶限
界を越えて半絶縁性ドーパントが半絶縁性高抵抗半導体
層から拡散侵入してくることがなく、この結果、界面付
近における半絶縁性高抵抗半導体層の半絶縁性用ドーパ
ントの濃度が低下することがない。
絶縁性用ドーパントを半絶縁性高抵抗半導体層に含まれ
る分より高濃度で、且つ、略固溶限界濃度で含んでいる
ため、半絶縁性高抵抗半導体層と接した状態でも固溶限
界を越えて半絶縁性ドーパントが半絶縁性高抵抗半導体
層から拡散侵入してくることがなく、この結果、界面付
近における半絶縁性高抵抗半導体層の半絶縁性用ドーパ
ントの濃度が低下することがない。
【０００７】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。
る。
【０００８】図１は本発明に係る化合物半導体薄膜を適
用した半導体層の一実施例を示す図で、ｐ型ドーパント
としてＺｎ、半絶縁性たらしめる半絶縁性用ドーパント
としてＦｅを用いた場合である。
用した半導体層の一実施例を示す図で、ｐ型ドーパント
としてＺｎ、半絶縁性たらしめる半絶縁性用ドーパント
としてＦｅを用いた場合である。
【０００９】この半導体層は次のように作製されてい
る。
る。
【００１０】先ず、（１００）結晶面のＳｎドープｎ型
ＩｎＰ基板１上に、減圧ＭＯＶＰＥ法により７００℃に
おいて、厚さ２μｍのｐ型ＩｎＰ層３を形成する。この
ｐ型ＩｎＰ層３中におけるＺｎ濃度は、５×１０17cm-3
であり、ＺｎとともにＦｅが１×１０17cm-3程度、固溶
限界近くまで、ダブルドーピングされている。そして、
このｐ型ＩｎＰ層３上に、減圧ＭＯＶＰＥ法により７０
０℃において、厚さ１μｍのＦｅドープＩｎＰ層５を成
長させる。ＦｅドープＩｎＰ層５中におけるＦｅ濃度
は、５×１０16cm-3であり、ｐ型ＩｎＰ層３中にダブル
ドーピングされているＦｅ濃度よりも低く設定されてい
る。
ＩｎＰ基板１上に、減圧ＭＯＶＰＥ法により７００℃に
おいて、厚さ２μｍのｐ型ＩｎＰ層３を形成する。この
ｐ型ＩｎＰ層３中におけるＺｎ濃度は、５×１０17cm-3
であり、ＺｎとともにＦｅが１×１０17cm-3程度、固溶
限界近くまで、ダブルドーピングされている。そして、
このｐ型ＩｎＰ層３上に、減圧ＭＯＶＰＥ法により７０
０℃において、厚さ１μｍのＦｅドープＩｎＰ層５を成
長させる。ＦｅドープＩｎＰ層５中におけるＦｅ濃度
は、５×１０16cm-3であり、ｐ型ＩｎＰ層３中にダブル
ドーピングされているＦｅ濃度よりも低く設定されてい
る。
【００１１】次に、本実施例の作用を図２および図３を
用いて説明する。なお、図２はＳＩＭＳ分析による本実
施例の半導体層中における不純物濃度分布を示し、図３
は比較例としてｐ型ＩｎＰ層３中にＦｅをダブルドーピ
ングしていない場合の不純物濃度分布を示す。
用いて説明する。なお、図２はＳＩＭＳ分析による本実
施例の半導体層中における不純物濃度分布を示し、図３
は比較例としてｐ型ＩｎＰ層３中にＦｅをダブルドーピ
ングしていない場合の不純物濃度分布を示す。
【００１２】ｐ型ＩｎＰ層３中にＦｅをダブルドーピン
グしていない場合は、ＦｅドープＩｎＰ層５中のＦｅが
ｐ型ＩｎＰ層３中へ拡散侵入してしまい、ＦｅドープＩ
ｎＰ層５中に残るＦｅ濃度としては、１０15cm-3台とな
ってしまい、わずかに表面において１０16cm-3台のＦｅ
が存在しているにすぎない。これに対して、ｐ型ＩｎＰ
層３中にＦｅをダブルドーピングした本実施例の場合
は、ｐ型ＩｎＰ層３内にＦｅが既に固溶限界近くまでド
ーピングされているため、これ以上Ｆｅをドーピングす
ることができない。このため、ＦｅドープＩｎＰ層５中
のＦｅが、ｐ型ＩｎＰ層３内に拡散侵入していかず、こ
の結果、ＦｅドープＩｎＰ層５内には、はじめにドーピ
ングした５×１０16cm-3のＦｅが、ドーピングされたま
まになる。
グしていない場合は、ＦｅドープＩｎＰ層５中のＦｅが
ｐ型ＩｎＰ層３中へ拡散侵入してしまい、ＦｅドープＩ
ｎＰ層５中に残るＦｅ濃度としては、１０15cm-3台とな
ってしまい、わずかに表面において１０16cm-3台のＦｅ
が存在しているにすぎない。これに対して、ｐ型ＩｎＰ
層３中にＦｅをダブルドーピングした本実施例の場合
は、ｐ型ＩｎＰ層３内にＦｅが既に固溶限界近くまでド
ーピングされているため、これ以上Ｆｅをドーピングす
ることができない。このため、ＦｅドープＩｎＰ層５中
のＦｅが、ｐ型ＩｎＰ層３内に拡散侵入していかず、こ
の結果、ＦｅドープＩｎＰ層５内には、はじめにドーピ
ングした５×１０16cm-3のＦｅが、ドーピングされたま
まになる。
【００１３】したがって、本実施例によれば、従来のよ
うな異常拡散の問題を回避することができ、Ｆｅドープ
ＩｎＰ層の品質を維持することができる。ここで、ｐ型
ＩｎＰ層中にあらかじめＦｅをドーピングしておいたと
しても、その濃度は、高々１０17cm-3程度であり、ｐ型
ドーパントのＺｎ濃度である１０18cm-3よりも１桁程度
低いことから、ｐ型ＩｎＰ層の品質もまた維持すること
ができる。
うな異常拡散の問題を回避することができ、Ｆｅドープ
ＩｎＰ層の品質を維持することができる。ここで、ｐ型
ＩｎＰ層中にあらかじめＦｅをドーピングしておいたと
しても、その濃度は、高々１０17cm-3程度であり、ｐ型
ドーパントのＺｎ濃度である１０18cm-3よりも１桁程度
低いことから、ｐ型ＩｎＰ層の品質もまた維持すること
ができる。
【００１４】なお、本実施例では、ｐ型ドーパントとし
てＺｎ、半絶縁性用ドーパントとしてＦｅの場合につい
て述べたが、本発明は、これに限定されるものではな
く、異常拡散が誘起される他のドーパントの組み合わせ
の場合にも適用できることは言うまでもない。
てＺｎ、半絶縁性用ドーパントとしてＦｅの場合につい
て述べたが、本発明は、これに限定されるものではな
く、異常拡散が誘起される他のドーパントの組み合わせ
の場合にも適用できることは言うまでもない。
【００１５】図４は、本発明に係る化合物半導体薄膜を
埋込み構造半導体レーザに適用した場合の一実施例であ
る。図４において、活性層１１は、発光波長１．５５μ
ｍに相当するＩｎＧａＡｓＰ半導体結晶である。活性層
１１は、ｎ−ＩｎＰ基板１６上のメサストライプ２０内
において、ｐ−ＩｎＰクラッド層１３とｎ−ＩｎＰバッ
ファ層１２に上下から挟まれている。電流阻止層領域に
は、半絶縁性高抵抗ＩｎＰ電流阻止層１５とポリイミド
１７が配置されており、半絶縁性高抵抗ＩｎＰ電流阻止
層１５は、ｐ−ＩｎＧａＡｓ電極層１４とは接しない構
造になっている。ｎ型電極１８は、基板裏面全面に形成
されており、ｐ型電極１９は、素子上面に形成されてい
る。
埋込み構造半導体レーザに適用した場合の一実施例であ
る。図４において、活性層１１は、発光波長１．５５μ
ｍに相当するＩｎＧａＡｓＰ半導体結晶である。活性層
１１は、ｎ−ＩｎＰ基板１６上のメサストライプ２０内
において、ｐ−ＩｎＰクラッド層１３とｎ−ＩｎＰバッ
ファ層１２に上下から挟まれている。電流阻止層領域に
は、半絶縁性高抵抗ＩｎＰ電流阻止層１５とポリイミド
１７が配置されており、半絶縁性高抵抗ＩｎＰ電流阻止
層１５は、ｐ−ＩｎＧａＡｓ電極層１４とは接しない構
造になっている。ｎ型電極１８は、基板裏面全面に形成
されており、ｐ型電極１９は、素子上面に形成されてい
る。
【００１６】かかる埋め込み構造半導体レーザは、以下
の工程により製造される。
の工程により製造される。
【００１７】（１）ｎ−ＩｎＰ基板１６上に、Ｓｅをド
ーパントとするｎ−ＩｎＰバッファ層１２（ドーピング
濃度１×１０18cm-3、厚さ０．３μｍ）、発光波長１．
５５μｍに相当するノンドープＩｎＧａＡｓＰ層１１
（厚さ０．２μｍ）、ＺｎとＦｅをダブルドーピングし
たｐ型ＩｎＰクラッド層１３（Ｚｎのドーピング濃度５
×１０17cm-3、Ｆｅのドーピング濃度１×１０17cm-3、
厚さ１．５μｍ）、Ｚｎをドーパントとするｐ型ＩｎＧ
ａＡｓ電極層１４（ドーピング濃度５×１０18cm-3、厚
さ０．５μｍ）を有機金属気相成長法により順次積層
し、積層体を形成する。
ーパントとするｎ−ＩｎＰバッファ層１２（ドーピング
濃度１×１０18cm-3、厚さ０．３μｍ）、発光波長１．
５５μｍに相当するノンドープＩｎＧａＡｓＰ層１１
（厚さ０．２μｍ）、ＺｎとＦｅをダブルドーピングし
たｐ型ＩｎＰクラッド層１３（Ｚｎのドーピング濃度５
×１０17cm-3、Ｆｅのドーピング濃度１×１０17cm-3、
厚さ１．５μｍ）、Ｚｎをドーパントとするｐ型ＩｎＧ
ａＡｓ電極層１４（ドーピング濃度５×１０18cm-3、厚
さ０．５μｍ）を有機金属気相成長法により順次積層
し、積層体を形成する。
【００１８】（２）ドライエッチングにより、幅１．５
μｍ、高さ３．０μｍのメサストライプ２０を形成す
る。このとき、ｐ−ＩｎＧａＡｓ電極層１４の側面と上
面にＳｉＯ2 マスクが配置されるようにする。
μｍ、高さ３．０μｍのメサストライプ２０を形成す
る。このとき、ｐ−ＩｎＧａＡｓ電極層１４の側面と上
面にＳｉＯ2 マスクが配置されるようにする。
【００１９】（３）該マスクを選択成長用マスクとし
て、メサストライプ２０の両側をＦｅドープＩｎＰ結晶
（Ｆｅのドーピング濃度５×１０16cm-3）により埋め込
み、半絶縁性高抵抗ＩｎＰ電流阻止層１５を形成する。
さらに、ポリイミド１７を配置し、素子全体を平坦化す
る。
て、メサストライプ２０の両側をＦｅドープＩｎＰ結晶
（Ｆｅのドーピング濃度５×１０16cm-3）により埋め込
み、半絶縁性高抵抗ＩｎＰ電流阻止層１５を形成する。
さらに、ポリイミド１７を配置し、素子全体を平坦化す
る。
【００２０】（４）最後にｎ型電極１８、およびｐ型電
極１９を配置することで、図４に示した構造の埋め込み
構造半導体レーザを得る。
極１９を配置することで、図４に示した構造の埋め込み
構造半導体レーザを得る。
【００２１】このような埋め込み構造半導体レーザにお
いて、半絶縁性高抵抗ＩｎＰ電流阻止層１５は、ｐ−Ｉ
ｎＧａＡｓ電極層１４と接することがない。このため、
ｐ−ＩｎＧａＡｓ電極層１４から半絶縁性高抵抗ＩｎＰ
電流阻止層１５にＺｎが拡散してくることはない。ま
た、ｐ−ＩｎＰクラッド層１３には、Ｆｅが固溶限界近
くである１×１０17cm-3と、電流阻止層１５中のＦｅ濃
度より高くドーピングされている。このため、ｐ−Ｉｎ
Ｐクラッド層１３から、電流阻止層１５中へＺｎが拡散
しても、電流阻止層１５からｐ−ＩｎＰクラッド層１３
へＦｅが拡散することがないのである。
いて、半絶縁性高抵抗ＩｎＰ電流阻止層１５は、ｐ−Ｉ
ｎＧａＡｓ電極層１４と接することがない。このため、
ｐ−ＩｎＧａＡｓ電極層１４から半絶縁性高抵抗ＩｎＰ
電流阻止層１５にＺｎが拡散してくることはない。ま
た、ｐ−ＩｎＰクラッド層１３には、Ｆｅが固溶限界近
くである１×１０17cm-3と、電流阻止層１５中のＦｅ濃
度より高くドーピングされている。このため、ｐ−Ｉｎ
Ｐクラッド層１３から、電流阻止層１５中へＺｎが拡散
しても、電流阻止層１５からｐ−ＩｎＰクラッド層１３
へＦｅが拡散することがないのである。
【００２２】したがって、本実施例によれば、ｐ−Ｉｎ
Ｐクラッド層１３近くの電流阻止層１５中におけるＦｅ
濃度の減少による埋め込み界面付近の電流阻止層の抵抗
低減といった問題は回避され、結果として、リーク電流
が抑えられ、素子特性の向上に寄与することができる。
Ｐクラッド層１３近くの電流阻止層１５中におけるＦｅ
濃度の減少による埋め込み界面付近の電流阻止層の抵抗
低減といった問題は回避され、結果として、リーク電流
が抑えられ、素子特性の向上に寄与することができる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
半絶縁性用ドーパントを半絶縁性高抵抗半導体層に含ま
れる分より高濃度で、且つ、略固溶限界濃度まで含んで
いるため、半絶縁性高抵抗半導体層と接した状態でも固
溶限界を越えて半絶縁性ドーパントが半絶縁性高抵抗半
導体層から拡散侵入してくることがなく、界面付近にお
ける半絶縁性高抵抗半導体層の半絶縁性用ドーパントの
濃度が低下することがないので、半絶縁性高抵抗半導体
層と接した場合でも異常拡散による半絶縁性高抵抗半導
体層の抵抗低減の発生を確実に防止して半絶縁性高抵抗
半導体層の品質維持を確保することができる。そして、
これにより、ｐ型の化合物半導体薄膜と半絶縁性高抵抗
半導体層との界面付近におけるリーク電流の発生を抑え
ることができ、埋め込み構造半導体レーザの素子特性の
向上や、光集積素子の素子分離特性の向上を実現するこ
とが可能となる。
半絶縁性用ドーパントを半絶縁性高抵抗半導体層に含ま
れる分より高濃度で、且つ、略固溶限界濃度まで含んで
いるため、半絶縁性高抵抗半導体層と接した状態でも固
溶限界を越えて半絶縁性ドーパントが半絶縁性高抵抗半
導体層から拡散侵入してくることがなく、界面付近にお
ける半絶縁性高抵抗半導体層の半絶縁性用ドーパントの
濃度が低下することがないので、半絶縁性高抵抗半導体
層と接した場合でも異常拡散による半絶縁性高抵抗半導
体層の抵抗低減の発生を確実に防止して半絶縁性高抵抗
半導体層の品質維持を確保することができる。そして、
これにより、ｐ型の化合物半導体薄膜と半絶縁性高抵抗
半導体層との界面付近におけるリーク電流の発生を抑え
ることができ、埋め込み構造半導体レーザの素子特性の
向上や、光集積素子の素子分離特性の向上を実現するこ
とが可能となる。
【図１】本発明の一実施例である半導体層の構造を示す
図である。
図である。
【図２】当該一実施例の半導体層の濃度分布を示す図で
ある。
ある。
【図３】ｐ型ＩｎＰ層にＦｅをダブルドーピングしなか
った場合の半導体層の濃度分布を示す図である。
った場合の半導体層の濃度分布を示す図である。
【図４】本発明を半絶縁性高抵抗層埋め込み構造半導体
レーザに適用した実施例の構造を示す図である。
レーザに適用した実施例の構造を示す図である。
１ Ｓｎドープｎ型ＩｎＰ基板 ３ ｐ型ＩｎＰ層 ５ ＦｅドープＩｎＰ層 １１ ＩｎＧａＡｓＰ活性層 １２ ｎ−ＩｎＰバッファ層 １３ ｐ−ＩｎＰクラッド層 １４ ｐ−ＩｎＧａＡｓ電極層 １５ 半絶縁性高抵抗ＩｎＰ電流阻止層 １６ ｎ−ＩｎＰ基板 １７ ポリイミド １８ ｎ型電極 １９ ｐ型電極 ２０ メサストライプ
Claims (1)
- 【請求項１】 半絶縁性高抵抗半導体層と接し、ｐ型導
電性を示す化合物半導体薄膜において、前記半絶縁性高
抵抗半導体層を半絶縁性たらしめる半絶縁性用ドーパン
トを、前記半絶縁性高抵抗半導体層中に含まれる半絶縁
性用ドーパントの濃度よりも高く、かつ、前記化合物半
導体薄膜中での略固溶限界濃度で、前記化合物半導体薄
膜をｐ型導電性たらしめるｐ型ドーパントとともに含む
ことを特徴とする化合物半導体薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25098392A JPH06104532A (ja) | 1992-09-21 | 1992-09-21 | 化合物半導体薄膜 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25098392A JPH06104532A (ja) | 1992-09-21 | 1992-09-21 | 化合物半導体薄膜 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104532A true JPH06104532A (ja) | 1994-04-15 |
Family
ID=17215935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25098392A Pending JPH06104532A (ja) | 1992-09-21 | 1992-09-21 | 化合物半導体薄膜 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104532A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244264A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Ltd | 半導体光デバイス及びその製造方法 |
| JP2008542051A (ja) * | 2005-06-01 | 2008-11-27 | レイセオン カンパニー | Ｍｅｍｓ装置における誘電体の帯電を減少させる方法及び装置 |
-
1992
- 1992-09-21 JP JP25098392A patent/JPH06104532A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008542051A (ja) * | 2005-06-01 | 2008-11-27 | レイセオン カンパニー | Ｍｅｍｓ装置における誘電体の帯電を減少させる方法及び装置 |
| JP2008244264A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Ltd | 半導体光デバイス及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568501A (en) | Semiconductor laser and method for producing the same | |
| US6664605B1 (en) | Dopant diffusion blocking for optoelectronic devices using InAlAs and/or InGaAlAs | |
| US6990131B2 (en) | Semiconductor optical device and method of manufacturing the same | |
| US20110158279A1 (en) | Semiconductor optical element and integrated semiconductor optical element | |
| US4815083A (en) | Buried heterostructure semiconductor laser with high-resistivity semiconductor layer for current confinement | |
| JP4173716B2 (ja) | 導波路型フォトダイオードおよびその製造方法 | |
| US6692837B2 (en) | Semi-insulating substrate, semiconductor optical device and fabrication method of semiconductor thin film | |
| JPH06104532A (ja) | 化合物半導体薄膜 | |
| US20030002554A1 (en) | Compound semiconductor light emitting device and process for producing the same | |
| US20030007529A1 (en) | Semiconductor laser structure and method of manufacturing same | |
| JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
| KR100519896B1 (ko) | 고농도로도핑된반도체및그의제조방법 | |
| US20030112841A1 (en) | Means of controlling dopant diffusion in a semiconductor heterostructure | |
| WO2023175830A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP3348015B2 (ja) | ノンアロイ用電極コンタクト層の作製方法 | |
| JPH07131116A (ja) | 半導体レーザ素子 | |
| US7449723B2 (en) | Semiconductor device | |
| JPH01212483A (ja) | 半導体装置 | |
| JPS6237557B2 (ja) | ||
| JPH08222809A (ja) | 半導体発光装置 | |
| JPS63285991A (ja) | 半導体レ−ザ | |
| JPS641072B2 (ja) | ||
| CN118786589A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR920006392B1 (ko) | 반도체레이저의 제조방법 | |
| JP3046161B2 (ja) | アンドープ層を含む半導体装置 |