JPH06104532A - 化合物半導体薄膜 - Google Patents
化合物半導体薄膜Info
- Publication number
- JPH06104532A JPH06104532A JP25098392A JP25098392A JPH06104532A JP H06104532 A JPH06104532 A JP H06104532A JP 25098392 A JP25098392 A JP 25098392A JP 25098392 A JP25098392 A JP 25098392A JP H06104532 A JPH06104532 A JP H06104532A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semi
- doped
- concentration
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半絶縁性高抵抗半導体層と接した場合におけ
る異常拡散による当該半絶縁性高抵抗半導体層の抵抗低
減の発生を防止した化合物半導体薄膜を提供する。 【構成】 半絶縁性用ドーパントを半絶縁性高抵抗半導
体層に含まれる分より高濃度で、且つ、略固溶限界濃度
で含んでいるため、半絶縁性高抵抗半導体層と接した状
態でも固溶限界を越えて半絶縁性ドーパントが半絶縁性
高抵抗半導体層から拡散侵入してくることがなく、この
結果、界面付近における半絶縁性高抵抗半導体層の半絶
縁性用ドーパントの濃度が低下することがない。 【効果】 p型の化合物半導体薄膜と半絶縁性高抵抗半
導体層との界面付近におけるリーク電流の発生を抑える
ことができ、埋め込み構造半導体レーザの素子特性の向
上や、光集積素子の素子分離特性の向上を実現すること
が可能となる。
る異常拡散による当該半絶縁性高抵抗半導体層の抵抗低
減の発生を防止した化合物半導体薄膜を提供する。 【構成】 半絶縁性用ドーパントを半絶縁性高抵抗半導
体層に含まれる分より高濃度で、且つ、略固溶限界濃度
で含んでいるため、半絶縁性高抵抗半導体層と接した状
態でも固溶限界を越えて半絶縁性ドーパントが半絶縁性
高抵抗半導体層から拡散侵入してくることがなく、この
結果、界面付近における半絶縁性高抵抗半導体層の半絶
縁性用ドーパントの濃度が低下することがない。 【効果】 p型の化合物半導体薄膜と半絶縁性高抵抗半
導体層との界面付近におけるリーク電流の発生を抑える
ことができ、埋め込み構造半導体レーザの素子特性の向
上や、光集積素子の素子分離特性の向上を実現すること
が可能となる。
Description
【0001】
【産業上の利用分野】本発明は、半絶縁性高抵抗半導体
層と接し、p型導電性を示す化合物半導体薄膜に関する
ものである。
層と接し、p型導電性を示す化合物半導体薄膜に関する
ものである。
【0002】
【従来の技術】半絶縁性高抵抗半導体層である例えばF
eドープInP結晶は、埋め込み構造半導体レーザの素
子容量低減や、光集積素子の素子間分離など、半導体光
素子作製上重要な材料とされている。
eドープInP結晶は、埋め込み構造半導体レーザの素
子容量低減や、光集積素子の素子間分離など、半導体光
素子作製上重要な材料とされている。
【0003】
【発明が解決しようとする課題】ところで、このFeド
ープInP結晶が、素子構造上、たとえばZnをドーピ
ングすることで得られるp型半導体層と接すると、異常
拡散現象によるFeドープInP結晶の抵抗低減といっ
た問題が生じる。すなわち、p型半導体層中におけるZ
nがFeドープInP半導体層中に拡散するとともに、
FeドープInP層中のFeがはじきだされ、p型半導
体層中へ移動してしまうのである(参考文献:竹内他
92年春期応用物理学会講演概要集 30a−ZB−
6)。この結果、FeドープInP層中のFe濃度が減
少し、FeドープInP層の抵抗が低減してしまう。こ
のことは、埋め込み構造半導体レーザの埋め込み界面付
近でのリーク電流の発生や、素子間分離層の抵抗低減に
よる電気的分離特性の劣化といった問題を引き起こす。
ープInP結晶が、素子構造上、たとえばZnをドーピ
ングすることで得られるp型半導体層と接すると、異常
拡散現象によるFeドープInP結晶の抵抗低減といっ
た問題が生じる。すなわち、p型半導体層中におけるZ
nがFeドープInP半導体層中に拡散するとともに、
FeドープInP層中のFeがはじきだされ、p型半導
体層中へ移動してしまうのである(参考文献:竹内他
92年春期応用物理学会講演概要集 30a−ZB−
6)。この結果、FeドープInP層中のFe濃度が減
少し、FeドープInP層の抵抗が低減してしまう。こ
のことは、埋め込み構造半導体レーザの埋め込み界面付
近でのリーク電流の発生や、素子間分離層の抵抗低減に
よる電気的分離特性の劣化といった問題を引き起こす。
【0004】本発明は上記に鑑みてなされたもので、そ
の目的としては、半絶縁性高抵抗半導体層と接した場合
における異常拡散による当該半絶縁性高抵抗半導体層の
抵抗低減の発生を防止した化合物半導体薄膜を提供する
ことにある。
の目的としては、半絶縁性高抵抗半導体層と接した場合
における異常拡散による当該半絶縁性高抵抗半導体層の
抵抗低減の発生を防止した化合物半導体薄膜を提供する
ことにある。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、半絶縁性高抵抗半導体層と接し、p型導電性を示す
化合物半導体薄膜において、本発明は、前記半絶縁性高
抵抗半導体層を半絶縁性たらしめる半絶縁性用ドーパン
トを、前記半絶縁性高抵抗半導体層中に含まれる半絶縁
性用ドーパントの濃度よりも高く、かつ、前記化合物半
導体薄膜中での略固溶限界濃度で、前記化合物半導体薄
膜をp型導電性たらしめるp型ドーパントとともに含む
ことを要旨とする。
め、半絶縁性高抵抗半導体層と接し、p型導電性を示す
化合物半導体薄膜において、本発明は、前記半絶縁性高
抵抗半導体層を半絶縁性たらしめる半絶縁性用ドーパン
トを、前記半絶縁性高抵抗半導体層中に含まれる半絶縁
性用ドーパントの濃度よりも高く、かつ、前記化合物半
導体薄膜中での略固溶限界濃度で、前記化合物半導体薄
膜をp型導電性たらしめるp型ドーパントとともに含む
ことを要旨とする。
【0006】
【作用】本発明に係る化合物半導体薄膜にあっては、半
絶縁性用ドーパントを半絶縁性高抵抗半導体層に含まれ
る分より高濃度で、且つ、略固溶限界濃度で含んでいる
ため、半絶縁性高抵抗半導体層と接した状態でも固溶限
界を越えて半絶縁性ドーパントが半絶縁性高抵抗半導体
層から拡散侵入してくることがなく、この結果、界面付
近における半絶縁性高抵抗半導体層の半絶縁性用ドーパ
ントの濃度が低下することがない。
絶縁性用ドーパントを半絶縁性高抵抗半導体層に含まれ
る分より高濃度で、且つ、略固溶限界濃度で含んでいる
ため、半絶縁性高抵抗半導体層と接した状態でも固溶限
界を越えて半絶縁性ドーパントが半絶縁性高抵抗半導体
層から拡散侵入してくることがなく、この結果、界面付
近における半絶縁性高抵抗半導体層の半絶縁性用ドーパ
ントの濃度が低下することがない。
【0007】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。
る。
【0008】図1は本発明に係る化合物半導体薄膜を適
用した半導体層の一実施例を示す図で、p型ドーパント
としてZn、半絶縁性たらしめる半絶縁性用ドーパント
としてFeを用いた場合である。
用した半導体層の一実施例を示す図で、p型ドーパント
としてZn、半絶縁性たらしめる半絶縁性用ドーパント
としてFeを用いた場合である。
【0009】この半導体層は次のように作製されてい
る。
る。
【0010】先ず、(100)結晶面のSnドープn型
InP基板1上に、減圧MOVPE法により700℃に
おいて、厚さ2μmのp型InP層3を形成する。この
p型InP層3中におけるZn濃度は、5×1017cm-3
であり、ZnとともにFeが1×1017cm-3程度、固溶
限界近くまで、ダブルドーピングされている。そして、
このp型InP層3上に、減圧MOVPE法により70
0℃において、厚さ1μmのFeドープInP層5を成
長させる。FeドープInP層5中におけるFe濃度
は、5×1016cm-3であり、p型InP層3中にダブル
ドーピングされているFe濃度よりも低く設定されてい
る。
InP基板1上に、減圧MOVPE法により700℃に
おいて、厚さ2μmのp型InP層3を形成する。この
p型InP層3中におけるZn濃度は、5×1017cm-3
であり、ZnとともにFeが1×1017cm-3程度、固溶
限界近くまで、ダブルドーピングされている。そして、
このp型InP層3上に、減圧MOVPE法により70
0℃において、厚さ1μmのFeドープInP層5を成
長させる。FeドープInP層5中におけるFe濃度
は、5×1016cm-3であり、p型InP層3中にダブル
ドーピングされているFe濃度よりも低く設定されてい
る。
【0011】次に、本実施例の作用を図2および図3を
用いて説明する。なお、図2はSIMS分析による本実
施例の半導体層中における不純物濃度分布を示し、図3
は比較例としてp型InP層3中にFeをダブルドーピ
ングしていない場合の不純物濃度分布を示す。
用いて説明する。なお、図2はSIMS分析による本実
施例の半導体層中における不純物濃度分布を示し、図3
は比較例としてp型InP層3中にFeをダブルドーピ
ングしていない場合の不純物濃度分布を示す。
【0012】p型InP層3中にFeをダブルドーピン
グしていない場合は、FeドープInP層5中のFeが
p型InP層3中へ拡散侵入してしまい、FeドープI
nP層5中に残るFe濃度としては、1015cm-3台とな
ってしまい、わずかに表面において1016cm-3台のFe
が存在しているにすぎない。これに対して、p型InP
層3中にFeをダブルドーピングした本実施例の場合
は、p型InP層3内にFeが既に固溶限界近くまでド
ーピングされているため、これ以上Feをドーピングす
ることができない。このため、FeドープInP層5中
のFeが、p型InP層3内に拡散侵入していかず、こ
の結果、FeドープInP層5内には、はじめにドーピ
ングした5×1016cm-3のFeが、ドーピングされたま
まになる。
グしていない場合は、FeドープInP層5中のFeが
p型InP層3中へ拡散侵入してしまい、FeドープI
nP層5中に残るFe濃度としては、1015cm-3台とな
ってしまい、わずかに表面において1016cm-3台のFe
が存在しているにすぎない。これに対して、p型InP
層3中にFeをダブルドーピングした本実施例の場合
は、p型InP層3内にFeが既に固溶限界近くまでド
ーピングされているため、これ以上Feをドーピングす
ることができない。このため、FeドープInP層5中
のFeが、p型InP層3内に拡散侵入していかず、こ
の結果、FeドープInP層5内には、はじめにドーピ
ングした5×1016cm-3のFeが、ドーピングされたま
まになる。
【0013】したがって、本実施例によれば、従来のよ
うな異常拡散の問題を回避することができ、Feドープ
InP層の品質を維持することができる。ここで、p型
InP層中にあらかじめFeをドーピングしておいたと
しても、その濃度は、高々1017cm-3程度であり、p型
ドーパントのZn濃度である1018cm-3よりも1桁程度
低いことから、p型InP層の品質もまた維持すること
ができる。
うな異常拡散の問題を回避することができ、Feドープ
InP層の品質を維持することができる。ここで、p型
InP層中にあらかじめFeをドーピングしておいたと
しても、その濃度は、高々1017cm-3程度であり、p型
ドーパントのZn濃度である1018cm-3よりも1桁程度
低いことから、p型InP層の品質もまた維持すること
ができる。
【0014】なお、本実施例では、p型ドーパントとし
てZn、半絶縁性用ドーパントとしてFeの場合につい
て述べたが、本発明は、これに限定されるものではな
く、異常拡散が誘起される他のドーパントの組み合わせ
の場合にも適用できることは言うまでもない。
てZn、半絶縁性用ドーパントとしてFeの場合につい
て述べたが、本発明は、これに限定されるものではな
く、異常拡散が誘起される他のドーパントの組み合わせ
の場合にも適用できることは言うまでもない。
【0015】図4は、本発明に係る化合物半導体薄膜を
埋込み構造半導体レーザに適用した場合の一実施例であ
る。図4において、活性層11は、発光波長1.55μ
mに相当するInGaAsP半導体結晶である。活性層
11は、n−InP基板16上のメサストライプ20内
において、p−InPクラッド層13とn−InPバッ
ファ層12に上下から挟まれている。電流阻止層領域に
は、半絶縁性高抵抗InP電流阻止層15とポリイミド
17が配置されており、半絶縁性高抵抗InP電流阻止
層15は、p−InGaAs電極層14とは接しない構
造になっている。n型電極18は、基板裏面全面に形成
されており、p型電極19は、素子上面に形成されてい
る。
埋込み構造半導体レーザに適用した場合の一実施例であ
る。図4において、活性層11は、発光波長1.55μ
mに相当するInGaAsP半導体結晶である。活性層
11は、n−InP基板16上のメサストライプ20内
において、p−InPクラッド層13とn−InPバッ
ファ層12に上下から挟まれている。電流阻止層領域に
は、半絶縁性高抵抗InP電流阻止層15とポリイミド
17が配置されており、半絶縁性高抵抗InP電流阻止
層15は、p−InGaAs電極層14とは接しない構
造になっている。n型電極18は、基板裏面全面に形成
されており、p型電極19は、素子上面に形成されてい
る。
【0016】かかる埋め込み構造半導体レーザは、以下
の工程により製造される。
の工程により製造される。
【0017】(1)n−InP基板16上に、Seをド
ーパントとするn−InPバッファ層12(ドーピング
濃度1×1018cm-3、厚さ0.3μm)、発光波長1.
55μmに相当するノンドープInGaAsP層11
(厚さ0.2μm)、ZnとFeをダブルドーピングし
たp型InPクラッド層13(Znのドーピング濃度5
×1017cm-3、Feのドーピング濃度1×1017cm-3、
厚さ1.5μm)、Znをドーパントとするp型InG
aAs電極層14(ドーピング濃度5×1018cm-3、厚
さ0.5μm)を有機金属気相成長法により順次積層
し、積層体を形成する。
ーパントとするn−InPバッファ層12(ドーピング
濃度1×1018cm-3、厚さ0.3μm)、発光波長1.
55μmに相当するノンドープInGaAsP層11
(厚さ0.2μm)、ZnとFeをダブルドーピングし
たp型InPクラッド層13(Znのドーピング濃度5
×1017cm-3、Feのドーピング濃度1×1017cm-3、
厚さ1.5μm)、Znをドーパントとするp型InG
aAs電極層14(ドーピング濃度5×1018cm-3、厚
さ0.5μm)を有機金属気相成長法により順次積層
し、積層体を形成する。
【0018】(2)ドライエッチングにより、幅1.5
μm、高さ3.0μmのメサストライプ20を形成す
る。このとき、p−InGaAs電極層14の側面と上
面にSiO2 マスクが配置されるようにする。
μm、高さ3.0μmのメサストライプ20を形成す
る。このとき、p−InGaAs電極層14の側面と上
面にSiO2 マスクが配置されるようにする。
【0019】(3)該マスクを選択成長用マスクとし
て、メサストライプ20の両側をFeドープInP結晶
(Feのドーピング濃度5×1016cm-3)により埋め込
み、半絶縁性高抵抗InP電流阻止層15を形成する。
さらに、ポリイミド17を配置し、素子全体を平坦化す
る。
て、メサストライプ20の両側をFeドープInP結晶
(Feのドーピング濃度5×1016cm-3)により埋め込
み、半絶縁性高抵抗InP電流阻止層15を形成する。
さらに、ポリイミド17を配置し、素子全体を平坦化す
る。
【0020】(4)最後にn型電極18、およびp型電
極19を配置することで、図4に示した構造の埋め込み
構造半導体レーザを得る。
極19を配置することで、図4に示した構造の埋め込み
構造半導体レーザを得る。
【0021】このような埋め込み構造半導体レーザにお
いて、半絶縁性高抵抗InP電流阻止層15は、p−I
nGaAs電極層14と接することがない。このため、
p−InGaAs電極層14から半絶縁性高抵抗InP
電流阻止層15にZnが拡散してくることはない。ま
た、p−InPクラッド層13には、Feが固溶限界近
くである1×1017cm-3と、電流阻止層15中のFe濃
度より高くドーピングされている。このため、p−In
Pクラッド層13から、電流阻止層15中へZnが拡散
しても、電流阻止層15からp−InPクラッド層13
へFeが拡散することがないのである。
いて、半絶縁性高抵抗InP電流阻止層15は、p−I
nGaAs電極層14と接することがない。このため、
p−InGaAs電極層14から半絶縁性高抵抗InP
電流阻止層15にZnが拡散してくることはない。ま
た、p−InPクラッド層13には、Feが固溶限界近
くである1×1017cm-3と、電流阻止層15中のFe濃
度より高くドーピングされている。このため、p−In
Pクラッド層13から、電流阻止層15中へZnが拡散
しても、電流阻止層15からp−InPクラッド層13
へFeが拡散することがないのである。
【0022】したがって、本実施例によれば、p−In
Pクラッド層13近くの電流阻止層15中におけるFe
濃度の減少による埋め込み界面付近の電流阻止層の抵抗
低減といった問題は回避され、結果として、リーク電流
が抑えられ、素子特性の向上に寄与することができる。
Pクラッド層13近くの電流阻止層15中におけるFe
濃度の減少による埋め込み界面付近の電流阻止層の抵抗
低減といった問題は回避され、結果として、リーク電流
が抑えられ、素子特性の向上に寄与することができる。
【0023】
【発明の効果】以上説明したように、本発明によれば、
半絶縁性用ドーパントを半絶縁性高抵抗半導体層に含ま
れる分より高濃度で、且つ、略固溶限界濃度まで含んで
いるため、半絶縁性高抵抗半導体層と接した状態でも固
溶限界を越えて半絶縁性ドーパントが半絶縁性高抵抗半
導体層から拡散侵入してくることがなく、界面付近にお
ける半絶縁性高抵抗半導体層の半絶縁性用ドーパントの
濃度が低下することがないので、半絶縁性高抵抗半導体
層と接した場合でも異常拡散による半絶縁性高抵抗半導
体層の抵抗低減の発生を確実に防止して半絶縁性高抵抗
半導体層の品質維持を確保することができる。そして、
これにより、p型の化合物半導体薄膜と半絶縁性高抵抗
半導体層との界面付近におけるリーク電流の発生を抑え
ることができ、埋め込み構造半導体レーザの素子特性の
向上や、光集積素子の素子分離特性の向上を実現するこ
とが可能となる。
半絶縁性用ドーパントを半絶縁性高抵抗半導体層に含ま
れる分より高濃度で、且つ、略固溶限界濃度まで含んで
いるため、半絶縁性高抵抗半導体層と接した状態でも固
溶限界を越えて半絶縁性ドーパントが半絶縁性高抵抗半
導体層から拡散侵入してくることがなく、界面付近にお
ける半絶縁性高抵抗半導体層の半絶縁性用ドーパントの
濃度が低下することがないので、半絶縁性高抵抗半導体
層と接した場合でも異常拡散による半絶縁性高抵抗半導
体層の抵抗低減の発生を確実に防止して半絶縁性高抵抗
半導体層の品質維持を確保することができる。そして、
これにより、p型の化合物半導体薄膜と半絶縁性高抵抗
半導体層との界面付近におけるリーク電流の発生を抑え
ることができ、埋め込み構造半導体レーザの素子特性の
向上や、光集積素子の素子分離特性の向上を実現するこ
とが可能となる。
【図1】本発明の一実施例である半導体層の構造を示す
図である。
図である。
【図2】当該一実施例の半導体層の濃度分布を示す図で
ある。
ある。
【図3】p型InP層にFeをダブルドーピングしなか
った場合の半導体層の濃度分布を示す図である。
った場合の半導体層の濃度分布を示す図である。
【図4】本発明を半絶縁性高抵抗層埋め込み構造半導体
レーザに適用した実施例の構造を示す図である。
レーザに適用した実施例の構造を示す図である。
1 Snドープn型InP基板 3 p型InP層 5 FeドープInP層 11 InGaAsP活性層 12 n−InPバッファ層 13 p−InPクラッド層 14 p−InGaAs電極層 15 半絶縁性高抵抗InP電流阻止層 16 n−InP基板 17 ポリイミド 18 n型電極 19 p型電極 20 メサストライプ
Claims (1)
- 【請求項1】 半絶縁性高抵抗半導体層と接し、p型導
電性を示す化合物半導体薄膜において、前記半絶縁性高
抵抗半導体層を半絶縁性たらしめる半絶縁性用ドーパン
トを、前記半絶縁性高抵抗半導体層中に含まれる半絶縁
性用ドーパントの濃度よりも高く、かつ、前記化合物半
導体薄膜中での略固溶限界濃度で、前記化合物半導体薄
膜をp型導電性たらしめるp型ドーパントとともに含む
ことを特徴とする化合物半導体薄膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25098392A JPH06104532A (ja) | 1992-09-21 | 1992-09-21 | 化合物半導体薄膜 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25098392A JPH06104532A (ja) | 1992-09-21 | 1992-09-21 | 化合物半導体薄膜 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06104532A true JPH06104532A (ja) | 1994-04-15 |
Family
ID=17215935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25098392A Pending JPH06104532A (ja) | 1992-09-21 | 1992-09-21 | 化合物半導体薄膜 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06104532A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244264A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Ltd | 半導体光デバイス及びその製造方法 |
JP2008542051A (ja) * | 2005-06-01 | 2008-11-27 | レイセオン カンパニー | Mems装置における誘電体の帯電を減少させる方法及び装置 |
-
1992
- 1992-09-21 JP JP25098392A patent/JPH06104532A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008542051A (ja) * | 2005-06-01 | 2008-11-27 | レイセオン カンパニー | Mems装置における誘電体の帯電を減少させる方法及び装置 |
JP2008244264A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Ltd | 半導体光デバイス及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5568501A (en) | Semiconductor laser and method for producing the same | |
US6664605B1 (en) | Dopant diffusion blocking for optoelectronic devices using InAlAs and/or InGaAlAs | |
US6990131B2 (en) | Semiconductor optical device and method of manufacturing the same | |
US20110158279A1 (en) | Semiconductor optical element and integrated semiconductor optical element | |
US4815083A (en) | Buried heterostructure semiconductor laser with high-resistivity semiconductor layer for current confinement | |
JP4173716B2 (ja) | 導波路型フォトダイオードおよびその製造方法 | |
US6692837B2 (en) | Semi-insulating substrate, semiconductor optical device and fabrication method of semiconductor thin film | |
JPH06104532A (ja) | 化合物半導体薄膜 | |
US20030002554A1 (en) | Compound semiconductor light emitting device and process for producing the same | |
US20030007529A1 (en) | Semiconductor laser structure and method of manufacturing same | |
JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
KR100519896B1 (ko) | 고농도로도핑된반도체및그의제조방법 | |
US20030112841A1 (en) | Means of controlling dopant diffusion in a semiconductor heterostructure | |
WO2023175830A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
JP3348015B2 (ja) | ノンアロイ用電極コンタクト層の作製方法 | |
JPH07131116A (ja) | 半導体レーザ素子 | |
US7449723B2 (en) | Semiconductor device | |
JPH01212483A (ja) | 半導体装置 | |
JPS6237557B2 (ja) | ||
JPH08222809A (ja) | 半導体発光装置 | |
JPS63285991A (ja) | 半導体レ−ザ | |
JPS641072B2 (ja) | ||
CN118786589A (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR920006392B1 (ko) | 반도체레이저의 제조방법 | |
JP3046161B2 (ja) | アンドープ層を含む半導体装置 |