JPH0771261B2 - 磁気記録再生装置のスキユ−補正装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、磁気記録再生装置に係り、特に早送り再生に
好適なスキユー補正装置に関する。

〔従来の技術〕

従来の磁気記録再生装置においては、特開昭53−56004
号公報あるいはテレビジヨン学会誌、第35巻、第６号
（1981）、第37頁〜第41頁において論じられているよう
なシステムにより時間軸変動を消去していた。しかし、
このシステムはテレビ画面上スキユーとならないような
微小な時間軸変動、ジツタ等をも消去するような高精度
なシステムであり、非常に複雑かつ大規模な回路を必要
とし、家庭用磁気記録再生装置へのスキユー補正装置と
しての搭載は困難であつた。

〔発明が解決しようとする問題点〕

上記従来技術においては、家庭用磁気記録再生装置への
スキユー補正装置としての搭載は考慮されておらず、複
雑なシステムかつ大規模な回路であつた。

本発明は、テレビ画面上スキユーとなる比較的大きな時
間軸変動のみを対象とし、家庭用磁気記録再生装置に搭
載可能な簡単なシステムによる磁気記録再生装置のスキ
ユー補正装置を提供することを目的とする。

〔問題点を解決するための手段〕

上記目的は、テレビ画面上スキユーとなるような比較的
大きな水平同期信号の周期変化を検出し、その検出信号
によりメモリをコントロールするアドレスを制御するこ
とでスキユーとならない信号のみを記憶し、メモリから
読み出したデータをビデオ信号として磁気記録再生装置
の再生信号として取り出すことにより達成される。

〔作用〕

行アドレス及び列アドレスを指定することにより記憶素
子を選択する構成のメモリを用いて、スキユーとなるよ
うな水平同期信号の乱れが検出された場合、乱れた時間
のデータの読みはじめまで行アドレスと列アドレスを戻
し再び記憶開始、あるいはスキユー発生分行アドレス、
列アドレスをストツプする。これによりメモリ内のデー
タはスキユーとはならないデータのみとなり、このデー
タを磁気記録再生装置の出力とすることで、スキユーレ
スの映像を得る。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の一実施例を示すブロツク図であつて、
１は磁気テープ、2,3,4,5はビデオヘツド、６はシリン
ダ、7,8はマグネツト、9,10,12,13はアンプ、11はビデ
オヘツド位置検出器、14,18は比較器、15,16,17はスイ
ツチ、19は信号処理回路、20は同期分離回路、21はスキ
ユー検出器、22はメモリ回路、30〜35は電圧信号であ
る。

第２図は第１図の動作説明のためのトラツクパターン図
及び要部波形図である。

以下、第１図の動作を第２図を参照して説明する。ビデ
オヘツド２と3,4と５はそれぞれ隣接し対をなしてお
り、ビデオヘツド２と５、ビデオヘツド３と４は同一ア
ジマスで、隣接しているヘツドは互いに異なるアジマス
（ダブルアジマスヘツド）となつている。また、ダブル
アジマスヘツドを構成するビデオヘツド２と３、ビデオ
ヘツド４と５は180°の位相関係に設置されており、磁
気テープ１上に２種類の異なるアジマスで記録された信
号（例えばVHS規格で定められた記録パターン）を連続
して再生しうるようになつている。

いまここで、ユーザから早送り再生の指令が出され、磁
気テープ１が図示されない走行システムにより高速走行
したとする。その時のトラツクパターン図及び要部波形
図を第２図に示す。尚、第２図は０〜1/60secの間はビ
デオヘツド2,3が、1/60〜1/30の間はビデオヘツド4,5が
磁気テープ１に接触している状態を図示したものであ
る。早送り再生においては、磁気テープ１が通常の走行
速度よりも速いため、磁気テープ１上の記録トラツクパ
ターンに対しビデオヘツド2,3,4,5のトレースパターン
は斜め方向となる。ビデオヘツド２は、同一アジマスで
記録された記録信号のみ再生可能なので、ビデオヘツド
２からの出力をアンプ９において増幅した信号30は、第
２図信号30のようになる。これは他のビデオヘツド3,4,
5についても同様であり、第２図信号31,33,32に示す通
りである。信号30,31は比較器14、スイツチ15に、信号3
2,33は比較器18、スイツチ17にそれぞれ入力する。比較
器14においては信号30と31のレベルを比較し、その結果
により常に大なる方の信号を選択するようスイツチ15を
制御する。比較器18、スイツチ17も同様である。第２図
中点線は、スイツチ15,17の切り換え点を示す。スイツ
チ15,17の出力信号はスイツチ16に入力する。ビデオヘ
ツド２と３、ビデオヘツド４と５のそれぞれの取り付け
位置を示すマクネツト7,8とビデオヘツド位置検出器11
とで発生した信号により、０〜1/60secの間はスイツチ1
5の出力信号を、1/60〜1/30secの間はスイツチ17の出力
信号をスイツチ16において選択、出力する。以上により
スイツチ16の出力信号は、信号34のようになる。信号34
は信号処理回路19においてビデオ信号に変換され、テレ
ビ画面上に映像を形成する。

しかし、ビデオヘツド２と３の切り換え点、及びビデオ
ヘツド４と５の切り換え点においては、隣接する記録ト
ラツクへ映像の情報源が移るために、水平同期信号が不
連続となる。また、例えばVHS規格に定められた記録ト
ラツクパターンの様にＨ並びがそろつている場合でも、
隣接するビデオヘツド２と３、４と５の取り付け位相差
が水平同期信号の周期の完全な整数倍でない限り、切り
換え点において水平同期信号は不連続となる。この水平
同期信号の周期の乱れは、テレビ画面上スキューとな
る。

第３図は第１図の要部波形図であつて、35は水平同期信
号、36は第１図のメモリ回路22内に記憶された水平同期
信号を図式化したものである。

信号30と信号31の合成信号34から、同期分離回路20にお
いて同期信号が分離され、水平同期信号35を得る。信号
34のつなぎ目では、第３図中信号35に斜線で示すように
水平同期信の周期が変化する。信号35の周期計測をスキ
ユー検出器21において行い、水平同期信号の乱れを検出
する。スキユー検出器21の出力信号により、メモリ回路
22は信号処理回路19からのビデオ信号の記憶データを削
除する。従つて、メモリ回路22に記憶されたビデオ信号
は、信号36に示すような周期変化のない信号となる。

次に、スキユー発生時のスキユー検出器21及びメモリ回
路22においてのビデオ信号削除動作について説明する。

第４図は第１図のスキユー検出器及びメモリ回路の詳細
を示すブロツク図であつて41,42は単安定マルチバイブ
レータ、43はアンドゲート、44はＤフリツプフロツプ、
45は行アドレスカウンタ、46はメモリ、47は列アドレス
カウンタ、48はコントローラ、49,51は容量、50,52は抵
抗、53,54はインバータ、60〜64は電圧信号である。

第５図は第４図の動作を説明する要部波形図であつて、
65は列アドレスカウンタ47のカウント値を図式化したも
のである。水平同期信号35は同期分離回路20から単安点
マルチバイブレータ41に入力する。単安定マルチバイブ
レータ41は、信号35の立下りから動作を開始し、信号61
を得る。ここで単安定マルチバイブレータ41は信号35が
入力する度に初期状態に戻り、再スタートするリトリガ
タイプであり、動作時間は容量49と抵抗50により設定さ
れている。容量49と抵抗50の接点の波形を、第５図の信
号60に示す。単安定マルチバイブレータ41の出力信号61
の立下りから単安定マルチバイブレータ42は動作を開始
し、容量51と抵抗52の接点の動作期間中の波形は第５図
の信号62のようになり、信号63を得る。この信号63は、
ローレベル期間中に水平同期信号35が入力した場合には
テレビ画面上スキユーとならないよう設定されたゲート
信号であり、容量49,51、抵抗50,52により設定される。
信号63はインバータ53にて反転され、アンドゲート43に
入力する。アンドゲート43において、信号35と信号63の
反転信号との論理和がとられ、信号64を得る。従つて信
号64は、テレビ画面上スキユーとならない周期の水平同
期信号35のみが抜き出されたものである。信号64は行ア
ドレスカウンタ45に入力し、立下りにおいて行アドレス
カウンタ45はカウントアツプする。

ここでメモリ46について説明する。メモリ46は複数の記
憶素子から成り、記憶するべきデータ（信号処理回路19
の出力信号）を入力する記憶素子を行と列により指定す
る。その行を示す値が行アドレスカウンタ45のカウンタ
値により、列を示す値が列アドレスカウンタ47により指
定される。また行アドレスカウンタ45、列アドレスカウ
ンタ47のカウント値、さらに記憶すべきデータをメモリ
46に読み込むタイミングを、コントローラ48においてつ
くる。列アドレスカウンタ47は、コントローラ48からの
クロツクによりカウントアツプする。

以上の説明からわかる通り、メモリ46の行方向データ
は、スキユーとならないタイミングの水平同期信号のみ
で変化する。

次に列方向のデータについて説明する。信号35はインバ
ータ54を介してＤリツプフロツプ44に入力する。Ｄフリ
ツプフロツプ44のＤ端子はハイレベルであり、信号35の
立下りでＱ出力はハイレベルとなる。このＱ出力により
列アドレスカウンタ47はリセツトされ、リセツト終了後
列アドレスカウンタからの信号（例えばΣＱ）によりＤ
フリツプフロツプ44をリセツトする。従つて、第５図に
65で示したように、信号35が同期分離回路20により検出
される度に列アドレスカウンタ47のカウンタ値はリセツ
トされる。リセツト終了後は、コントローラ48からのク
ロツクにより列アドレスカウンタ47はカウントアツプす
る。

以上の動作から、第５図に示すように、水平同期信号35
がスキユーレスの周期でスキユー検出器21に入力した場
合には、行アドレスカウンタ45はカウントアツプ、列ア
ドレスカウンタ47はリセツト、水平同期信号35がスキユ
ーとなるような周期の場合、行アドレスカウンタ45は変
化なし、列アドレスカウンタ47はリセツトなる。従つ
て、水平同期信号35に乱れが生じた場合、そのデータは
削除される。よつて、メモリ46内に記憶されたビデオ信
号はスキユーとなる成分をもたない。従つて、このメモ
リ46を入出力が同時に可能なメモリ、すなわち入力ある
いは出力バツフアをもち、入出力端子が別々に設けられ
ているデユアルポートタイプのようなものとし、磁気記
録再生装置外部には、常にメモリ46の読み出しデータを
出力することでスキユーのない映像が得られる。

以上の説明においては、１行1H分のデータを記憶するこ
ととしたが、１列1Hでも全く同様である。さらに、スキ
ユー発生点において、行アドレスカウンタ45のカウント
アツプのストツプ及び列アドレスカウンタ47のリセツト
としたが、メモリ46内へ単純にビデオ信号を読み込み、
スキユーが検出された時点で前水平同期号を読み込んだ
時点の行・列まで戻り、再びビデオ信号を読み込むよう
な回路構成、すなわち水平同期信号が入力する度に行ア
ドレスカウンタ45、列アドレスカウンタ47のカウント値
を記憶するラツチを設けてスキユー発生時にラツチの内
容に行アドレスカウンタ45、列アドレスカウンタ47をプ
リセツトしなおすような構成としてもよい。

次に、スキユー検出器21及びメモリ回路22の他の一実施
例について、説明する。

第６図はスキユー検出器及びメモリ回路の詳細を示す他
の実施例のブロツク図、第７図は第６図の要部波形図で
ある。第６図において、80はリセツト回路、81はアツプ
カウンタ、82はダウンカウンタ、83はインバータ、84,8
6,89,91はアンドゲート、85,87はORゲート88はRSフリツ
プフロツプ、90は行アドレスカウンタ、92は列アドレス
カウンタ、93はメモリ、94はコントローラ、100〜104は
信号である。第７図において、（Ｉ）は水平同期信号の
周期に乱れがない場合、（II）は短い場合、（III）は
長い場合について示してあり、110はアツプカウンタ81,
111はダウンカウンタ82,112は列アドレスカウンタ92の
カウント値を図式的に示したものである。

動作について説明する。まず、水平同期信号35に周期の
乱れがない場合、第７図（Ｉ）について述べる。水平同
期信号35の立上りよりリセツト回路は動作し、信号100
を得る。信号100の立上りよりアツプカウンタ81、ダウ
ンカウンタ82はカウントを停止し、その立下りでアツプ
カウンタ81はリセツト、ダウンカウンタ82はアツプカウ
ンタ81のカウント値をプリセツトする。その後、コント
ローラ94からのクロツクをカウントし、第７図110,111
に示すように動作する。水平同期信号35が一定周期の場
合、アツプカウンタ81、ダウンカウンタ82は上記動作を
くり返す。信号100入力時のアツプカウンタ81のカウン
ト値であるが、これは信号100が入力する前の水平同期
信号35の周期を示す。ダウンカウンタ82はこのカウント
値をプリセツト値とし、次回信号100の入力までコント
ローラ94からのクロツクをカウントする。従つて、水平
同期信号35の周期が前の周期と同一の場合、ダウンカウ
ンタ82のカウント値は信号100入力時には０となる。そ
こで、ダウンカウンタ82のカウント値よりテレビ画面上
スキユーとなつて見えない許容範囲を定めることが可能
である。ダウンカウンタ82からの信号101の立上りは、
水平同期信号35が最も短くなつたときの許容範囲を示
し、この立上りのカウント値以下ではハイレベルであ
る。

この信号101はアンドゲート86及びインバータ83を介し
てアンドゲート84に入力する。水平同期信号35に周期乱
れがない場合、信号100は信号101のハイレベル範囲内に
あるので、アンドゲート84の出力はローレベル固定、ア
ンドゲート86は信号100を通過させる。それぞれの出力
信号はORゲート85,87に入力し、信号102,103を得る。信
号102はRSフリツプフロツプ88のセツト端子、信号103は
リセツト端子に接続され、信号104を得る。信号104はハ
イレベルなので、アンドゲート89は信号35を、アンドゲ
ート91はコントローラ94からのクロツクを通過させ、行
アドレスカウンタ90、列アドレスカウンタ92はカウント
を重ねる。メモリ93は行アドレスカウンタ90、列アドレ
スカウンタ92により指定されたアドレスの記憶素子に、
コントロ−ラ94の制御によりビデオ信号を記憶する。

次に第７図（II）に示すような、水平同期信号35の周期
が短い場合について説明する。

水平同期信号35が短い場合、信号100は信号101がローレ
ベルのときにアンドゲート84,86に入力する。アンドゲ
ート84は信号101を通過させ、アンドゲート86の出力は
ローレベル固定となる。これによりORゲート85,87の出
力は信号102,103に示すようになり、RSフリツプフロツ
プ88の出力信号104はローレベルとなり、アンドゲート8
9,91の出力はローレベル固定、行アドレスカウンタ90、
列アドレスカウンタ92はカウントを停止する。このとき
の列アドレスカウンタ92のカウント値を図式化したもの
を第７図112に示す。信号100の立下りにおいて、アツプ
カウンタ81はリセツト、ダウンカウンタ82はアツプカウ
ンタ81のカウント値をプリセツトする。その後、コント
ローラ94からの信号をカウントし、ダウンカウンタ82は
カウントを重ね０となる。水平同期信号35の周期が短い
場合、ダウンカウンタ82は０で停止するものとする。ダ
ウンカウンタ82はカウント値０以下でORゲート87にパル
スを出力し、信号102のようになる。従つてRSフリツプ
フロツプ88の出力信号104はハイレベルとなり、行アド
レスカウンタ90、列アドレスカウンタ92はカウントを再
開、メモリ93はビデオ信号の記憶を各アドレスに従い行
う。

ここで信号104のローレベル期間は、第７図（II）で示
した短い水平同期信号35の長さと同一である。またダブ
ルアジマスヘツドによる早送り再生時に発生する水平同
期信号35の周期変化は、ダブルアジマスヘツド切り換え
点のみであり、切り換え点以後の水平同期信号35は、テ
レビ画面上にスキユーを発生するような乱れはない。従
つて、短い水平同期信号35のビデオ信号と、その直後の
正しい周期の水平同期信号35のビデオ信号から信号104
のローレベル期間を抜いたビデオ信号をメモリ93に記憶
することにより、メモリ93内のデータはスキユーレスと
なり、この動作は、前記した動作により実現される。

次に、第７図（III）に示すような、水平同期信号35の
周期が長い場合について説明する。水平同期信号35の周
期が長いため、ダウンカウンタ82はカウントを重ねた結
果、カウント値０を過ぎマイナスの値となる。テレビ画
面上スキユーとならない水平同期信号35の許容範囲内に
マイナスのカウント値を設定し、ダウンカウンタ82はOR
ゲート85にパルスを出力する。ORゲート85の出力信号10
3により信号104はローレベルとなり、行アドレスカウン
タ90、列アドレスカウンタ92のカウントを停止する。次
の水平同期信号35が入力すると、信号100はアンドゲー
ト86、ORゲート87を通過し、RSフリツプフロツプ88の出
力信号104はハイレベルとなる。これにより、スキユー
となる余分なビデオ信号の記憶をさけ、メモリ93内のデ
ータは長さの等しいビデオ信号のみとなる。

以上のようにしてメモリ93にビデオ信号を書き込むこと
により、メモリ93内にはスキユーレスのビデオ信号のみ
となる。こでメモリ93は前記実施例と同様に読み書き同
時に実行することのできるデユアルポートメモリとし、
磁気記録再生装置外部には、常にメモリ93の読み出しデ
ータを出力し、スキユーレスの映像を得る。

〔発明の効果〕

以上説明したように本発明によれば、テレビ画面上スキ
ユーとなるような信号の補正が簡単な装置により実現可
能なので、安価な家庭用磁気記録再生装置にも搭載が容
易となり、上記従来技術の欠点をなくして優れた機能を
有する磁気記録再生装置のスキユー補正装置を提供する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロツク図、第２図は第１
図の動作説明のためのトラツクパターン図及び要部波形
図、第３図は第１図の要部波形図、第４図は第１図のス
キユー検出器及びメモリ回路の詳細を示すブロツク図、
第５図は第４図の要部波形図、第６図は第１図のスキユ
ー検出器及びメモリ回路の詳細を示す他の実施例のブロ
ツク図、第７図は第６図の要部波形図である。 9,10,12,13……アンプ、46,93……メモリ、14,18……比
較器、47,92……列アドレスカウンタ、19……信号処理
回路、48,94……コントローラ、20……同期分離回路、8
1……アツプカウンタ、21……スキユー検出器、82……
ダウンカウンタ、22……メモリ回路、41,42……単安定
マルチバイブレータ、45,90……行アドレスカウンタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】同期信号の周期変化に起因するスキューを
   補正する磁気記録再生装置のスキュー補正装置におい
   て、 再生映像信号から同期信号を分離する同期信号分離回路
   と、 カウンタによって制御され上記再生映像信号を記憶する
   と共に、入出力が同時に可能なメモリ回路と、 上記同期信号分離回路の出力する水平同期信号の周期を
   計測し、計測した水平同期信号の周期変動が所定の許容
   範囲内であるか否かを検出するスキュー検出回路と、 を具備し、上記スキュー検出回路は、上記カウンタを制
   御して、水平同期信号の周期変動が所定の許容範囲内で
   ある上記再生映像信号のみを、上記メモリ回路に順次読
   み込ませ、読み込ませた上記再生映像信号を上記メモリ
   回路から順次出力させるようにしたことを特徴とする磁
   気記録再生装置のスキュー補正装置。