JPH077057A - ＫＧＤアレイ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ Ａｒｒａｙ）及びその製造方法 - Google Patents

ＫＧＤアレイ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ Ａｒｒａｙ）及びその製造方法

Info

Publication number
JPH077057A
JPH077057A JP6069300A JP6930094A JPH077057A JP H077057 A JPH077057 A JP H077057A JP 6069300 A JP6069300 A JP 6069300A JP 6930094 A JP6930094 A JP 6930094A JP H077057 A JPH077057 A JP H077057A
Authority
JP
Japan
Prior art keywords
test
kgd
chip
lead frame
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6069300A
Other languages
English (en)
Other versions
JP2882747B2 (ja
Inventor
Ill-Woong Kim
一 雄 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH077057A publication Critical patent/JPH077057A/ja
Application granted granted Critical
Publication of JP2882747B2 publication Critical patent/JP2882747B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S83/00—Cutting
    • Y10S83/929—Particular nature of work or product
    • Y10S83/942—Contact pin of electrical component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218—Contact or terminal manufacturing by assembling plural parts with deforming
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ろうパンプを形成することなく、ウェーハか
ら分けられた普通のＩＣチップを用いてＡＣテスト及び
バーンインテストが可能なＫＧＤアレイ及びその製造方
法を提供することにある。 【構成】 タイバー３８により支持されて規則的に配列
された複数個のダイパット３２を備えたリードフレーム
３０と、このリードフレーム３０のそれぞれのダイパッ
ト３２上に塗布された接着剤３５と、この接着剤が塗布
されたそれぞれのダイパッド３２上に個別ダイで接着さ
れ最終テストを終わった無欠陥の複数個のＫＧＤと、を
具備する構成。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＫＧＤアレイ（Know
n Good Die Array）及びその製造方法に関し、さらに詳
しくは、通常の半導体アセンブリ工程を使ってウェーハ
から分けられた複数個の集積回路チップを一括的にＡＣ
（Alternating Current)テストまたはバーンイン（Burn
−In）テストを実施して無欠陥のＫＧＤアレイを大量生
産することができるＫＧＤアレイ及びその製造方法に関
する。
【０００２】
【従来の技術】一般に、半導体装置の製造過程から集積
回路チップ（以下ＩＣチップという）は、不良ＩＣチッ
プを事前に発見するためにＡＣテストまたはバーンイン
テストを遂行することが必須になっている。
【０００３】ところで、ウェーハから分けられた普通の
ＩＣチップ状態では、テストパターン発生回路と電気的
な信号ラインとの連結が不可能であるため、ＡＣテスト
またはバーンインテストがほとんど不可能である。
【０００４】したがって、通常のＡＣテスト及びバーン
インテストは、図５に示すごとく、ＩＣチップをＥＭＣ
でモールディングしたパッケージの状態で実施する。
【０００５】図５を参照すれば、前記パッケージ１０の
側壁には、チップパッド（図示せず）と連結された外部
リード１２が突出されている。
【０００６】また、前記パッケージ１０が実装されるこ
とのできるようにしたテストソケット１５は、外部リー
ド１２と対応する多数個のソケット孔１４と前記ソケッ
ト孔１４の下端部に外部へ突出されて形成された固いリ
ード１６をそれぞれ備えている。
【０００７】前記外部リード１２が突出されたパッケー
ジ１０がテストソケット１５のソケット孔１４に実装さ
れた後、前記テストソケット１５は図示しない別途のバ
ーンインボードに装着される。
【０００８】従って、このようにパッケージ１０がテス
トソケット１５に装着された状態でＡＣテスト及びバー
ンインテストが遂行される。
【０００９】前記ＡＣテスト及びバーンインテスト段階
でＩＣチップには、正常動作状態より高い高温及び高電
圧下でテスト信号が入力される。そして、このようなテ
スト信号を印加した状態でどのＩＣチップに欠陥が発生
されるか否かの欠陥可否がチェックされる。
【００１０】例えば、ＤＲＡＭの場合には、通常欠陥が
ある記憶回路、欠陥がある記憶セル、欠陥がある結線な
どがチェックされる。
【００１１】結果的に、正常状態で使われる際に障害が
起こる憂慮があるＩＣチップは、バーインテストの時に
そのような欠陥（ゲート酸化膜の絶縁膜破壊など）が必
ず発生される。ところで、バーンインテストを実施する
間に欠陥が検出されたＩＣチップは、不良品として処理
される。このように不良のＩＣチップを出荷前に予め除
去することにより、製品の信頼性を保障するものであ
る。
【００１２】しかし、上述のようなテストソケットを用
いたバーンインテストにおいては、半導体チップをパッ
ケージ化した状態でバーンインテストを遂行することに
なるので、一度不良品として処理されたＩＣチップは再
使用が不可能であるという欠点がある。
【００１３】ところで、近年、単一チップパッケージを
用いず、複数個のベアチップ（barechip)を熱的にセラ
ミックボード上に実装するためのフリップチップを用い
たマルチチップ技術が開発されている。
【００１４】前記マルチチップ技術は、高速，高容量及
び小型を達成しながら大規模の集積度を可能にする種々
の集積方法によって提案されている。これらの中の１つ
で代表的な方法がマルチチップモジュールによる集積方
法である。
【００１５】前記マルチチップモジュールは、超大規模
の集積度を得るもので、下部に高密度に配線された多層
のセラミックスあるいはプラスチックボードに対して、
複数のＩＣチップが相互接続され内装されている。現
在、マルチチップモジュールは、ＩＢＭ，ＤＥＣ，日立
などのような会社によって、スーパーコンピュータなど
に成功的に適用されている。
【００１６】しかし、前記マルチチップモジュールは、
次のような理由ため技術的及び経済的に多くの制限を受
けている。すなわち、従来の単一チップパッケージ技術
に比べ、多数個のＩＣチップが内装されるマルチチップ
モジュールの集積規模は大きくなるが、生産収率は顕著
に減少し、生産費用が非常に増大される問題点がある。
【００１７】ところで、全てのパッケージ技術において
も同じだが、前述した理由のため、マルチチップモジュ
ールは、十分な市場を確保することにおいて困難に直面
している。マルチチップモジュールの最も難しい問題点
は、生産収率と直接関連するＫＧＤ（パッケージ化され
ていないが、テストが完了されて従来のパッケージ技術
と同一な程度の信頼性が証明されたＩＣチップ）の十分
な確保にある。
【００１８】この発明は、前記ＫＧＤの十分な確保に関
するものである。以下、すべてのテストを終わって無欠
陥のベアチップをＫＧＤと定義する。ここでベアチップ
とは、フリップチップ，あるいはワイヤチップなどの、
ウェーハから単一チップとして分けられたパッケージ化
されていない普通のＩＣチップを言う。
【００１９】前記ＫＧＤに対するもっと詳細な概念は、
マイクロ電子アンドコンピュータテクノロジー株式会社
（Microelectronic and Computer technology Corporat
ion)のポテンシャルプロジェクトリポート（Potential
Project Report）１９９２年版によく表されている。
【００２０】このようにマルチチップモジュールに適用
されるＫＧＤの重要性に対する認識が高まっているにも
拘らず、低価格のＫＧＤを大量生産することは、相当困
難であるのが現状である。
【００２１】すなわち、ウェーハから分けられた単一ベ
アチップは外部リードがないため、チップテストに適用
することができるテストソケットを用いることができな
い。したがって、ＩＣチップがベアチップの状態で回路
ボード上に取り付けられる以前には、ＡＣテスト及びバ
ーンインテストをすることができない。
【００２２】このような問題点を解決するための技術と
して、チップの電極パッド毎にろうバンプを形成するベ
アチップの状態でＡＣ及びバーンインテストを可能にす
るためのフリップチップテストソケットアダプタ（Fili
p chip test socket adapter）が提案されている。この
ような技術は、例えば米国特許第５００６７９２号公報
に開示されており、このような例を図６及び図７に示し
た。
【００２３】図６は、上記技術によるろうバンプを持つ
フリップチップの斜視図であり、図７は、図６に示した
フリップチップをテストソケットアダプタに実装した状
態の断面図である。
【００２４】図６に示すようにＩＣチップ２２は、その
ボンディングパッド上に複数個のろうバンプ２４を形成
しており、図７で示すような専用テストソケットアダプ
ターに挿入され、テストされる。
【００２５】図７に示すように、テストソケットアダプ
タ２０は、挿入されたＩＣチップ２２のろうバンプ２４
と対応接続される片持ちビーム（Cantilever beams）２
６が形成された基板２８を備えており、この基板２８は
ケース２０内に収納される。ここで、符号２３は前記片
持ちビーム２６に連結されたリードであり、符号２７は
ケース２０外へ突出されたリードであり、また、符号２
５はＩＣチップ２２が挿入された時にこれを安定させる
ように支持するガイドバーである。
【００２６】従って、上記構成によるテストソケットア
ダプタを使ったＩＣチップテスト方法は、パッケージ前
のベアチップの状態下でのテストを可能にする。
【００２７】しかし、この従来技術は、ウェーハから分
けられた単一のＩＣチップ２２を用いるもので、このＩ
Ｃチップ２２のそれぞれの電極パッド上に金属突起であ
るろうバンプ２４を形成し、ベアチップの状態において
チップテスト及びバーンインを遂行しなればならない。
しかし、単一ＩＣチップの電極パッド上にパンプを形成
する工程の時に、高集積化による電極パッド間の微細ピ
ッチ化で、高い精密度が要求され、高価な装備が必要で
あるという短所がある。
【００２８】また、テストの時に、ＩＣチップ１個ずつ
を取り扱うため、チップハンドリングが難しくなるなど
の問題点がある。
【００２９】以上、従来技術によるＫＧＤの製造の際の
問題点は、下記のように要約されることができる。
【００３０】普通のＩＣチップ自体はＡＣテスト及び
バーンインテストなどを受けることができないため、ろ
うバンプなどを形成し専用テストソケットを使う必要が
あり、そのため大量生産が難しい、ＩＣチップは１個
毎に取り扱われるため、チップレベルでのハンドリング
が非常に難しい、パッケージ化されたＩＣチップと比
較してＫＧＤが非常に高価である、テストジグを作る
ことが難しい、標準化されたＩＣチップがない、とい
う各点である。
【００３１】
【発明が解決しようとする課題】従って、この発明の目
的は、ろうパンプを形成することなく、ウェーハから分
けられた普通のＩＣチップを用いて、ＡＣテスト及びバ
ーンインテストが可能なＫＧＤアレイ及びその製造方法
を提供することにある。
【００３２】この発明の他の目的は、複数個のＩＣチッ
プを一括的にＡＣテスト及びバーンインテストすること
が可能なＫＧＤアレイ及びその製造方法を提供すること
にある。
【００３３】この発明の又他の目的は、既存のＩＣアセ
ンブリに使われる装備でＡＣテスト及びバーンインテス
トが可能なＫＧＤアレイ及びその製造方法を提供するこ
とにある。
【００３４】
【課題を解決するための手段】上記目的を達成するため
に、この発明に係るＫＧＤアレイおいては、タイバーに
より支持されて規則的に配列された複数個のダイパット
を備えたリードフレームと、このリードフレームのそれ
ぞれのダイパット上に塗布された接着剤と、この接着剤
が塗布されたそれぞれのダイパッド上に個別ダイで接着
された最終テストを終わった無欠陥の複数個のＫＧＤ
と、を具備することを特徴とする。
【００３５】前記複数個のＩＣチップは、それぞれの電
極パッド毎にバンプが形成されるようにでき、前記接着
剤は、利用目的によって、ろうなどの伝導性物質、熱硬
化性樹脂または熱可塑性樹脂の中のどれか一つを含むこ
とができ、前記複数個のＩＣチップは、前記タイバーを
切断して底面にダイパットが取り付けられた状態の個別
ＫＧＤとして用いられることができ、また、前記ダイパ
ットは、ヒートシンクとして用いられることができる。
【００３６】また、上記目的を達成するために、この発
明に係るＫＧＤアレイの製造方法においては、複数個の
リード、およびタイバーにより支持されてきて規則的に
配列された複数個のダイパットを備えたリードフレーム
を製作する段階と、前記リードフレームのリード上に前
記ダイパットを固定させるために接着テープを取り付け
る段階と、前記リードフレームのそれぞれのダイパット
上にウェーハから分けられた複数個の電極パッドを持つ
ＩＣチップを接着剤を媒介してダイアタッチする段階
と、前記ＩＣチップのそれぞれの電極パッドをこれに対
応されるそれぞれのリードの端部に対してワイヤボンデ
ィングする段階と、前記リードフレームとワイヤボンデ
ィングされたリードとを電気的に分けるためにトリミン
グ工程を実施する段階と、前記トリミング工程段階後
に、結果的構造のリードフレームをテストジクに挿入し
てＡＣテスト及びバーンインテストを実施する段階と、
前記ＡＣテスト及びバーンインテストが完了された後、
欠陥があるＩＣチップをチェックする段階と、切断手段
でボンディングされたそれぞれのワイヤボールの上部を
切断する段階とを有することを特徴とする。
【００３７】前記接着テープとしては、接着性が優れた
ポリイミド係の接着剤を使うことができ、また、前記ボ
ンディングワイヤを切断する段階で、切断手段の高さ
が、切断の大きさおよび残存するワイヤボールの大きさ
を制御するように調節されることができる。また、前記
接着剤は、利用目的に沿って、ろうなどの伝導性物質、
熱硬化性樹脂または熱可塑性樹脂中のどれか一つを含む
ことができる。また、前記複数個のＩＣチップは、タイ
バーを切断して底面にダイパットが取り付けられた状態
の個別ＫＧＤとして用いられることができる。
【００３８】
【実施例】以下、添付した、図面を参照してこの発明に
よるＫＧＤアレイ及びその製造方法に対する望ましい実
施例を詳細に説明する。
【００３９】図１は、この発明によるＫＧＤアレイの製
造の際に使用されるリードフレームの平面図を示すもの
で、前記リードフレームは通常のリードフレームのテザ
イン方法から形成されたものである。
【００４０】図１に示すように、リードフレーム３０
は、同一な大きさの規則的に配列された多数個のダイパ
ッド３２及びこれら多数個のダイパッド３２毎に両側へ
それぞれ配列された多数個のリード３４を備えている。
【００４１】また、前記リードフレーム３０は、通常の
ＩＣチップパッケージ用のものでないため、ダムバーを
形成していないことが特徴的である。ここで、符号３６
は、トリミング工程の時にリード３４の変形を防止する
ための開口部であり、符号３８はダイパッド３２を支持
するタイバーである。
【００４２】図３は、図１のリードフレーム３０上にア
レイで提供されるこの発明によるＫＧＤの斜視図であ
る。この発明によるＫＧＤアレイは、ＩＣチップ３１の
電極パットをリードにワイヤボンディングするために複
数のＫＧＤが図１に示すリードフレーム３０上に配置さ
れた状態で、一括的にＡＣテスト及びバーンインテスト
が実施された後に提供される。
【００４３】ここで、説明の便宜上、ＫＧＤアレイの構
造に関する説明は後述し、まず、ＫＧＤアレイの製造方
法を説明する。
【００４４】図２（ａ）及び図２（ｂ）はこの発明によ
るＫＧＤアレイを製造するための製造工程図である。
【００４５】まず、図２（ａ）に示すように、通常のリ
ードフレームのデザイン方法で形成された図１に示さす
ようなリードフレーム３０を準備する。このように準備
されたリードフレーム３０のリード３４上にこれらを固
定させるために接着テープを取り付ける。この接着テー
プ３９は、接着性が優れたポリイミド係の接着テープを
使う。
【００４６】次に、図２（ｂ）に示すように、前記リー
ドフレーム３０の個別のダイパッド３２上に、ウェーハ
から分けられた複数個の電極パッドを持つＩＣチップ３
１をダイアタッチする。ここで、ダイアタッチの時、ダ
イ取付け用の接着剤は、利用目的により、ろうなどの伝
導性物質，熱硬化性樹脂または熱可塑性樹脂を用いるこ
とができる。
【００４７】前記ろうなどの伝導性物質を用いる場合、
ダイパッド３２上に適定量のろうを供給し、ＩＣチップ
を熱圧搾する。ろうのような伝導性物質を使う理由は、
背面部が接地部で用いられる場合に、リードフレームか
ら電流が流れるようにするか、分けられたＫＧＤの底面
にダイパッドが取り付けられてこれがヒートシンクの役
割をするようにするものである。これに対しては、後述
する。
【００４８】一方、熱硬化樹脂としては、ポリイミドで
硬化されるエポキシ樹脂類とポリアミノ酸類が用いられ
ることができる。
【００４９】また、ＫＧＤの底面にダイパッドを取り付
けるのでなく純粋なＫＧＤを得たい場合の接着剤として
は、熱可塑性樹脂を使うことができる。このとき、熱可
塑性樹脂としては、ポリアリレン、ポリエステル、ポリ
スルホン樹脂、ポリアリレット樹脂などを用いることが
でき、所定の温度でリフローした場合に流動性を持つた
め、ダイパッドからＫＧＤが容易に分けられるようでな
ければならない。
【００５０】ダイアタッチが終った後、前記ＩＣチップ
３１のそれぞれの電極パッドとこれらに対応するそれぞ
れのリード３４の端部とを金Ａｕを用いて熱圧搾方法で
ワイヤボンディングする。ここで、ボンディングワイヤ
３７の材料としては、特別に制限されず、超音波方式に
よるワイヤボンディングが可能なアルミニウムＡｌなど
の通常のＩＣチップ３１のアルミニウム電極パッドとボ
ンディングが可能などのような材料でも可能である。
【００５１】ワイヤボンディング後、トリミング工程を
実施してリードフレーム３０とワイヤボンディングされ
たリード３４とを電気的に分離する。このとき、開口部
３６は、トリミング工程を容易にする。
【００５２】前記リードアイソレーションのためのトリ
ミング工程後、ＡＣテスト及びバーンインテストが実施
される。上述したようにリードフレーム３０を用いてワ
イヤボンディング、トリミング工程など通常のＩＣアセ
ンブリ工程を進行してＩＣチップ３１の電極パットに連
結されたリードを電気的に隔離する理由は、前記テスト
を可能にするための一連の作業にすぎない。
【００５３】前記テストにおいては、個別チップがテス
トされるためにそれぞれ分離されるのでなく、リード３
４とワイヤボンディングされた複数のアレイのＩＣチッ
プ３１が実装されたリードフレーム３０全体が一度にテ
ストされる。
【００５４】このとき、前記リードフレーム３０全体を
一度にテストするに適するテストジグをデザインして使
うことができる。
【００５５】ここで、それぞれのＩＣチップ３１の電極
パットは、ボンディングワイヤ３７を通じてリード３４
に連結されており、このリード３４がテスト用の電極端
子の役割をするため、従来の微細バンプ形成によるテス
トソケットアダプテタ設計の時よりテストジクの設計が
容易である。
【００５６】前記テストジグを用いることにより、一つ
のリードフレーム３０上に１６個程度のＩＣチップ３１
を搭載した状態で一括テストが可能となる。前記ＡＣ及
びバーンインテストを実施する間、欠陥が発生されたＩ
Ｃチップを検出し、このようなＩＣチップは不良品とし
て処理される。
【００５７】次に、ＫＧＤを生産するのに最も重要な段
階であるこの発明によるＫＤＧアレイ製造方法の終わり
段階として、ＡＣテスト及びバーンインテストが完了さ
れた後、ＩＣチップ３１のそれぞれの電極パッドとこれ
に対応するそれぞれのリード３４との間を電気的に連結
するボンディングワイヤ３７を切断する工程を実施す
る。
【００５８】前記ボンディングワイヤ３７は、ＡＣテス
ト及びバーンインテスト時、テストの電極端子を提供す
るためのもので、この発明によるＫＧＤアレイに直接的
に必要な構成ではないので除去される。
【００５９】前記ボンディングワイヤの切断工程は、図
４（ａ）に示すごとき切断装置４０を用いる。この切断
装置４０は、のみ形状に先端部に鋭い力を備えてタング
ステンカーバイドブレードにダイヤモンドコーティング
をするものである。
【００６０】そして、切断装置４０は、アームに固定さ
れて誤差の許容限度が１μｍである高程度のステッピン
モータにより上下に移動される。前後・左右への動きは
高精度のＸ−Ｙ横テーブルにより調節される。
【００６１】図４（ａ）は、この発明によるＫＧＤアレ
イの製造の時に使われる切断装置４０の使用状態図であ
る。図４（ａ）に示すように、前記切断装置４０は、リ
ードフレーム３０上に接着されてワイヤボンディングさ
れたＩＣチップ３１の中央表面に近接するように移動さ
れる。
【００６２】ボンディングワイヤ３７のワイヤボール３
７ａの上部をカットするための左／右の調整は、Ｘ−Ｙ
横テーブルにより配列され、ワイヤボールの精密な調整
のためにリードフレームがＸ−Ｙ横テーブル上の真空チ
ャックにより固定される。
【００６３】前記ボンディングワイヤ３７のカット後、
ＩＣチップ３１の電極パット上には、図４（ｂ）に示す
ように、切断されたワイヤボール３３だけが残る。この
切断されたワイヤボール３３は、パンプとして用いられ
ることができる。このとき、バンプの形成可否及びその
高さは、切断装置４０の下降高さを調節することにより
容易に解決される。
【００６４】一方、前記切断されたワイヤボール３３の
上面には、再びワイヤボンディングが可能であり、ボン
ディングパット上に必要に沿って複数回のバンピングが
可能である。ワイヤボンディングが終わったチップに対
する信頼性を確認するため、ワイヤを切断した後、再び
ボンディングをしてプルテストを実施した。その結果、
一回目のボンディングの時と同様な良好なデータが得ら
れた。さらに、５回の反復実験をした結果、欠陥がない
同一なデータが得られたことが本発明者の実験により明
らかになった。
【００６５】ボンディングワイヤの切断工程後、その結
果として得られる構造は、図３に示すように、ボンディ
ングワイヤ，接着テープ及びリードがすべて除去され、
単にリードフレーム３０上に接着剤３５を媒介してＡＣ
テスト及びバーンインテストを終わった無欠陥のＩＣチ
ップ３１のみ接着された構造となる。
【００６６】最終的に製造されたこの発明によるＫＧＤ
アレイは、図３に示すような単一のＫＧＤが、複数個の
アレイとしてリードフレーム３０上に実装されている。
これらのリードフレーム３０のいくつかのシートを現在
使用されているリードフレームマガジン上に搭載して、
市場に出荷することができる。また、値が安いディスポ
ーザブルマガジンにテストが終わったチップを包装して
購買者に伝達するようにすることもできる。購買者に伝
達された後に、多数個のＩＣチップはタイバーを切断し
て、底面にダイパッドが取り付けられた状態で個別のＫ
ＧＤとして用いられることができる。上述したように、
前記ダイパッドはヒートシンクとして用いられることが
できる。
【００６７】このようにこの発明では、ＩＣチップは個
別に取り扱われないので、ベースチップのハンドリング
中に生じがちである不良を最小化することができる。
【００６８】なお、この発明の技術的思想が外れない範
囲内で本実施例に限定されることなく、多様な変更が可
能であることは言うまでもない。
【００６９】
【発明の効果】以上、説明したように、この発明による
ＫＧＤアレイ及びその製造方法の効果を要約すれば次の
通りである。
【００７０】普通のＩＣチップを用いながら、ＡＣテ
スト及びバーンインテストを実施した無欠陥のＫＧＤを
大量生産することができる。チップの購買者への出荷
後に、タイバーを切断でき、チップレベルにおけるハン
ドリングが非常に容易になる。既存のＩＣアセンブリ
に使われる装備がこの発明にそのまま使われるため、追
加装置を要しない。テストジグを作ることが容易とな
る。標準化が可能となる。購買者の要求により、Ｉ
Ｃチップを、ワイヤボンディング用，フリップチップ
用，およびバンプ用などに容易に分類することができ
る。ＫＧＤのコストを革新的に低くすることができる
ため、マルチチップモジュールやＡＳＩＣモジュールの
適用範囲を、現在適用されているスーパーコンピュータ
からパーソナルコンピュータにまでも拡張することが可
能になる。
【００７１】従って、この発明によるＫＧＤアレイ及び
その製造方法によれば、複数個のアレイとしてのリード
フレーム上に少なくとも一つ以上のＫＧＤを実装して、
一度のテスト工程で多量のＫＧＤを得ることができる。
また、複数個のＩＣチップは、タイバーを切断して底面
にダイパッドが取り付けられた状態の個別ＫＧＤとして
用いられることができる。
【図面の簡単な説明】
【図１】この発明によるＫＧＤアレイの製造の時に使わ
れるリードフレームの平面図である。
【図２】図２（ａ），（ｂ）は、この発明によるＫＧＤ
アレイを製造するための製造工程図である。
【図３】図１で示したリードフレーム上にアレイで提供
されるこの発明によるＫＧＤの斜視図である。
【図４】図４（ａ）は、この発明によるＫＧＤアレイの
製造の時に使われる切断装置の使用状態図である。図４
（ｂ）は、ボンディングワイヤのカット後、ＩＣチップ
の電極パット上に切断されたワイヤボール３３が残るこ
とを示す断面図である。
【図５】従来技術によるテストソケットの斜視図であ
る。
【図６】従来技術によるろうバンプを持つフリップチッ
プの斜視図である。
【図７】図６で示したフリップチップをテストソケット
アダプタに実装した状態の断面図である。
【符号の説明】
３０ リードフレーム ３１ ＩＣチップ ３２ ダイパット ３３ ワイヤボール ３４ リード ３５ 接着剤 ３８ タイバー ３７ ボンディングワイヤ ４０ 切断装置

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 タイバーにより支持されて規則的に配列
    された複数個のダイパットを備えたリードフレームと、 このリードフレームのそれぞれのダイパット上に塗布さ
    れた接着剤と、 この接着剤が塗布されたそれぞれのダイパッド上に個別
    ダイで接着され最終テストを終わった無欠陥の複数個の
    ＫＧＤと、を具備することを特徴とするＫＧＤアレイ。
  2. 【請求項２】 前記複数個のＩＣチップは、それぞれの
    電極パッド毎にバンプが形成されていることを特徴とす
    る請求項１記載のＫＧＤアレイ。
  3. 【請求項３】 前記接着剤は、利用目的によって、ろう
    などの伝導性物質、熱硬化性樹脂または熱可塑性樹脂の
    中のどれか一つを含むことを特徴とする請求項１記載の
    ＫＧＤアレイ。
  4. 【請求項４】 前記複数個のＩＣチップは、前記タイバ
    ーを切断して底面にダイパットが取り付けられた状態の
    個別ＫＧＤとして用いられることができることを特徴と
    する請求項１記載のＫＧＤアレイ。
  5. 【請求項５】 前記ダイパットがヒートシンクとして用
    いられることを特徴とする請求項１記載のＫＧＤアレ
    イ。
  6. 【請求項６】 複数個のリード、およびタイバーにより
    支持されてきて規則的に配列された複数個のダイパット
    を備えたリードフレームを製作する段階と、 前記リードフレームのリード上に前記ダイパットを固定
    させるために接着テープを取り付ける段階と、 前記リードフレームのそれぞれのダイパット上にウェー
    ハから分けられた複数個の電極パッドを持つＩＣチップ
    を接着剤を媒介してダイアタッチする段階と、 前記ＩＣチップのそれぞれの電極パッドをこれに対応さ
    れるそれぞれのリードの端部に対してワイヤボンディン
    グする段階と、 前記リードフレームとワイヤボンディングされたリード
    とを電気的に分けるためにトリミング工程を実施する段
    階と、 前記トリミング工程段階後に、結果的構造のリードフレ
    ームをテストジクに挿入してＡＣテスト及びバーンイン
    テストを実施する段階と、 前記ＡＣテスト及びバーンインテストが完了された後、
    欠陥があるＩＣチップをチェックする段階と、 切断手段でボンディングされたそれぞれのワイヤボール
    の上部を切断する段階とを有することを特徴とするＫＧ
    Ｄアレイの製造方法。
  7. 【請求項７】 前記接着テープとして、接着性が優れた
    ポリイミド係の接着剤を使うことを特徴とする請求項６
    記載のＫＧＤアレイの製造方法。
  8. 【請求項８】 前記ボンディングワイヤを切断する段階
    で、切断手段の高さが、切断の大きさおよび残存するワ
    イヤボールの大きさを制御するように調節され、パンプ
    を形成することを特徴とする請求項６記載のＫＧＤアレ
    イの製造方法。
  9. 【請求項９】 前記接着剤は、利用目的に沿って、ろう
    などの伝導性物質、熱硬化性樹脂または熱可塑性樹脂中
    のどれか一つを含むことを特徴とする請求項６記載のＫ
    ＧＤアレイの製造方法。
  10. 【請求項１０】 前記複数個のＩＣチップは、タイバー
    を切断して底面にダイパットが取り付けられた状態の個
    別ＫＧＤとして用いられることを特徴とする請求項６記
    載のＫＧＤアレイ製造方法。
JP6069300A 1993-04-07 1994-04-07 Ｋｇｄアレイの製造方法 Expired - Fee Related JP2882747B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1993-5769 1993-04-07
KR1019930005769A KR960000793B1 (ko) 1993-04-07 1993-04-07 노운 굳 다이 어레이 및 그 제조방법

Publications (2)

Publication Number Publication Date
JPH077057A true JPH077057A (ja) 1995-01-10
JP2882747B2 JP2882747B2 (ja) 1999-04-12

Family

ID=19353565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6069300A Expired - Fee Related JP2882747B2 (ja) 1993-04-07 1994-04-07 Ｋｇｄアレイの製造方法

Country Status (6)

Country Link
US (1) US5548884A (ja)
JP (1) JP2882747B2 (ja)
KR (1) KR960000793B1 (ja)
CN (1) CN1041149C (ja)
DE (1) DE4411973C2 (ja)
FR (1) FR2703827B1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
KR960011265B1 (ko) * 1993-06-25 1996-08-21 삼성전자 주식회사 노운 굳 다이 어레이용 테스트 소켓
US5701085A (en) * 1995-07-05 1997-12-23 Sun Microsystems, Inc. Apparatus for testing flip chip or wire bond integrated circuits
US5739050A (en) * 1996-01-26 1998-04-14 Micron Technology, Inc. Method and apparatus for assembling a semiconductor package for testing
US5773311A (en) * 1996-04-26 1998-06-30 Honeywell Inc. Method for providing a test connection and a permanent connection site on an unpackaged semiconductor die
KR0175268B1 (ko) * 1996-05-10 1999-04-01 김광호 수평 하향식 접속 방식의 베어 칩 테스트 장치
US5874319A (en) * 1996-05-21 1999-02-23 Honeywell Inc. Vacuum die bond for known good die assembly
US5898186A (en) 1996-09-13 1999-04-27 Micron Technology, Inc. Reduced terminal testing system
US5904500A (en) * 1996-10-03 1999-05-18 The Dexter Corporation Method for the preparation of lead-on-chip assemblies
US6040706A (en) * 1996-11-07 2000-03-21 Matsushita Electronics Corporation Contactor and semiconductor device inspecting method
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
US5836071A (en) * 1996-12-26 1998-11-17 Texas Instrument Incorporated Method to produce known good die using temporary wire bond, die attach and packaging
US6121358A (en) * 1997-09-22 2000-09-19 The Dexter Corporation Hydrophobic vinyl monomers, formulations containing same, and uses therefor
US5924003A (en) * 1997-11-14 1999-07-13 Kinetrix, Inc. Method of manufacturing ball grid arrays for improved testability
KR19990065532A (ko) * 1998-01-14 1999-08-05 구본준 Cob형 반도체 패키지의 제조방법
US6241907B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method and system for providing a package for decapsulating a chip-scale package
US6221682B1 (en) * 1999-05-28 2001-04-24 Lockheed Martin Corporation Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects
JP2002033362A (ja) * 2000-07-17 2002-01-31 Matsushita Electric Ind Co Ltd 半導体検査装置
US6787708B1 (en) 2000-11-21 2004-09-07 Unisys Corporation Printed circuit board debug technique
JP2002162450A (ja) * 2000-11-22 2002-06-07 Mitsubishi Electric Corp 半導体集積回路の試験装置および半導体集積回路の試験方法
US6534392B1 (en) * 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US7656173B1 (en) * 2006-04-27 2010-02-02 Utac Thai Limited Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in
US7479409B2 (en) * 2006-12-13 2009-01-20 Stats Chippac Ltd. Integrated circuit package with elevated edge leadframe
US20080252330A1 (en) * 2007-04-16 2008-10-16 Verigy Corporation Method and apparatus for singulated die testing
US7901955B2 (en) * 2007-06-25 2011-03-08 Spansion Llc Method of constructing a stacked-die semiconductor structure
US20090166826A1 (en) * 2007-12-27 2009-07-02 Janducayan Omar A Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages
US8063470B1 (en) 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US8334764B1 (en) 2008-12-17 2012-12-18 Utac Thai Limited Method and apparatus to prevent double semiconductor units in test socket
US8680670B2 (en) 2010-10-22 2014-03-25 International Business Machines Corporation Multi-chip module system with removable socketed modules
CN113611623A (zh) * 2021-07-29 2021-11-05 矽磐微电子(重庆)有限公司 芯片封装结构的良率测试方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444619A (en) * 1966-05-16 1969-05-20 Robert B Lomerson Method of assembling leads in an apertured support
DE2840973A1 (de) * 1978-09-20 1980-03-27 Siemens Ag Verfahren zur herstellung pruefbarer halbleiter-miniaturgehaeuse in bandform
NL184184C (nl) * 1981-03-20 1989-05-01 Philips Nv Werkwijze voor het aanbrengen van kontaktverhogingen op kontaktplaatsen van een electronische microketen.
EP0163081B1 (en) * 1984-05-02 1990-01-17 GTE Products Corporation Method of making encapsulated ic chip
US4855672A (en) * 1987-05-18 1989-08-08 Shreeve Robert W Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same
US4918385A (en) * 1987-05-18 1990-04-17 Hewlett-Packard Company Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same
US5006792A (en) * 1989-03-30 1991-04-09 Texas Instruments Incorporated Flip-chip test socket adaptor and method
US5008615A (en) * 1989-11-03 1991-04-16 Motorola, Inc. Means and method for testing integrated circuits attached to a leadframe
JPH0715926B2 (ja) * 1990-09-14 1995-02-22 株式会社東芝 ワイヤボンディング検査装置

Also Published As

Publication number Publication date
CN1098226A (zh) 1995-02-01
CN1041149C (zh) 1998-12-09
JP2882747B2 (ja) 1999-04-12
US5548884A (en) 1996-08-27
FR2703827B1 (fr) 1996-01-19
FR2703827A1 (fr) 1994-10-14
DE4411973A1 (de) 1994-10-20
KR960000793B1 (ko) 1996-01-12
DE4411973C2 (de) 2003-07-03

Similar Documents

Publication Publication Date Title
JP2882747B2 (ja) Ｋｇｄアレイの製造方法
JP2960649B2 (ja) Ｋｇｄアレイ用テストアセンブリ
US5950070A (en) Method of forming a chip scale package, and a tool used in forming the chip scale package
US6043564A (en) Semiconductor device having ball-bonded pads
US5888847A (en) Technique for mounting a semiconductor die
US5574311A (en) Device having pins formed of hardened mixture of conductive metal particle and resin
US6249052B1 (en) Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
US5007576A (en) Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
US20050167834A1 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
US6680212B2 (en) Method of testing and constructing monolithic multi-chip modules
JPH07221146A (ja) 半導体デバイス用非破壊相互接続システム
US5569956A (en) Interposer connecting leadframe and integrated circuit
JPH0777556A (ja) テストソケット及びそれを用いたｋｇｄの製造方法
JP2846813B2 (ja) バーンインソケット及びこれを使ったバーンインテスト方法
US20050248038A1 (en) Chip scale package with heat spreader
JPH04234141A (ja) Ｔａｂフレームおよびその基板への接続方法
JP2894594B2 (ja) ソルダーバンプを有するノウングッドダイの製造方法
US6255208B1 (en) Selective wafer-level testing and burn-in
JP2004138391A (ja) 半導体装置の製造方法
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
JPH09330962A (ja) 半導体集積回路装置およびその製造方法
KR0163870B1 (ko) 리드가 분리된 노운 굳 다이 검사용 리드프레임
JP3287233B2 (ja) 半導体装置の製造方法
JPH07174818A (ja) テストソケット及びそれを用いたｋｇｄの製造方法
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees