JPH0770572B2 - 信号試験回路 - Google Patents
信号試験回路Info
- Publication number
- JPH0770572B2 JPH0770572B2 JP63257558A JP25755888A JPH0770572B2 JP H0770572 B2 JPH0770572 B2 JP H0770572B2 JP 63257558 A JP63257558 A JP 63257558A JP 25755888 A JP25755888 A JP 25755888A JP H0770572 B2 JPH0770572 B2 JP H0770572B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mos transistor
- type mos
- external terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路装置の評価および検査等に使
用することができる信号試験回路に関するものである。
用することができる信号試験回路に関するものである。
従来の技術 半導体集積回路装置の特性評価や改善または検査の有効
な方法として、半導体集積回路内部の信号波形観測や電
位測定、また外部装置から集積回路内部への信号波形の
直接入力などの方法が従来より行なわれており、そうし
た方法の具体例としては、 1.半導体集積回路内部の信号線に直接触針する。
な方法として、半導体集積回路内部の信号波形観測や電
位測定、また外部装置から集積回路内部への信号波形の
直接入力などの方法が従来より行なわれており、そうし
た方法の具体例としては、 1.半導体集積回路内部の信号線に直接触針する。
2.集積回路内部の信号線をパッケージの外部端子を介し
て外部へ引き出す。
て外部へ引き出す。
等の方法が用いられてきている。
発明が解決しようとする課題 前述したように、半導体集積回路装置の特性評価や検査
工程において、半導体集積回路内部の信号を直接観測す
ることや、外部から直接制御することは、半導体集積回
路装置の特性改善や検査工程の効率化、さらには信頼性
の向上を図るうえで重要な要素となっており、従来例で
示したような方法が用いられてきている。
工程において、半導体集積回路内部の信号を直接観測す
ることや、外部から直接制御することは、半導体集積回
路装置の特性改善や検査工程の効率化、さらには信頼性
の向上を図るうえで重要な要素となっており、従来例で
示したような方法が用いられてきている。
しかしながら、第１の具体例においては、パッケージに
封止された後の半導体装置に関しては、評価および検査
できないという問題点があり、また、第２の具体例にお
いては、外部端子として、集積回路内部信号モニタ用の
専用外部端子を特別に設ける必要があるという問題があ
る。
封止された後の半導体装置に関しては、評価および検査
できないという問題点があり、また、第２の具体例にお
いては、外部端子として、集積回路内部信号モニタ用の
専用外部端子を特別に設ける必要があるという問題があ
る。
課題を解決するための手段 本発明は、ソース電極および基板電極を第１の外部端子
に接続し、ドレイン電極とゲート電極を接続した第１の
Ｐ型MOSトランジスタと、ゲート電極を回路動作用電源
に接続し、基板電極およびソース電極を前記第１のＰ型
MOSトランジスタのドレイン電極に接続した第２のＰ型M
OSトランジスタと、基板電極およびソース電極を接地
し、ゲート電極を前記回路動作用電源に接続し、ドレイ
ン電極を前記第２のＰ型MOSトランジスタのドレイン電
極に接続した第１のＮ型MOSトランジスタと、基板電極
およびソース電極を前記第１の外部端子に接続し、ゲー
ト電極を前記第１のＮ型MOSトランジスタのドレイン電
極を入力とする第１の論理回路の出力に接続した第３の
Ｐ型MOSトランジスタと、基板電極およびソース電極を
接地し、ゲート電極を前記第１の論理回路の出力に接続
し、ドレイン電極を前記第３のＰ型MOSトランジスタの
ドレイン電極に接続した第２のＮ型MOSトランジスタ
と、基板電極を接地しドレイン電極を第２の外部端子に
接続した第３のＮ型MOSトランジスタとを備えた構成で
ある。
に接続し、ドレイン電極とゲート電極を接続した第１の
Ｐ型MOSトランジスタと、ゲート電極を回路動作用電源
に接続し、基板電極およびソース電極を前記第１のＰ型
MOSトランジスタのドレイン電極に接続した第２のＰ型M
OSトランジスタと、基板電極およびソース電極を接地
し、ゲート電極を前記回路動作用電源に接続し、ドレイ
ン電極を前記第２のＰ型MOSトランジスタのドレイン電
極に接続した第１のＮ型MOSトランジスタと、基板電極
およびソース電極を前記第１の外部端子に接続し、ゲー
ト電極を前記第１のＮ型MOSトランジスタのドレイン電
極を入力とする第１の論理回路の出力に接続した第３の
Ｐ型MOSトランジスタと、基板電極およびソース電極を
接地し、ゲート電極を前記第１の論理回路の出力に接続
し、ドレイン電極を前記第３のＰ型MOSトランジスタの
ドレイン電極に接続した第２のＮ型MOSトランジスタ
と、基板電極を接地しドレイン電極を第２の外部端子に
接続した第３のＮ型MOSトランジスタとを備えた構成で
ある。
作用 本発明にかかるテスト用回路によると、第１の外部端子
の入力電圧レベル範囲が接地電位から回路動作用電源電
圧までの通常動作状態の場合においては、端子リーク電
流経路のない第１および第２の外部端子を実現し、ま
た、一方、第１の外部端子の入力電圧レベルを回路動作
用電源電圧以上にしたテスト動作状態の場合において
は、第２の外部端子を介して半導体集積回路内部の信号
波形のモニタや電圧測定、さらに外部装置から半導体集
積回路内部への信号波形の直接入力等が可能になる。
の入力電圧レベル範囲が接地電位から回路動作用電源電
圧までの通常動作状態の場合においては、端子リーク電
流経路のない第１および第２の外部端子を実現し、ま
た、一方、第１の外部端子の入力電圧レベルを回路動作
用電源電圧以上にしたテスト動作状態の場合において
は、第２の外部端子を介して半導体集積回路内部の信号
波形のモニタや電圧測定、さらに外部装置から半導体集
積回路内部への信号波形の直接入力等が可能になる。
したがって、本発明にかかるテスト回路を用いることに
より、集積回路の内部信号モニタ用の専用外部端子が必
要なくなり、パッケージに封止した後であっても、通常
動作状態においては入力端子または出力端子として機能
する外部端子を介して集積回路内部の信号をモニタする
ことや回路内部の信号を外部から直接制御することが可
能となる。
より、集積回路の内部信号モニタ用の専用外部端子が必
要なくなり、パッケージに封止した後であっても、通常
動作状態においては入力端子または出力端子として機能
する外部端子を介して集積回路内部の信号をモニタする
ことや回路内部の信号を外部から直接制御することが可
能となる。
実施例 以下、本発明を実施例により、図面を参照しながら説明
する。
する。
第１図は本発明におけるテスト回路の回路構成図を示す
ものであり、ソース電極および基板電極を外部端子IN1
に接続し、ドレイン電極とゲート電極とを接続したＰ型
MOSトランジスタQ1と、ゲート電極を回路動作用電源VD1
に接続し、基板電極およびソース電極をトランジスタQ1
のドレイン電極に接続したＰ型MOSトランジスタQ2と、
基板電極およびソース電極を接地し、ゲート電極を回路
動作用電源VD1に接続し、ドレイン電極をＰ型MOSトラン
ジスタQ2のドレイン電極に接続したＮ型MOSトランジス
タQ3と、このＮ型MOSトランジスタQ3のドレイン電極を
入力とするＰ型MOSトランジスタQ4とＮ型MOSトランジス
タQ5とで構成されるインバータ回路と、基板電極とソー
ス電極を外部端子IN1に接続し、ゲート電極を前記イン
バータ回路の出力端に接続したＰ型MOSトランジスタQ6
と基板電極とソース電極を接地し、ゲート電極を前記イ
ンバータ回路の出力端に接続し、ドレイン電極をトラン
ジスタQ6のドレイン電極に接続したＮ型MOSトランジス
タQ7と、基板伝居を接地し、ドレイン電極を外部端子I
N2に接続し、ゲート電極をトランジスタQ7のドレイン電
極に接続し、ソース電極を内部信号１に接続したＮ型MO
SトランジスタQ8とで構成されている。
ものであり、ソース電極および基板電極を外部端子IN1
に接続し、ドレイン電極とゲート電極とを接続したＰ型
MOSトランジスタQ1と、ゲート電極を回路動作用電源VD1
に接続し、基板電極およびソース電極をトランジスタQ1
のドレイン電極に接続したＰ型MOSトランジスタQ2と、
基板電極およびソース電極を接地し、ゲート電極を回路
動作用電源VD1に接続し、ドレイン電極をＰ型MOSトラン
ジスタQ2のドレイン電極に接続したＮ型MOSトランジス
タQ3と、このＮ型MOSトランジスタQ3のドレイン電極を
入力とするＰ型MOSトランジスタQ4とＮ型MOSトランジス
タQ5とで構成されるインバータ回路と、基板電極とソー
ス電極を外部端子IN1に接続し、ゲート電極を前記イン
バータ回路の出力端に接続したＰ型MOSトランジスタQ6
と基板電極とソース電極を接地し、ゲート電極を前記イ
ンバータ回路の出力端に接続し、ドレイン電極をトラン
ジスタQ6のドレイン電極に接続したＮ型MOSトランジス
タQ7と、基板伝居を接地し、ドレイン電極を外部端子I
N2に接続し、ゲート電極をトランジスタQ7のドレイン電
極に接続し、ソース電極を内部信号１に接続したＮ型MO
SトランジスタQ8とで構成されている。
上記のように構成されたテスト回路において、外部端子
IN1の入力電圧レベルVIN1が、接地電位（0v）から回路
動作用電源電圧VD1（5v）までの範囲である通常動作状
態の場合、Ｐ型MOSトランジスタQ1のドレイン電圧V
Aは、トランジスタQ1のしきい値電圧をVTP（＜0v）とす
れば、VA＝VIN1−|VTP|となる。このとき、Ｐ型MOSトラ
ンジスタQ2のゲート電圧（＝VD1）は、ソース電圧VAよ
りも高く、トランジスタQ2はオフ状態である。したがっ
て、インバータ回路の入力は、Ｎ型MOSトランジスタQ3
介して接地レベルになり、インバータ回路は、回路動作
用電源電圧VD1を出力する。このとき、Ｐ型MOSトランジ
スタQ6において、ゲート電圧（＝VD1）がソース電圧よ
りも常に高電位であるので、トランジスタQ6も、オフ状
態のままである。したがって外部端子IN1の入力電圧レ
ベルが、接地レベルから電源電圧までの通常動作状態に
おいては、Ｐ型MOSトランジスタQ2ならびに同Q6がオフ
状態となるので、外部端子IN1からテスト回路を介して
流出入する電流経路はない。また、Ｎ型MOSトランジス
タQ7を介してＮ型MOSトランジスタQ8のゲート電圧は接
地レベルとなり、トランジスタQ8はオフ状態である。し
たがって外部端子IN2と内部信号１は、分離され、外部
端子IN2からテスト回路を介して流出入する電流経路は
ない。
IN1の入力電圧レベルVIN1が、接地電位（0v）から回路
動作用電源電圧VD1（5v）までの範囲である通常動作状
態の場合、Ｐ型MOSトランジスタQ1のドレイン電圧V
Aは、トランジスタQ1のしきい値電圧をVTP（＜0v）とす
れば、VA＝VIN1−|VTP|となる。このとき、Ｐ型MOSトラ
ンジスタQ2のゲート電圧（＝VD1）は、ソース電圧VAよ
りも高く、トランジスタQ2はオフ状態である。したがっ
て、インバータ回路の入力は、Ｎ型MOSトランジスタQ3
介して接地レベルになり、インバータ回路は、回路動作
用電源電圧VD1を出力する。このとき、Ｐ型MOSトランジ
スタQ6において、ゲート電圧（＝VD1）がソース電圧よ
りも常に高電位であるので、トランジスタQ6も、オフ状
態のままである。したがって外部端子IN1の入力電圧レ
ベルが、接地レベルから電源電圧までの通常動作状態に
おいては、Ｐ型MOSトランジスタQ2ならびに同Q6がオフ
状態となるので、外部端子IN1からテスト回路を介して
流出入する電流経路はない。また、Ｎ型MOSトランジス
タQ7を介してＮ型MOSトランジスタQ8のゲート電圧は接
地レベルとなり、トランジスタQ8はオフ状態である。し
たがって外部端子IN2と内部信号１は、分離され、外部
端子IN2からテスト回路を介して流出入する電流経路は
ない。
つぎに、外部端子IN1への印加電圧VIN1を回路動作用電
源電圧VD1からさらに高くしていった場合、Ｐ型MOSトラ
ンジスタQ2のソース電圧VAがVA＝VD1＋|VTP|となったと
き、同トランジスタQ2は、オン状態になり、電流が流れ
はじめる。Ｎ型トランジスタQ3のドレイン電圧は、トラ
ンジスタQ2を流れる電流とトランジスタQ3の等価抵抗で
決定され、外部端子電圧VIN1を高くしてトランジスタQ2
を流れる電流を増していけば、ある一定の外部端子電圧
を超えるとインバータ回路が反転し、接地レベル出力と
なる。このとき、Ｎ型MOSトランジスタQ7はオフ状態と
なり、Ｎ型MOSトランジスタQ8のゲート電圧は、Ｐ型MOS
トランジスタQ6を介して外部端子電圧VIN1と等しくな
り、外部端子IN2と内部信号端子１はＮ型MOSトランジス
タQ8を介して接続される。したがって内部信号端子１の
波形観測や電位測定あるいは内部信号端子１に外部装置
から直接入力することも外部端子IN2を通じて可能とな
る。
源電圧VD1からさらに高くしていった場合、Ｐ型MOSトラ
ンジスタQ2のソース電圧VAがVA＝VD1＋|VTP|となったと
き、同トランジスタQ2は、オン状態になり、電流が流れ
はじめる。Ｎ型トランジスタQ3のドレイン電圧は、トラ
ンジスタQ2を流れる電流とトランジスタQ3の等価抵抗で
決定され、外部端子電圧VIN1を高くしてトランジスタQ2
を流れる電流を増していけば、ある一定の外部端子電圧
を超えるとインバータ回路が反転し、接地レベル出力と
なる。このとき、Ｎ型MOSトランジスタQ7はオフ状態と
なり、Ｎ型MOSトランジスタQ8のゲート電圧は、Ｐ型MOS
トランジスタQ6を介して外部端子電圧VIN1と等しくな
り、外部端子IN2と内部信号端子１はＮ型MOSトランジス
タQ8を介して接続される。したがって内部信号端子１の
波形観測や電位測定あるいは内部信号端子１に外部装置
から直接入力することも外部端子IN2を通じて可能とな
る。
発明の効果 以上説明したように、本発明にかかるテスト回路によれ
ば、外部端子IN1の入力電圧レベル範囲が、接地電位か
ら回路動作用電源電圧までの通常動作時においては、外
部端子IN1およびIN2から本テスト回路を介して端子リー
ク電流が流れる電流経路ができないので外部端子IN1お
よびIN2を通常動作制御用の入力用端子または出力用端
子として用いることができる。
ば、外部端子IN1の入力電圧レベル範囲が、接地電位か
ら回路動作用電源電圧までの通常動作時においては、外
部端子IN1およびIN2から本テスト回路を介して端子リー
ク電流が流れる電流経路ができないので外部端子IN1お
よびIN2を通常動作制御用の入力用端子または出力用端
子として用いることができる。
また一方、外部端子IN1の入力電圧レベルを回路動作用
電源電圧以上にするテスト動作時においては、外部端子
IN2を介して集積回路内部の信号波形のモニタや電圧測
定、さらに外部装置からの信号入力等を可能にすること
ができ、半導体装置の効果的な評価や検査工程の効率化
等を図ることができる。
電源電圧以上にするテスト動作時においては、外部端子
IN2を介して集積回路内部の信号波形のモニタや電圧測
定、さらに外部装置からの信号入力等を可能にすること
ができ、半導体装置の効果的な評価や検査工程の効率化
等を図ることができる。
したがって、本発明にかかるテスト回路を用いることに
より、集積回路の内部信号モニタ用の専用の余分な外部
端子は必要なく、通常動作状態において入力用端子また
は出力用端子として機能する外部端子を介して集積回路
内部の信号をモニタすることや回路内部の信号を外部か
ら直接制御することが可能となる。
より、集積回路の内部信号モニタ用の専用の余分な外部
端子は必要なく、通常動作状態において入力用端子また
は出力用端子として機能する外部端子を介して集積回路
内部の信号をモニタすることや回路内部の信号を外部か
ら直接制御することが可能となる。
第１図は本発明にかかるテスト回路の一実施例を示す図
である。 IN1,IN2……外部端子、Q1,Q2,Q4,Q6……Ｐ型MOSトラン
ジスタ、Q3,Q5,Q7,Q8……Ｎ型MOSトランジスタ、VD1…
…回路動作用電源、１……内部信号端子。
である。 IN1,IN2……外部端子、Q1,Q2,Q4,Q6……Ｐ型MOSトラン
ジスタ、Q3,Q5,Q7,Q8……Ｎ型MOSトランジスタ、VD1…
…回路動作用電源、１……内部信号端子。
Claims (1)
- 【請求項１】ソース電極および基板電極を第１の外部端
子に接続し、ドレイン電極とゲート電極を接続した第１
のＰ型MOSトランジスタと、ゲート電極を前記回路動作
用電源に接続し、基板電極およびソース電極を前記第１
のＰ型MOSトランジスタのドレイン電極に接続した第２
のＰ型MOSトランジスタと、基板電極およびソース電極
を接地し、ゲート電極を回路動作用電源に接続し、ドレ
イン電極を前記第２のＰ型MOSトランジスタのドレイン
電極に接続した第１のＮ型MOSトランジスタと、基板電
極およびソース電極を前記第１の外部端子に接続し、ゲ
ート電極を前記第１のＮ型MOSトランジスタのドレイン
電極を入力とする第１の論理回路の出力に接続した第３
のＰ型MOSトランジスタと、基板電極およびソース電極
を接地し、ゲート電極を前記第１の論理回路の出力に接
続し、ドレイン電極を前記第３のＰ型MOSトランジスタ
のドレイン電極に接続した第２のＮ型MOSトランジスタ
と、基板電極を接地し、ドレイン電極を第２の外部端子
に接続した第３のＮ型MOSトランジスタとを備えて構成
されたことを特徴とする信号試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257558A JPH0770572B2 (ja) | 1988-10-13 | 1988-10-13 | 信号試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257558A JPH0770572B2 (ja) | 1988-10-13 | 1988-10-13 | 信号試験回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02103945A JPH02103945A (ja) | 1990-04-17 |
| JPH0770572B2 true JPH0770572B2 (ja) | 1995-07-31 |
Family
ID=17307951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63257558A Expired - Fee Related JPH0770572B2 (ja) | 1988-10-13 | 1988-10-13 | 信号試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770572B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2656932B1 (fr) * | 1990-01-09 | 1992-05-07 | Sgs Thomson Microelectronics | Circuit de mesure du courant dans un transistor mos de puissance. |
| DE102018200723A1 (de) * | 2018-01-17 | 2019-07-18 | Robert Bosch Gmbh | Elektrische Schaltung zum Test primärer interner Signale eines ASIC |
-
1988
- 1988-10-13 JP JP63257558A patent/JPH0770572B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02103945A (ja) | 1990-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IE823102L (en) | Test circuit | |
| JP2958992B2 (ja) | 半導体集積回路 | |
| JPH0770572B2 (ja) | 信号試験回路 | |
| US5570036A (en) | CMOS buffer circuit having power-down feature | |
| JPH0582652A (ja) | 半導体集積回路装置 | |
| JPH0568103B2 (ja) | ||
| US6946863B1 (en) | Circuit and method for measuring and forcing an internal voltage of an integrated circuit | |
| JP2968642B2 (ja) | 集積回路装置 | |
| JP4034242B2 (ja) | オープン検査回路を備えた半導体装置及び該検査回路を用いたオープン検査方法 | |
| JP2894090B2 (ja) | 半導体装置 | |
| JPH0254546A (ja) | 半導体集積回路 | |
| JPH02119426A (ja) | 出力駆動回路 | |
| JP3052497B2 (ja) | Ｃｍｏｓ集積回路の試験方法 | |
| JPH08236590A (ja) | 半導体集積回路 | |
| JP2001091599A (ja) | 半導体集積回路 | |
| SU601639A1 (ru) | Способ обнаружени пробо подзатворного диэлектрика транзистора в мдп интегральных схемах | |
| JPH0737956A (ja) | Ｃｍｏｓ型集積回路およびその検査方法 | |
| JP3157733B2 (ja) | 集積回路内蔵大電力モノリシック半導体装置の検査方法 | |
| JPH0258862A (ja) | 半導体集積回路 | |
| JPH09326473A (ja) | 電圧モニター回路 | |
| JPH04215082A (ja) | 半導体集積回路 | |
| JPS6058658A (ja) | Ｃｍｏｓ集積回路の検査方法 | |
| JPS61208315A (ja) | 半導体集積回路装置 | |
| JPH06313787A (ja) | 半導体装置の評価回路 | |
| JPH0462350B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |