JPH02103945A - 信号試験回路 - Google Patents
信号試験回路Info
- Publication number
- JPH02103945A JPH02103945A JP63257558A JP25755888A JPH02103945A JP H02103945 A JPH02103945 A JP H02103945A JP 63257558 A JP63257558 A JP 63257558A JP 25755888 A JP25755888 A JP 25755888A JP H02103945 A JPH02103945 A JP H02103945A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- terminal
- type mos
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 241000750042 Vini Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路装置の評価および検査等に使
用することができる信号試験回路に関するものである。
用することができる信号試験回路に関するものである。
従来の技術
半導体集積回路装置の特性評価や改善または検査の有効
な方法として、半導体集積回路内部の信号波形観測や電
位測定、また外部装置がら集積回路内部への信号波形の
直接入力などの方法が従来より行なわれており、そうし
た方法の具体例としては、 １、半導体集積回路内部の信号線に直接触針する。
な方法として、半導体集積回路内部の信号波形観測や電
位測定、また外部装置がら集積回路内部への信号波形の
直接入力などの方法が従来より行なわれており、そうし
た方法の具体例としては、 １、半導体集積回路内部の信号線に直接触針する。
２、集積回路内部の信号線をパッケージの外部端子を介
して外部へ引き出す。
して外部へ引き出す。
等の方法が用いられてきている。
発明が解決しようとする課題
前述したように、半導体集積回路装置の特性評価や検査
工程において、半導体集積回路内部の信号を直接観測す
ることや、外部から直接制御することは、半導体集積回
路装置の特性改善や検査工程の効率化、さらには信頼性
の向上を図るうえで重要な要素となっており、従来例で
示したような方法が用いられてきている。
工程において、半導体集積回路内部の信号を直接観測す
ることや、外部から直接制御することは、半導体集積回
路装置の特性改善や検査工程の効率化、さらには信頼性
の向上を図るうえで重要な要素となっており、従来例で
示したような方法が用いられてきている。
しかしながら、第１の具体例においては、パッケージに
封止された後の半導体装置に関しては、評価および検査
できないという問題点があり、また、第２の具体例にお
いては、外部端子として、集積回路の内部信号モニタ用
の専用外部端子を特別に設ける必要があるという問題が
ある。
封止された後の半導体装置に関しては、評価および検査
できないという問題点があり、また、第２の具体例にお
いては、外部端子として、集積回路の内部信号モニタ用
の専用外部端子を特別に設ける必要があるという問題が
ある。
課題を解決するための手段
本発明は、ソース電極および基板電極を第１の外部端子
に接続し、ドレイン電極とゲート電極を接続した第１の
Ｐ型ＭＯ３トランジスタと、ゲート電極を回路動作用電
源に接続し、基板電極およびソース電極を前記第１のＰ
型ＭＯＳトランジスタのドレイン電極に接続した第２の
Ｐ型ＭＯＳトランジスタと、基板電極およびソース電極
を接地し、ゲート電極を前記回路動作用電源に接続し、
ドレイン電極を前記第２のＰ型ＭＯＳトランジスタのド
レイン電極に接続した第１のＮ型ＭＯＳトランジスタと
、基板電極およびソース電極を前記第１の外部端子に接
続し、ゲート電極を前記第１のＮ型ＭＯＳトランジスタ
のドレイン電極を入力とする第１の論理回路の出力に接
続した第３のＰ型ＭＯＳトランジスタと、基板電極およ
びソース電極を接地し、ゲート電極を前記第１の論理回
路の出力に接続し、ドレイン電極を前記第３のＰ型ＭＯ
Ｓトランジスタのドレイン電極に接続した第２のＮ型Ｍ
ＯＳ）ランジスタと、基板電極を接地し、ドレイン電極
を第２の外部端子に接続した第３のＮ型ＭＯＳトランジ
スタとを備えた構成である。
に接続し、ドレイン電極とゲート電極を接続した第１の
Ｐ型ＭＯ３トランジスタと、ゲート電極を回路動作用電
源に接続し、基板電極およびソース電極を前記第１のＰ
型ＭＯＳトランジスタのドレイン電極に接続した第２の
Ｐ型ＭＯＳトランジスタと、基板電極およびソース電極
を接地し、ゲート電極を前記回路動作用電源に接続し、
ドレイン電極を前記第２のＰ型ＭＯＳトランジスタのド
レイン電極に接続した第１のＮ型ＭＯＳトランジスタと
、基板電極およびソース電極を前記第１の外部端子に接
続し、ゲート電極を前記第１のＮ型ＭＯＳトランジスタ
のドレイン電極を入力とする第１の論理回路の出力に接
続した第３のＰ型ＭＯＳトランジスタと、基板電極およ
びソース電極を接地し、ゲート電極を前記第１の論理回
路の出力に接続し、ドレイン電極を前記第３のＰ型ＭＯ
Ｓトランジスタのドレイン電極に接続した第２のＮ型Ｍ
ＯＳ）ランジスタと、基板電極を接地し、ドレイン電極
を第２の外部端子に接続した第３のＮ型ＭＯＳトランジ
スタとを備えた構成である。
作用
本発明にかかるテスト用回路によると、第１の外部端子
の入力電圧レベル範囲が接地電位から回路動作用電源電
圧までの通常動作状態の場合においては、端子リーク電
流経路のない第１および第２の外部端子を実現し、また
一方、第１の外部端子の入力電圧レベルを回路動作用電
源電圧以上にしたテスト動作状態の場合においては、第
２の外部端子を介して半導体集積回路内部の信号波形の
モニタや電圧測定、さらに外部装置から半導体集積回路
内部への信号波形の直接入力等が可能になる。
の入力電圧レベル範囲が接地電位から回路動作用電源電
圧までの通常動作状態の場合においては、端子リーク電
流経路のない第１および第２の外部端子を実現し、また
一方、第１の外部端子の入力電圧レベルを回路動作用電
源電圧以上にしたテスト動作状態の場合においては、第
２の外部端子を介して半導体集積回路内部の信号波形の
モニタや電圧測定、さらに外部装置から半導体集積回路
内部への信号波形の直接入力等が可能になる。
したがって、本発明にかかるテスト回路を用いることに
より、集積回路の内部信号モニタ用の専用外部端子が必
要なくなり、パッケージに封止した後であっても、通常
動作状態においては入力端子または出力端子として機能
する外部端子を介して集積回路内部の信号をモニタする
ことや回路内部の信号を外部から直接制御することが可
能となる。
より、集積回路の内部信号モニタ用の専用外部端子が必
要なくなり、パッケージに封止した後であっても、通常
動作状態においては入力端子または出力端子として機能
する外部端子を介して集積回路内部の信号をモニタする
ことや回路内部の信号を外部から直接制御することが可
能となる。
実施例
以下、本発明を実施例により、図面を参照しながら説明
する。
する。
第１図は本発明におけるテスト回路の回路構成図を示す
ものであり、ソース電極および基板電極を外部端子Ｉ旧
に接続し、ドレイン電極とゲート電極とを接続したＰ型
ＭＯＳトランジスタＱと、ゲート電極を回路動作用電源
ＶＤＩに接続し、基板電極およびソース電極をトランジ
スタＱ１のドレイン電極に接続したＰ型ＭＯＳ）ランジ
スタＱ２と、基板電極およびソース電極を接地し、ゲー
ト電極を回路動作用電源Ｖ旧に接続し、ドレイン電極を
Ｐ型ＭＯＳトランジスタＱ２のドレイン電極に接続した
Ｎ型ＭＯ３）ランジスタＱ３と、このＮ型ＭＯＳ）ラン
ジスタＱ３のドレイン電極を入力とするＰ型ＭＯ３ｔ−
ランジスタＱ４とＮ型ＭＯＳトランジスタＱ５とで構成
されるインバータ回路と、基板電極とソース電極を外部
端子ＩＮに接続し、ゲート電極を前記インバータ回路の
出力端に接続したＰ型ＭＯＳトランジスタＱ６と基板電
極とソース電極を接地し、ゲート電極を前記インバータ
回路の出力端に接続し、ドレイン電極をトランジスタＱ
６のドレイン電極に接続したＮ型ＭＯＳトランジスタＱ
７と、基板電極を接地し、ドレイン電極を外部端子ＩＮ
２に接続し、ゲート電極をトランジスタＱ７のドレイン
電極に接続し、ソース電極を内部信号１に接続したＮ型
ＭＯＳトランジスタＱＢとで構成されている。
ものであり、ソース電極および基板電極を外部端子Ｉ旧
に接続し、ドレイン電極とゲート電極とを接続したＰ型
ＭＯＳトランジスタＱと、ゲート電極を回路動作用電源
ＶＤＩに接続し、基板電極およびソース電極をトランジ
スタＱ１のドレイン電極に接続したＰ型ＭＯＳ）ランジ
スタＱ２と、基板電極およびソース電極を接地し、ゲー
ト電極を回路動作用電源Ｖ旧に接続し、ドレイン電極を
Ｐ型ＭＯＳトランジスタＱ２のドレイン電極に接続した
Ｎ型ＭＯ３）ランジスタＱ３と、このＮ型ＭＯＳ）ラン
ジスタＱ３のドレイン電極を入力とするＰ型ＭＯ３ｔ−
ランジスタＱ４とＮ型ＭＯＳトランジスタＱ５とで構成
されるインバータ回路と、基板電極とソース電極を外部
端子ＩＮに接続し、ゲート電極を前記インバータ回路の
出力端に接続したＰ型ＭＯＳトランジスタＱ６と基板電
極とソース電極を接地し、ゲート電極を前記インバータ
回路の出力端に接続し、ドレイン電極をトランジスタＱ
６のドレイン電極に接続したＮ型ＭＯＳトランジスタＱ
７と、基板電極を接地し、ドレイン電極を外部端子ＩＮ
２に接続し、ゲート電極をトランジスタＱ７のドレイン
電極に接続し、ソース電極を内部信号１に接続したＮ型
ＭＯＳトランジスタＱＢとで構成されている。
上記のように構成されたテスト回路において、外部端子
Ｉ旧の入力電圧レベルＶ、旧が、接地電位（Ｏｖ）から
回路動作用電源電圧Ｖｏ＋（５ｖ ）までの範囲である
通常動作状態の場合、Ｐ型ＭＯＳトランジスタＱ１のド
レイン電圧Ｖ＾は、トランジスタＱ１のしきい値電圧を
ＶＴＰ（＜ＯＶ）とすれば、ＶＡ ＝ＶＩＮＩ Ｉ
ＶＴＰ ｌとなる。コノとき、Ｐ型ＭＯＳトランジスタ
Ｑ２のゲート電圧（＝Ｖｏ＋）は、ソース電圧ＶＡより
も高＜、トランジスタＱ２はオフ状態である。したがっ
て、インバータ回路の人力は、Ｎ型ＭＯＳトランジスタ
Ｑ３を介して接地レベルになり、インバータ回路は、回
路動作用電源電圧ＶＤＩを出力する。このとき、Ｐ型Ｍ
ＯＳトランジスタＱ６において、ゲート電圧（＝Ｖｏ＋
）がソース電圧よりも常に高電位であるので、トランジ
スタＱ６も、オフ状態のままである。したがって外部端
子！旧の入力電圧レベルが、接地レベルから電源電圧ま
での通常動作状態においては、Ｐ型ＭＯＳ）ランジスタ
Ｑ２ならびに同Ｑ６がオフ状態となるので、外部端子■
旧からテスト回路を介して流出入する電流経路はない。
Ｉ旧の入力電圧レベルＶ、旧が、接地電位（Ｏｖ）から
回路動作用電源電圧Ｖｏ＋（５ｖ ）までの範囲である
通常動作状態の場合、Ｐ型ＭＯＳトランジスタＱ１のド
レイン電圧Ｖ＾は、トランジスタＱ１のしきい値電圧を
ＶＴＰ（＜ＯＶ）とすれば、ＶＡ ＝ＶＩＮＩ Ｉ
ＶＴＰ ｌとなる。コノとき、Ｐ型ＭＯＳトランジスタ
Ｑ２のゲート電圧（＝Ｖｏ＋）は、ソース電圧ＶＡより
も高＜、トランジスタＱ２はオフ状態である。したがっ
て、インバータ回路の人力は、Ｎ型ＭＯＳトランジスタ
Ｑ３を介して接地レベルになり、インバータ回路は、回
路動作用電源電圧ＶＤＩを出力する。このとき、Ｐ型Ｍ
ＯＳトランジスタＱ６において、ゲート電圧（＝Ｖｏ＋
）がソース電圧よりも常に高電位であるので、トランジ
スタＱ６も、オフ状態のままである。したがって外部端
子！旧の入力電圧レベルが、接地レベルから電源電圧ま
での通常動作状態においては、Ｐ型ＭＯＳ）ランジスタ
Ｑ２ならびに同Ｑ６がオフ状態となるので、外部端子■
旧からテスト回路を介して流出入する電流経路はない。
また、Ｎ型ＭＯＳトランジスタＱ７を介してＮ型ＭＯＳ
トランジスタＱ８のゲート電圧は接地レベルとなり、ト
ランジスタＱ８はオフ状態である。したがって外部端子
ＩＮ２と内部信号１は、分離され、外部端子ＩＮ２から
テスト回路を介して流出入する電流経路はない。
トランジスタＱ８のゲート電圧は接地レベルとなり、ト
ランジスタＱ８はオフ状態である。したがって外部端子
ＩＮ２と内部信号１は、分離され、外部端子ＩＮ２から
テスト回路を介して流出入する電流経路はない。
つぎに、外部端子Ｉ旧への印加電圧ｖ■旧を回路動作用
電源電圧Ｖ旧からさらに高くしていった場合、Ｐ型Ｍｏ
ＳトランジスタＱ２のソース電圧ＶＡがＶＡ−Ｖｏ＋
＋ｌ ＶＴＰ ｌとなったとき、同トランジスタＱ２は
、オン状態になり、電流が流れはじめる。Ｎ型トランジ
スタＱ３のドレイン電圧は、トランジスタＱ２を流れる
電流とトランジスタＱ３の等価抵抗で決定され、外部端
子電圧ＶＩＮ＋を高くしてトランジスタＱ２を流れる電
流を増していけば、ある一定の外部端子電圧を超えると
インバータ回路が反転し、接地レベル出力となる。
電源電圧Ｖ旧からさらに高くしていった場合、Ｐ型Ｍｏ
ＳトランジスタＱ２のソース電圧ＶＡがＶＡ−Ｖｏ＋
＋ｌ ＶＴＰ ｌとなったとき、同トランジスタＱ２は
、オン状態になり、電流が流れはじめる。Ｎ型トランジ
スタＱ３のドレイン電圧は、トランジスタＱ２を流れる
電流とトランジスタＱ３の等価抵抗で決定され、外部端
子電圧ＶＩＮ＋を高くしてトランジスタＱ２を流れる電
流を増していけば、ある一定の外部端子電圧を超えると
インバータ回路が反転し、接地レベル出力となる。
このとき、Ｎ型ＭＯＳトランジスタＱ７はオフ状態とな
り、Ｎ型ＭＯ３）ランジスタＱ８のゲート電圧は、Ｐ型
ＭＯＳトランジスタＱ６を介して外部端子電圧ＶＩＮ＋
と等しくなり、外部端子ＩＮ２と内部信号端子１はＮ
型ＭＯＳ）ランジスタＱ８を介して接続される。したが
って内部信号端子１の波形観訓や電位測定あるいは内部
信号端子１に外部装置から直接入力することも外部端子
ＩＮ２を通じて可能となる。
り、Ｎ型ＭＯ３）ランジスタＱ８のゲート電圧は、Ｐ型
ＭＯＳトランジスタＱ６を介して外部端子電圧ＶＩＮ＋
と等しくなり、外部端子ＩＮ２と内部信号端子１はＮ
型ＭＯＳ）ランジスタＱ８を介して接続される。したが
って内部信号端子１の波形観訓や電位測定あるいは内部
信号端子１に外部装置から直接入力することも外部端子
ＩＮ２を通じて可能となる。
発明の詳細
な説明したように、本発明にかかるテスト回路によれば
、外部端子ＩＮ＋の入力電圧レベル範囲が、接地電位か
ら回路動作用電源電圧までの通常動作時においては、外
部端子■旧およびＩＮ２から本テスト回路を介して端子
リーク電流が流れる電流経路ができないので外部端子■
旧およびＩＮ２を通常動作制御用の入力用端子または出
力用端子として用いることができる。
、外部端子ＩＮ＋の入力電圧レベル範囲が、接地電位か
ら回路動作用電源電圧までの通常動作時においては、外
部端子■旧およびＩＮ２から本テスト回路を介して端子
リーク電流が流れる電流経路ができないので外部端子■
旧およびＩＮ２を通常動作制御用の入力用端子または出
力用端子として用いることができる。
また一方、外部端子ＩＮ＋の入力電圧レベルを回路動作
用電源電圧以上にするテスト動作時においては、外部端
子ＩＮ２を介して集積回路内部の信号波形のモニタや電
圧測定、さらに外部装置からの信号入力等を可能にする
ことができ、半導体装置の効果的な評価や検査工程の効
率化等を図ることができる。
用電源電圧以上にするテスト動作時においては、外部端
子ＩＮ２を介して集積回路内部の信号波形のモニタや電
圧測定、さらに外部装置からの信号入力等を可能にする
ことができ、半導体装置の効果的な評価や検査工程の効
率化等を図ることができる。
したがって、本発明にかかるテスト回路を用いることに
より、集積回路の内部信号モニタ用の専用の余分な外部
端子は必要なく、通常動作状態において入力用端子また
は出力用端子として機能する外部端子を介して集積回路
内部の信号をモニタすることや回路内部の信号を外部か
ら直接制御することが可能となる。
より、集積回路の内部信号モニタ用の専用の余分な外部
端子は必要なく、通常動作状態において入力用端子また
は出力用端子として機能する外部端子を介して集積回路
内部の信号をモニタすることや回路内部の信号を外部か
ら直接制御することが可能となる。
第１図は本発明にかかるテスト回路の一実施例を示す図
である。 ■旧、ＩＮ２・・・・・・外部端子、Ｑｒ 、 Ｑ２
、 Ｑ４Ｑ６・・・・・・Ｐ型ＭＯＳトランジスタ、Ｑ
３ 、 ＱｓＱ７ 、Ｑｓ・・・・・・Ｎ型ＭＯ３）ラ
ンジスタ、ＶＤ＋・・・・・・回路動作用電源、１・・
・・・・内部信号端子。 代理人の氏名 弁理士 粟野重孝 ほか１８第 図
である。 ■旧、ＩＮ２・・・・・・外部端子、Ｑｒ 、 Ｑ２
、 Ｑ４Ｑ６・・・・・・Ｐ型ＭＯＳトランジスタ、Ｑ
３ 、 ＱｓＱ７ 、Ｑｓ・・・・・・Ｎ型ＭＯ３）ラ
ンジスタ、ＶＤ＋・・・・・・回路動作用電源、１・・
・・・・内部信号端子。 代理人の氏名 弁理士 粟野重孝 ほか１８第 図
Claims (1)
- ソース電極および基板電極を第１の外部端子に接続し、
ドレイン電極とゲート電極を接続した第１のＰ型ＭＯＳ
トランジスタと、ゲート電極を前記回路動作用電源に接
続し、基板電極およびソース電極を前記第１のＰ型ＭＯ
Ｓトランジスタのドレイン電極に接続した第２のＰ型Ｍ
ＯＳトランジスタと、基板電極およびソース電極を接地
し、ゲート電極を回路動作用電源に接続し、ドレイン電
極を前記第２のＰ型ＭＯＳトランジスタのドレイン電極
に接続した第１のＮ型ＭＯＳトランジスタと、基板電極
およびソース電極を前記第１の外部端子に接続し、ゲー
ト電極を前記第１のＮ型ＭＯＳトランジスタのドレイン
電極を入力とする第１の論理回路の出力に接続した第３
のＰ型ＭＯＳトランジスタと、基板電極およびソース電
極を接地し、ゲート電極を前記第１の論理回路の出力に
接続し、ドレイン電極を前記第３のＰ型ＭＯＳトランジ
スタのドレイン電極に接続した第２のＮ型ＭＯＳトラン
ジスタと、基板電極を接地し、ドレイン電極を第２の外
部端子に接続した第３のＮ型ＭＯＳトランジスタとを備
えて構成されたことを特徴とする信号試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257558A JPH0770572B2 (ja) | 1988-10-13 | 1988-10-13 | 信号試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257558A JPH0770572B2 (ja) | 1988-10-13 | 1988-10-13 | 信号試験回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02103945A true JPH02103945A (ja) | 1990-04-17 |
| JPH0770572B2 JPH0770572B2 (ja) | 1995-07-31 |
Family
ID=17307951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63257558A Expired - Fee Related JPH0770572B2 (ja) | 1988-10-13 | 1988-10-13 | 信号試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770572B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5287055A (en) * | 1990-01-09 | 1994-02-15 | Siemens Automotive S.A. | Circuit for measuring current in a power MOS transistor |
| CN111615635A (zh) * | 2018-01-17 | 2020-09-01 | 罗伯特·博世有限公司 | 用于测试asic的主要内部信号的电路 |
-
1988
- 1988-10-13 JP JP63257558A patent/JPH0770572B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5287055A (en) * | 1990-01-09 | 1994-02-15 | Siemens Automotive S.A. | Circuit for measuring current in a power MOS transistor |
| CN111615635A (zh) * | 2018-01-17 | 2020-09-01 | 罗伯特·博世有限公司 | 用于测试asic的主要内部信号的电路 |
| CN111615635B (zh) * | 2018-01-17 | 2023-11-28 | 罗伯特·博世有限公司 | 用于测试asic的主要内部信号的电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770572B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7519486B2 (en) | Method and apparatus to test the power-on-reset trip point of an integrated circuit | |
| JPH0351307B2 (ja) | ||
| KR100529615B1 (ko) | 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 | |
| KR940004408B1 (ko) | 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 | |
| JPS59182535A (ja) | オンチップトランジスタしきい値電圧モニタおよびその使用方法 | |
| JPH02103945A (ja) | 信号試験回路 | |
| US5570036A (en) | CMOS buffer circuit having power-down feature | |
| JP2968642B2 (ja) | 集積回路装置 | |
| JPS6352491B2 (ja) | ||
| JP2853945B2 (ja) | 半導体集積回路装置 | |
| JP4034242B2 (ja) | オープン検査回路を備えた半導体装置及び該検査回路を用いたオープン検査方法 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JP3052497B2 (ja) | Ｃｍｏｓ集積回路の試験方法 | |
| JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
| JPS59200456A (ja) | 半導体集積回路装置 | |
| JP2000046897A (ja) | Ｃｍｏｓ集積回路の試験装置及び試験方法 | |
| JP2894090B2 (ja) | 半導体装置 | |
| JPH02140947A (ja) | 半導体装置 | |
| JPH0582652A (ja) | 半導体集積回路装置 | |
| JPH0254546A (ja) | 半導体集積回路 | |
| JPS62278473A (ja) | 半導体電子回路 | |
| JPH08254563A (ja) | 入力ピンのオープンエラー検出回路 | |
| JPS63223577A (ja) | 半導体集積回路 | |
| JPS59202644A (ja) | 半導体装置 | |
| JPH02157677A (ja) | セルフテストモードを有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |