JPH0769812B2

JPH0769812B2 - データ処理装置

Info

Publication number: JPH0769812B2
Application number: JP62333719A
Authority: JP
Inventors: 俊春大島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-12-29
Filing date: 1987-12-29
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: EP0323140B1; JPH01175634A; EP0323140A2; KR890010695A; US4992932A; KR930000097B1; EP0323140A3; DE3855605T2; DE3855605D1

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術発明が解決しようとする問題点問題点を解決するための手段作用実施例本発明の一実施例（第１、２図）発明の効果〔概要〕命令先取り方式が用いられたデータ処理装置に関し、ハードウェアの規模増大を招くことなく、連続した条件
分岐命令にも柔軟に対応することができるデータ処理装
置を提供することを目的とし、予め記憶部からフェッチされた複数の命令を先取りして
おくバッファを備え、該バッファ内の命令を順次取り出
してデコードした結果に従って各種の演算処理を実行す
るデータ処理装置において、前記バッファは、一つの共
通領域と、二つの切換領域とを含み、通常は、一方の切
換領域と共通領域とを連結して記憶部からの命令を先取
りし、また、所定の条件分岐命令が検出されたときに
は、他方の切換領域に記憶部から取り出された分岐先命
令を先取りし、分岐が成立すると、他方の切換領域と共
通領域とを連結するとともに、一方の切換領域及び共通
領域内に先取りされた命令を無効にするように構成して
いる。

〔産業上の利用分野〕

本発明は、データ処理装置に関し、特に命令先取り方式
が用いられたデータ処理装置に関する。

近年、処理速度の高速化要求に伴って、例えば、複数の
処理を並行して行ういわゆるパイプライン処理などを採
用してマイクロプロセッサなどのデータ処理装置の処理
速度はますます高速化する傾向にある。このため、１処
理毎に逐次外部メモリから命令をフェッチしていたので
は間に合わなくなってきている。

そこで、予め連続した複数の命令を外部メモリから読み
出してこれを内部の先取り命令バッファにストアしてお
き、このバッファからそのときの処理に必要な命令をフ
ェッチすることにより、命令処理の停滞を回避して処理
速度の高速化を意図したいわゆる「命令先取り」が行わ
れる。

ところで、データ処理装置の処理は、通常、アドレス順
に連続した命令を逐次実行するが、この他にも、例えば
与えられた所定の条件の成立、非成立を判定し、その判
定結果によって別のアドレスの命令を実行するいわゆる
条件分岐処理が行われる。このような条件分岐処理では
条件判定の結果によってはバッファ内に先取りされた命
令に実行すべき命令が存在しない場合がある。したがっ
て、この場合、外部メモリからあらためて必要な命令を
フェッチしなければならないので、このフェッチの間、
処理の停滞が発生して高速化の妨げになる。

〔従来の技術〕

このような条件分岐処理実行時における従来からの方法
としては、例えば、次の（Ｉ）〜（III）に示すものが
ある。すなわち、（Ｉ）条件分岐命令の条件判定の結果、条件が非分岐な
らば、そのまま次位の命令を処理し、また、条件が成立
して分岐ならば、先取り命令バッファをクリアし、分岐
先命令を外部メモリから読出して命令バッファに先取り
する、（II）同一容量の第１の先取り命令バッファと第２の先
取り命令バッファとを備え、通常は何れか一方（例えば
第１の）を使用し、条件分岐命令が検出されると分岐先
の命令を外部メモリから読み出してこれを他方の第２の
先取り命令バッファにストアし、条件判定の結果が分岐
の場合は第２の先取り命令バッファを選択して第１の先
取り命令バッファをクリアし、条件判定の結果が非分岐
の場合はこの逆を行う、（III）さらに、前（II）の二つのバッファのうち一つ
を分岐先命令の先取り専用とし、この容量を必要最小限
にしてハードウェア規模の増大を抑えたものなどがあ
る。

〔発明が解決しようとする問題点〕

（Ｉ）の場合、条件判定の結果が分岐であれば、バッフ
ァをクリアした後、あらためて外部メモリからの分岐先
命令の読み出しを必要とし、処理の停滞が避けられな
い。また、（II）の場合、処理の停滞は避けられるもの
の、同一容量のバッファを二つ備えるため、ハードウェ
ア規模が増大するといった問題点がある。

一方、（III）の場合には、処理の停滞を避けられると
ともに、専用のバッファ容量が分岐先の命令に必要な最
小なものでよいから、ハードウェア規模の面でも優れて
いる。しかしながら、この（III）では、条件分岐命令
が連続した場合、第１の条件分岐命令が分岐成立し、専
用バッファ中に第２の条件分岐命令及びその後続命令が
あるような例を考えると柔軟に対処できない。第２の条
件分岐が非成立の場合を考えると後続命令をクリアする
ことはできず、そうすると専用バッファが空かないため
第２の分岐先命令を取込めないことになるからである。
従って、専用バッファから通常用のバッファに内容を転
送するといった処理が必要となり、処理の停滞が発生す
るといった問題がある。

そこで本発明は、ハードウェアの規模増大を招くことな
く、連続した条件分岐命令にも柔軟に対応することがで
きるデータ処理装置を提供することを目的としている。

〔問題点を解決するための手段〕

本発明では、上記目的を達成するために、予め記憶部か
ら複数の命令を先取りしておくバッファを備え、該バッ
ファ内の命令を順次取り出してデコードした結果に従っ
て各種の演算処理を実行するデータ処理装置において、
前記バッファは、一つの共通領域と、二つの切換領域と
を含み、通常は、一方の切換領域と共通領域とを連結し
て記憶部からの命令を先取りし、また、所定の条件分岐
命令が検出されたときには、他方の切換領域に記憶部か
ら取り出された分岐先命令を先取りし、分岐が成立する
と、他方の切換領域と共通領域とを連結するとともに、
一方の切換領域及び共通領域内に先取りされた命令を無
効にするように構成している。

〔作用〕

本発明では、通常の連続命令を実行中、バッファは、二
つの切換領域の何れか一方と共通領域とを連結し、この
連結された二つの領域内に記憶部からの命令を先取りし
ている。

一方、条件分岐命令（例えばBcc命令）が検出される
と、共通領域と連結していない他方の切換領域に記憶部
から取り出された分岐先命令が先取りされる。

そして、分岐成立の場合、他方の切換領域と共通領域と
を連結するとともに、連結の解かれた一方の切換領域及
び共通領域内に先取りされていた命令を無効にする。

したがって、条件分岐命令の検出に伴って分岐先命令が
先取りされるので、分岐が成立したときは、速やかに分
岐先命令を処理することができ、処理の停滞が回避され
る。さらに、連結の解かれた一方の切換領域内に先取り
されていた先取り命令が無効となるので、この一方の切
換領域を新たな分岐先命令取込み用として確保すること
ができる。このため、条件分岐命令が連続した場合で
も、これに柔軟性よく対応することができる。

また、切換領域の容量は処理の停滞を招かない程度の適
当な分岐先命令数に合わせた大きさに設定すればよく、
バッファ容量の増大を抑えることができ、ハードウェア
の規模増大を招くことはない。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第１図は本発明に係るマイクロプロセッサの一実施例を
示すその要部の構成図である。

まず、構成を説明する。マイクロプロセッサ１は、メモ
リインターフェース部２と、命令先取りバッファ部３
と、書き込みポインタ部４と、読み出しポインタ部５
と、命令デコーダ部６と、実行部７と、命令先取り制御
部８と、アドレスカウンタ部９と、を含んで構成されて
いる。

メモリインターフェース部２は、各命令をアドレス順に
格納した外部メモリなどの記憶部Ｍに接続されており、
後述の命令先取り制御部８からの命令フェッチ制御信号
S₁が入力されると、後述するアドレスカウンタ部９のア
ドレスカウンタ値Acを参照し、このカウンタ値が示すア
ドレスに格納された記憶部Ｍ内の命令をフェッチしてデ
ータバスに乗せる。

命令先取りバッファ部３は、ワード単位の多数の格納エ
リア（本例では６つのエリア）IBφ〜IB5を有し、これ
らのエリアはグルーピングされて三つの領域に分けられ
ている。すなわち、IBφとIB1で切換領域（Ａ）を、IB4
とIB5で切換領域（Ｂ）を、さらに、IB2とIB3で共通領
域（Ｃ）を形成している。

これらの各領域に分けられたエリアIBφ〜IB5は、後述
の書き込みポインタ部４や読み出しポインタ部５の各ポ
インタ値Wp、Rpの最上位ビットによって切換領域（Ａ）
あるいは切換領域（Ｂ）と共通領域（Ｃ）が連結され、
連結された領域内のエリアに命令が先取りされる。ま
た、後述の命令デコーダ部６において条件分岐命令（例
えばBcc命令、以下、単にBcc命令という）が検出された
場合は、Bcc命令で示された分岐先アドレスAsに従って
分岐先命令が記憶部Ｍからフェッチされ、この分岐先命
令を含む複数の命令が、連結されていない側の切換領域
（Ａ）あるいは切換領域（Ｂ）に先取りされる。

書き込みポインタ部４は、複数ビット（本実施例では３
ビットを使用し、以下、このビット数で説明する）のカ
ウンタからなる書き込みポインタ10と、書き込みポイン
タ10の下位ビット（本実施例では下位の２ビットを使用
し、以下このビット数で説明する）に対応するビット数
をもつビット退避レジスタ11と、書き込みポインタ10の
最上位ビットを必要に応じて反転するインバータ12と、
を含んで構成され、書き込みポインタ10は命令先取り制御部８からの制御信
号S₂に従って下位２ビットの値を“0"から“11"、再び
“00"へとサイクリックに順次ラップアラウンドしてい
く。また、書き込みポインタ10の最上位ビットは上述の
命令先取りバッファ部３の切換領域（Ａ）、（Ｂ）を切
り換えるために用いられ、この最上位ビットが“0"のと
き、切換領域（Ａ）と共通領域（Ｃ）が連結され、これ
ら連結された領域内の格納エリアIBφ〜IB3を下位２ビ
ットの値に従って順次指定していき、記憶部Ｍから取り
出された命令を切換領域（Ａ）および共通領域（Ｃ）内
に先取りさせる。あるいは、最上位ビットが“1"のとき
は、切換領域（Ｂ）と共通領域（Ｃ）が連結され、格納
エリアIB2〜IB5を順次指定していき、記憶部Ｍから取り
出された命令を切換領域（Ｂ）および共通領域（Ｃ）内
に先取りさせる。

なお、次表１は書き込みポインタ10のポインタ値Wpと格
納エリアIBφ〜IB5の関係を示したものである。また、
次表１は後述の読み出しポインタ13のポインタ値Rpにも
適用される。

また、後述の命令デコーダ部６でBcc命令が検出された
ときは、書き込みポインタ10の下位２ビットを退避レジ
スタ11に退避させ、書き込みポインタ10の下位２ビット
に“0"を書き込んでクリアするとともに、最上位ビット
を反転する。例えば反転前の最上位ビットが“0"なら
ば、切換領域（Ａ）および共通領域（Ｃ）内の何れかの
エリアを指定しているが、最上位ビットの反転（例え
ば、０→１）および下位２ビットのクリアに伴って非連
結側の切換領域（Ｂ）の格納エリアIB4がまず指定さ
れ、下位２ビットを＋１インクリメントすると次のIB5
が指定される。したがって、Bcc命令が検出された場
合、分岐先命令を２ワード分例えばIB4、IB5に先取りし
ておくことができる。なお、最上位ビットが“0"の場合
には二つの分岐先命令はIBφおよびIB1に先取りされ
る。

読み出しポインタ部５は、上述の書き込みポインタ部４
とほぼ同様の構成であり、異なっている点は退避レジス
タ11を有していない点である。すなわち、読み出しポイ
ンタ部５は３ビット構成のカウンタからなる読み出しポ
インタ13と、読み出しポインタ13の最上位ビットを必要
に応じて反転するインバータ14と、を含んで構成され、
読み出しポインタ13のポインタ値Rpで命令先取りバッフ
ァ部３の読み出しエリアを指定する。ポインタ値Rpは命
令先取り制御部８からの制御信号S₃に従って下位２ビッ
トがラップアラウンドされ、また、最上位ビットは必要
に応じて反転される。

命令デコーダ部６は、読み出しポインタ部５の読み出し
ポインタ13で指定された命令先取りバッファ部３のエリ
アから命令を読み出してデコードし、デコード結果を実
行部７に通知する。あるいは、命令先取りバッファ部３
から読み出された命令がBcc命令の場合には、実行部７
に分岐条件の判定処理を促す指令を出力するとともに、
命令先取り制御部８に対して分岐命令であることを示す
分岐命令検出信号S₄を出力する。

実行部７は命令デコーダ部６からの通知に従って必要な
各種処理を実行するとともに、分岐条件の判定処理を促
す指令が入力されると、分岐条件の成立、非成立の判定
を行い判定結果を示す判定信号S₅を命令先取り制御部８
に出力する。

命令先取り制御部８は通常、書き込みポインタ10と読み
出しポインタ13の各ポインタ値Wp、Rpの差から空きエリ
アの有無をモニタし、空きエリアがあるときには、命令
フェッチ制御信号S₁や制御信号S₆を出力して空きエリア
に記憶部Ｍからの命令を先取りさせる。

また、命令デコーダ部６から分岐命令検出信号S₄が入力
されたときには、書き込みポインタ部４を制御して、命
令先取りバッファ部３の書き込み領域を共通領域（Ｃ）
に連結されていない切換領域（Ａ）あるいは（Ｂ）側に
切り換え、切り換えられた領域内に分岐先命令を例えば
２ワード分先取りさせておく。なお、実行部７からの判
定信号S₅、すなわち、条件判定の結果が入力されるまで
は、読み出しポインタ13のポインタ値Rpをそのまま保持
させ、命令先取りバッファ部３の連結された領域を読み
出し側に指定している。したがって、判定信号S₅が入力
されるまでは、命令先取りバッファ部３から分岐先命令
が読み出されることはない。

そして、判定信号S₅が入力され、このS₅が条件分岐の成
立を示している場合、制御信号S₃を出力して読み出しポ
インタ13の最上位ビットの反転および下位２ビットのク
リアを行い、分岐先命令の先取りされている切換領域
（Ａ）あるいは切換領域（Ｂ）を読み出し側に指定す
る。したがって、条件分岐命令の成立時には、分岐先命
令が命令デコーダ部６に取り込まれ、処理の分岐が行わ
れる。

アドレスカウンタ部９はアドレスレジスタ15と、アドレ
ス退避レジスタ16と、を含んで構成され、アドレスレジ
スタ15のレジスタ値はアドレスカウンタ値Acとして出力
される。また、アドレスレジスタ15は命令先取り制御部
８からの制御信号S₆に従ってレジスタ値を更新するとと
もに、実行部７からの分岐先アドレス信号Asが入力され
ると、このアドレス信号の示すアドレス値にレジスタ値
を更新する。なお、更新前のレジスタ値はアドレス退避
レジスタ16に退避されており、分岐条件が非成立の場合
に退避されたレジスタ値をアドレスレジスタ15に戻すよ
うになっている。

次に、作用を説明する。

まず、第２図を参照しながら、本発明の概念的な作用に
ついて説明する。命令の先取りは、通常の連続命令処理
に使用されるものと、分岐命令（条件分岐命および無条
件分岐命令）に使用されるものとに分けられる。

通常の連続処理の命令は、例えば、状態１で示すような
連結関係の切換領域（Ａ）と共通領域（Ｃ）に先取りさ
れ、また、連続処理中に分岐命令が検出されると、連結
関係にない切換領域（Ｂ）に分岐先命令が先取りされ
る。あるいは、状態２で示すような連結関係の場合に
は、上記切換領域（Ａ）と切換領域（Ｂ）が入れ代えら
れる。

そして、検出された分岐命令が条件分岐命令の場合に
は、条件の成立、非成立が判定され、非成立のときに
は、状態１および状態２の連結関係を保って連続命令を
続行する。一方、条件成立の場合には、連結関係を入れ
代え、新たに連結関係となった側、すなわち、先に分岐
先命令が先取りされた切換領域（Ａ）あるいは切換領域
（Ｂ）と共通領域（Ｃ）が連結関係となって新たに分岐
先命令を連続命令として処理する。このことは、条件成
立の場合状態１および状態２が入れ代わることを示して
いる。その結果、状態の入れ代わりにより、連結の解か
れた切換領域（Ａ）あるいは切換領域（Ｂ）は、分岐先
命令先取り用として新たに確保されるので、仮に、分岐
命令が連続した場合でも、これに柔軟性よく対応するこ
とができる。さらに、切換領域（Ａ）および切換領域
（Ｂ）の容量は、処理の停滞を生じさせない程度の少な
い分岐先命令（例えば２ワード）を取り込める容量でよ
いので、命令先取りバッファ部３全体の容量を増大させ
ることがない。

次に本実施例の動作を説明する。

まず、通常の分岐を伴わない命令を処理しているときの
命令の先取り動作について述べる。なお、現在の命令先
取りバッファ部３は切換領域（Ａ）と共通領域（Ｃ）が
連結関係にあるものとし、また、IBφのみに命令が先取
りされているものとする。したがって、現在の書き込み
ポインタ10のポインタ値WpはWp＝001であり、また、読
み出しポインタ13のポインタ値Rpは、IBφ内の命令がま
だ読み出されていなければ、Rp＝000を示している。

このような状態のとき、命令デコーダ部６はRpに示され
たIBφの命令を読み出し、この命令をデコードする。そ
の結果、この命令が通常の分岐を伴わない命令であれ
ば、実行部７は命令のデコード結果に従って所定の処理
を実行する。そして、この間、命令先取り制御部８はWp
とRpの差から命令先取りバッファ部３に空きエリア（こ
のとき、IB1〜IB3までが空きエリア）のあることを知
り、この空きエリア内に命令を先取りすべくアドレスレ
ジスタ15にアドレス制御信号S₆を出力してアドレスカウ
ンタ値Acを＋１だけ更新するとともに、命令フェッチ制
御信号S₁を出力する。これにより、メモリインターフェ
ース部２はアドレスカウンタ値Acのアドレスで示された
命令を記憶部Ｍからフェッチし、データバスに乗せて命
令先取りバッファ部３に転送する。転送された命令は、
Wp＝001に従ってIB1に取り込まれ、命令の先取りが行わ
れる。IB1への命令先取りが完了すると、Wpのインクリ
メントおよびアドレスカウンタ値Acのカウントアップが
行われ、そして、上述の先取り動作を繰り返すことによ
り、命令先取りバッファ部３の連結された切換領域
（Ａ）と共通領域（Ｃ）内のIBφ〜IB3に複数の命令が
先取りされる。さらに、先取りされた命令が順次IBφか
らIB3へと命令デコーダ部６に読み出されていくと、読
み出しによって生じた空きエリア内に新たな命令が取り
込まれ、先取りされていく。

一方、命令デコーダ部６でBcc命令が検出されると、現
在のポインタ値Wpが退避レジスタ11に退避されるととも
に、アドレスカウンタ値Acがアドレス退避レジスタ16に
退避される。そして、アドレスカウンタ値Acは分岐先ア
ドレス信号Asで更新され、さらにWpは最上位ビットが反
転し、下位２ビットがクリアされて、非連結側の領域を
先取り用として指定する。したがって、分岐先命令は、
非連結側の切換領域（Ｂ）に先取りされる。このとき、
Bcc命令の条件判定結果がまだ出ていないので、Rpはそ
のままの値を保持し、読み出し側の領域は連結側に指定
されている。

Bcc命令の分岐条件非成立時アドレス退避レジスタ16に退避されていたレジスタ値に
よって分岐先アドレス信号Asが復帰し、さらに、Wpも退
避レジスタ11の値によって復帰する。したがって、以降
の先取りは連結側の切換領域（Ａ）と共通領域（Ｃ）に
対して行われる。すなわち、通常の連続命令処理の状態
に復帰する。

Bcc命令の分岐条件成立時 Rpの最上位ビットが反転され、読み出しの領域が分岐先
命令を先取りした側に切り換えられる。したがって、命
令デコーダ部６には分岐先の命令が読み出されることと
なり、その結果、処理の分岐が行われる。そして、引き
続く命令の先取りは、新たに連結関係となった切換領域
（Ｂ）および共通領域（Ｃ）に対して行われ、この領域
内に先取りされていた分岐前の命令は無効となる。ま
た、連結関係の解かれた切換領域（Ａ）は、以降の分岐
先命令先取り用として確保されるので、仮に、引き続い
てBcc命令が検出された場合でも、非連結側の切換領域
（Ａ）に分岐先命令が先取りされるから、連続したBcc
命令にも柔軟性よく対応することができる。また、切換
領域（Ａ）あるいは切換領域（Ｂ）の容量は、命令処理
に停滞を生じない程度の適当な数命令を先取りできるも
のであればよく、命令先取りバッファ部３全体の容量の
増大を抑えることができ、ハードウェアの規模増大を招
くことがない。

なお、BRA命令などの無条件分岐命令が命令デコーダ部
６で検出されたときは、分岐先アドレス信号Asをアドレ
スレジスタ15にロードしてアドレスカウンタ値Acを更新
し、さらに、WpおよびRpをクリアすることにより、連結
側の切換領域（Ａ）あるいは（Ｂ）と共通領域（Ｃ）を
無条件分岐の場合の分岐先命令の先取り用に指定するこ
とができる。

〔発明の効果〕

本発明によれば、切り換え可能な二つの切換領域と、何
れか一方の切換領域に連結される一つの共通領域と、を
含んでバッファを構成し、非連結側の切換領域を分岐先
命令の先取り専用としているので、分岐命令が連続した
場合でも、各分岐命令に対応する分岐先命令を二つの切
換領域を切り換えながら、先取りすることができ、柔軟
性が高められる。また、分岐先命令の先取り数は、処理
の停滞を招かない程度の少ない命令数でよいので、二つ
の切換領域の容量を小さくすることができ、ハードウェ
アの規模の増大を招くことはない。

【図面の簡単な説明】

第１、２図は本発明に係るデータ処理装置の一実施例を
示す図であり、第１図はその要部の構成図、第２図はその作用を説明するための概念図である。Ｍ……記憶部、３……命令先取りバッファ部（バッフ
ァ）、（Ａ）、（Ｂ）……切換領域、（Ｃ）……共通領
域。

Claims

【特許請求の範囲】

【請求項１】予め記憶部からフェッチされた複数の命令
を先取りしておくバッファを備え、該バッファ内の命令
を順次取り出してデコードした結果に従って各種の演算
処理を実行するデータ処理装置において、前記バッファは、一つの共通領域と二つの切換領域とを
含み、通常は、一方の切換領域と共通領域とを連結して記憶部
からの命令を先取りし、また、所定の条件分岐命令が検出されたときには、他方
の切換領域に記憶部から取り出された分岐先命令を先取
りし、分岐が成立すると、他方の切換領域と共通領域とを連結
するとともに、一方の切換領域及び共通領域内に先取りされた命令を無
効にすることを特徴とするデータ処理装置。