JPH0766925B2 - ガリウム砒素金属半導体電界効果トランジスタの製造方法 - Google Patents

ガリウム砒素金属半導体電界効果トランジスタの製造方法

Info

Publication number
JPH0766925B2
JPH0766925B2 JP3344861A JP34486191A JPH0766925B2 JP H0766925 B2 JPH0766925 B2 JP H0766925B2 JP 3344861 A JP3344861 A JP 3344861A JP 34486191 A JP34486191 A JP 34486191A JP H0766925 B2 JPH0766925 B2 JP H0766925B2
Authority
JP
Japan
Prior art keywords
silicon
substrate
ions
silicon layer
metal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3344861A
Other languages
English (en)
Other versions
JPH0645361A (ja
Inventor
哲淳 朴
揆煥 沈
成在 孟
典旭 楊
永奎 崔
鎮榮 姜
敬鎬 李
進▲ひ▼ 李
道鎮 金
Original Assignee
財団法人韓国電子通信研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019900021813A external-priority patent/KR940004262B1/ko
Priority claimed from KR1019900021816A external-priority patent/KR930009552B1/ko
Application filed by 財団法人韓国電子通信研究所 filed Critical 財団法人韓国電子通信研究所
Publication of JPH0645361A publication Critical patent/JPH0645361A/ja
Publication of JPH0766925B2 publication Critical patent/JPH0766925B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はガリウム砒素金属半導体
電界効果トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】従来にはガリウム砒素化合物半導体のソ
ースとドレイン金属電極の接触部位を高濃度にドーピン
グするために一般的に高いエネルギーを使用したイオン
注入法を使用した。
【０００３】
【発明が解決しようとする課題】しかし、前記多量のイ
オンを注入するために使用されるイオン注入法は工程中
に多量のイオンを注入することに因って金属電極の接合
部分が損傷される問題点を惹起した。
【０００４】また、従来の事故整列型ゲート（Ｓｅｌｆ
−Ａｌｉｇｎｅｄ Ｇａｔｅ）を利用して金属半導体電
界効果トランジスタを製作するのにおけるソースとドレ
イン金属電極の接合部位を高濃度に高いエネルギーを使
用したイオン注入法を使用するので、金属電極の接触部
位が損傷されるとともにドーピング濃度を熱処理温度で
最大に上昇させることができず、またオーム電極の電気
接触抵抗が高まる欠点がある。
【０００５】これにより本発明の目的は低いエネルギー
による小量のイオン注入と熱処理によっても蒸着された
硅素薄膜内の硅素イオンが基板内に拡散されるようにす
るガリウム砒素金属半導体電界効果トランジスタの製造
方法を提供するものである。
【０００６】
【課題を解決するための手段】本発明によると、ＧａＡ
ｓ金属半導体ＦＥＴの製造方法はＧａＡｓ基板（１）を
準備する工程と、前記ＧａＡｓ基板（１）上に硅素層
（２）を形成する工程と、ソース／ドレイン電極のオー
ム接触部を定義するために公知のイメージ反転方法を利
用して第１感光膜パタン（３）を前記硅素層（２）上に
形成するとともに写真石版術（ｐｈｏｔｏ ｌｉｔｈｏ
ｇｒａｐｈｙ）方法を利用して前記オーム接触部以外の
硅素層を蝕刻する工程と、前記第１感光膜パタン（３）
を除去した後に第２感光膜パタン（４）を前記基板
（１）上に形成してチャンネル領域を定義するとともに
前記第２感光膜パタン（４）をマスクとして使用して所
定量の硅素イオンＳｉ+を前記基板（１）内に注入して
チャンネル領域（５）を形成する工程と、続いて前記第
２感光膜パタン（４）を除去した後に前記基板（１）の
周囲に保護膜（６）を塗布する工程と、前記基板（１）
を熱処理して前記残っている硅素層内の硅素イオンを活
性化し、これをもって活性化された硅素イオンが前記基
板（１）内にもって拡散されるようにする工程と、前記
保護膜（６）と前記残っている硅素層を除去した後にオ
ーム電極用マスクを使用してオーム電極を形成する工程
および、最終的にゲートマスクを使用してゲートを形成
する工程を包含することを特徴とする。
【０００７】前記硅素イオンの注入工程は硅素イオンを
注入の前に燐または砒素イオン中の少なくとも一つを注
入する工程を付加することを特徴とする。
【０００８】前記保護膜は硅素窒化膜、硅素酸化膜およ
び硅素酸化窒化膜中の少なくとも一つから形成されるこ
とを特徴とする。
【０００９】
【実施例】以下、本発明を添付の図面を基づいて詳細に
記述すると次のようである。
【００１０】図１（Ａ）図は半絶縁ガリウム砒素基板表
（１）の面に１００Å厚さを有する硅素層（２）を塗布
した状態を図示したものである。
【００１１】図１の（Ｂ）図は前記の基板上にイメージ
反転技法を利用して感光膜パタン（３）を形成し、写真
石版術の方法で前記感光膜パタン（３）をマスクとして
使用して前記硅素層（２）をエッチングして、これをも
ってオーム電極接触部位の硅素層（２ａ）のみを残留さ
せた状態を示したものである。
【００１２】このとき、感光膜パタン（３）を形成する
ときに使用されるマスクは図１（Ｂ）図示のようにオー
ム電極用をそのままに使用することもでき、またエッチ
ング後に残留される硅素層の面積がオーム電極用マスク
を使用する場合の面積よりもっと広いので、ゲート方向
にの間隔がもっと密着されるように製作されたマスクを
使用する場合、磁気整列型ゲートを使用して高濃度イオ
ン注入を使用しずにもソース抵抗を最小化することがで
きる。
【００１３】図１（Ｃ）はチャンネル用パタンを使用し
て写真石版した後にチャンネルイオン注入を形成する過
程を示すもので、前記の感光膜パタン（３）を除去した
後に前記基板（１）上に感光膜を充分な厚さに被覆した
後にチャンネルイオン注入用マスクを利用してチャンネ
ルイオン注入部位を定義するための感光膜パタン（４）
を形成し、続いてこの感光膜パタン（４）をマスクとし
て使用して硅素イオン（Ｓｉ+）を前記基板（１）内に
注入してチャンネル領域（５）を形成した状態を図示し
たものである。
【００１４】このとき、前記感光膜パタン（４）は硅素
イオンが基板に注入されるのを完全遮断し、図１（Ｃ）
に図示のように、オーム電極接触部位に残留する１００
Å厚さの硅素層が遮断する大きさは硅素のガリウム砒素
に対する原子量の比と見るとき２０Å程度になる。
【００１５】ここで、前記硅素イオンを注入の前に燐ま
たは砒素を先に注入することもできる。
【００１６】また、第５族元素の注入量をチャンネル層
の硅素注入量と近似するとかそれよりある程度多量が適
当である。
【００１７】前記熱処理過程で燐（または砒素）はガリ
ウム砒素基板内の同じ（同一な）５族である砒素席を選
択的に置換して自体的には電気的な影響を及ばない一
方、第４族元素である硅素イオンがガリウム席を選択的
に占有することができるようになる確率を高めてやり、
イオン注入によって生成された点結合や複合物の濃度を
低下させてやることによって、電気的な活性化と移動度
の向上に寄与する。
【００１８】また、イオン注入による衝撃で硅素が薄膜
から基板内部に拡散されて入いられる駆動力を提供する
役割も同時に遂行する。
【００１９】図１の（Ｄ）図は前記感光膜パタン（４）
を除去し、１５００Å厚さの硅素窒化膜、硅素酸化膜、
または硅素酸化窒化膜となった保護膜（６）に基板を囲
んだ状態を示したものである。
【００２０】即ち、保護膜（６）をプラズマ化学蒸着法
（Ｐｌａｓｍａ ＥｎｈａｎｃｅｄＣｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＰＥＣＶＰ）によ
って基板全体に１５００Å程度の厚さに蒸着することに
よって次の熱処理工程中の基板表面で砒素が蒸発するの
を防止する。
【００２１】図１の（Ｅ）図は前記チャンネル領域
（５）に注入された硅素イオンが電気的に活性化される
と同時に前記残っている硅素層から硅素イオンが基板内
部に拡散されるようにする熱処理工程によって生成され
る拡散された硅素の輪郭を示したものである。
【００２２】前記基板の熱処理工程は窒素の雰囲気下で
アルゴンを投入しながら遂行される。
【００２３】この熱処理工程で熱処理温度は通常８００
℃以上とし、保護膜（６）の基板保護程度により（即
ち、保護膜の材料および厚さにより）もっと高い温度の
雰囲気下で熱処理することができ、熱処理時間は最大に
３０分とする。
【００２４】一般的に、ガリウム砒素基板上に蒸着され
た硅素層は熱的に大変安定であるが、外部で欠陥要素が
供給される場合に界面の安定性が破壊されて相互拡散が
発生される。
【００２５】本発明で与えられる外部結合要素はチャン
ネル形成のイオン注入による決定構造の損傷であるが、
このとき保護膜（６）はガリウム砒素が外部に拡散され
るのを防止してやるので、硅素のみが基板内部に拡散さ
れて入いられるようになる。
【００２６】また、硅素の拡散現象は濃度によって左・
右されるが、硅素イオンが固溶率（ｓｏｌｉｄ ｓｏｌ
ｕｂｉｌｉｔｙ）程度まで高濃度に拡散されることチャ
ンネル部位に注入された程度のような低濃度で拡散され
ることに比べてずっと速いので、前記チャンネル部位に
注入された硅素イオンは殆んど拡散されず、残留硅素層
からの硅素イオンの拡散は大変速いので、図１（Ｅ）で
図示のように（７）に表示された硅素の輪郭を形成す
る。
【００２７】図１の（Ｆ）は前記保護膜（６）と残留硅
素層をエッチングし、オーム電極用マスクを使用してオ
ーム電極（８）を形成した状態を示したものである。即
ち、オーム電極用マスクを使用してオーム電極形成用の
感光膜パタンを形成した後に、金ゲルマニウム／ニッケ
ル／金（ＡｕＧｅ／Ｎｉ／Ａｕ）を蒸着するとともに４
５０℃程度で約５分間合金化することによってオーム電
極（８）が形成されるものである。図１の（Ｇ）は最終
的にゲートを形成することによって完成された金属半導
体ＦＥＴを示したもので、ゲート用マスクを使用してゲ
ート（９）をリフト−オフ方法によって形成したことを
示している。
【００２８】以上の説明から分かるように本発明はガリ
ウム砒素化合物半導体のソースとドレイン金属電極の接
合部位を高濃度にドーピングするのに一般的に使用され
る高いエネルギーによる多量の注入量のイオン注入法代
りに、前記金属電極の接合部位の位置に硅素層を形成し
た後に、この硅素層をマスクとして伝導チャンネル層に
必要な低いエネルギーによる小量の注入量のイオン注入
のみで伝導チャンネル層を形成するとともに後続熱処理
工程によって注入された硅素イオンを活性化すると同時
に蒸着された硅素層内の硅素イオンを基板内部に拡散さ
せて硅素が固溶率（Ｓｏｌｉｄ Ｓｏｌｕｂｉｌｉｔ
ｙ）まで高濃度にドーピングされた接合部位を形成する
ガリウム砒素金属半導体電界効果トランジスタ（ＧａＡ
ｓ Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅ
ｌｄ Ｔｒａｎｓｉｓｔｏｒ，ＧａＡｓ ＭＥＳＦＥ
Ｔ）の製造方法を使用する。
【００２９】したがって、この本発明によると、従来磁
気整列型ゲートを利用してソースとドレイン金属電極の
接合部位を高濃度にイオン注入することに因って生ずる
接触部位の損傷が無し、またドーピング濃度を熱処理温
度としては最大である固溶率まで上昇させることができ
るので、オーム電極の電気接触抵抗が低くなり、耐熱性
金属ゲートを使用しずに、チタニウム／白金／金のよう
な電気比抵抗が低い金属をゲートとして使用することが
できてトランジスタの動作速度が迅速になる効果があ
る。
【００３０】また、蒸着された硅素薄膜中の接合部位に
残留する部分を写真石版術の作業時に整列表示（Ａｌｉ
ｇｎ Ｋｅｙ）代りに使用することができて作業が容易
な利点がある。
【００３１】そして、定められた熱処理温度で硅素の水
平的な拡散（Ｌａｔｅｒａｌ Ｄｉｆｆｕｓｉｏｎ）を
考慮して適切に製作されたマスクを使用して写真石版を
行なうとゲートとソース間の間隔を最小化することがで
きて、磁気整列型ゲートを使用しずにもその利点である
ソースの接触抵抗の最小化を行なうことができて高集積
回路の製作に大変有用になる。
【００３２】また、本発明によるとゲート形成工程は図
１（Ｃ）のイオン注入工程以後と図１の（Ｄ）の硅素窒
化膜蒸着以前においても行なうことができる可変性があ
って、活性化熱処理を経りながら優秀なゲート特性を示
す材料をゲートとして開発して使用することもできる利
点もある。
【００３３】
【発明の効果】本発明によれば、低いエネルギーによる
小量のイオン注入と熱処理によっても蒸着された硅素薄
膜内の硅素イオンが基板内に拡散されるようにすること
ができる効果がある。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｇ）図は本発明によるＧａＡｓ Ｍ
ＥＳ ＦＥＴの製造工程を示した概略図。
【符号の説明】
１ 半絶縁ガリウム砒素基板（Ｓｅｍｉ−Ｉｎｓｕｌ
ａｔｉｎｇ ＧａＡｓ Ｓｕｂｓｔｒａｔｅ） ２ 硅素薄膜 ３，４ 感光膜 ５ イオン注入された硅素の輪郭 ６ 保護膜 ７ 拡散された硅素の輪郭 ８ オーム電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 (72)発明者 楊 典旭 大韓民国大田直轄市大徳区新▲だい▼洞新 ▲だい▼アパート111−108 (72)発明者 崔 永奎 大韓民国大田直轄市東区龍雲洞398−12 (72)発明者 姜 鎮榮 大韓民国大田直轄市儒城区道龍洞宇城アパ ート102−503 (72)発明者 李 敬鎬 大韓民国大田直轄市中区太平洞三部アパー ト22−116 (72)発明者 李 進▲ひ▼ 大韓民国大田直轄市大徳区法洞柳元アパー ト１−504 (72)発明者 金 道鎮 大韓民国大田直轄市中区五柳洞三星アパー ト６−1309

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＧａＡｓ基板（１）を準備する工程と、
    前記ＧａＡｓ基板（１）上に硅素層（２）を形成する工
    程と、ソース／ドレイン電極のオーム接触部を定義する
    ために公知のイメージ反転方法を利用して第１感光膜パ
    タン（３）を前記硅素層（２）上に形成するとともに写
    真石版術（ｐｈｏｔｏ ｌｉｔｈｏｇｒａｐｈｙ）方法
    を利用して前記オーム接触部以外の硅素層を蝕刻する工
    程と、 前記第１感光膜パタン（３）を除去した後に第２感光膜
    パタン（４）を前記基板（１）上に形成してチャンネル
    領域を定義するとともに前記第２感光膜パタン（４）を
    マスクとして使用して所定量の硅素イオンＳｉ+を前記
    基板（１）内に注入してチャンネル領域（５）を形成す
    る工程と、続いて前記第２感光膜パタン（４）を除去し
    た後に前記基板（１）の周囲に保護膜（６）を塗布する
    工程と、前記基板（１）を熱処理して前記残っている硅
    素層内の硅素イオンを活性化し、これをもって活性化さ
    れた硅素イオンが前記基板（１）内にもっと拡散される
    ようにする工程と、前記保護膜（６）と前記残っている
    硅素層を除去した後にオーム電極用マスクを使用してオ
    ーム電極を形成する工程および、最終的にゲートマスク
    を使用してゲートを形成する工程を包含することを特徴
    とするＧａＡｓ金属半導体ＦＥＴの製造方法。
  2. 【請求項２】 前記硅素イオンの注入工程は硅素イオン
    を注入の前に燐または砒素イオン中少なくとも一つを注
    入する工程を付加することを特徴とする請求項１に記載
    のＧａＡｓ金属半導体ＦＥＴの製造方法。
  3. 【請求項３】 前記保護膜は硅素窒化膜、硅素酸化膜お
    よび硅素酸化窒化膜中の少なくとも一つから形成される
    ことを特徴とする請求項１に記載のＧａＡｓ金属半導体
    ＦＥＴの製造方法。
JP3344861A 1990-12-26 1991-12-26 ガリウム砒素金属半導体電界効果トランジスタの製造方法 Expired - Lifetime JPH0766925B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR90-21816 1990-12-26
KR1019900021813A KR940004262B1 (ko) 1990-12-26 1990-12-26 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
KR90-21813 1990-12-26
KR1019900021816A KR930009552B1 (ko) 1990-12-26 1990-12-26 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
JPH0645361A JPH0645361A (ja) 1994-02-18
JPH0766925B2 true JPH0766925B2 (ja) 1995-07-19

Family

ID=26628454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3344861A Expired - Lifetime JPH0766925B2 (ja) 1990-12-26 1991-12-26 ガリウム砒素金属半導体電界効果トランジスタの製造方法

Country Status (2)

Country Link
US (1) US5296394A (ja)
JP (1) JPH0766925B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6422358U (ja) * 1987-07-31 1989-02-06
US20050104132A1 (en) * 2001-01-23 2005-05-19 Tsutomu Imoto Semiconductor device and manufacturing method thereof
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
JP5432480B2 (ja) * 2008-07-02 2014-03-05 ルネサスエレクトロニクス株式会社 Ｓｉ基板上のＧａＮ系デバイスの熱処理方法
FR3026557B1 (fr) * 2014-09-26 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de dopage d'un semi-conducteur a base de gan
US9418846B1 (en) 2015-02-27 2016-08-16 International Business Machines Corporation Selective dopant junction for a group III-V semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680129A (en) * 1979-12-06 1981-07-01 Nec Corp Manufacture of semiconductor device
JPS56115525A (en) * 1980-02-18 1981-09-10 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5764925A (en) * 1980-10-08 1982-04-20 Toshiba Corp Manufacture of semiconductor device
US4344980A (en) * 1981-03-25 1982-08-17 The United States Of America As Represented By The Secretary Of The Navy Superior ohmic contacts to III-V semiconductor by virtue of double donor impurity
US4426765A (en) * 1981-08-24 1984-01-24 Trw Inc. Process for fabrication of ohmic contacts in compound semiconductor devices
US4540446A (en) * 1983-09-19 1985-09-10 Oki Electric Industry Co., Ltd. Method of forming ohmic contact on GaAs by Ge film and implanting impurity ions therethrough
JPS60175453A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp トランジスタの製造方法
JPH0666454B2 (ja) * 1985-04-23 1994-08-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス

Also Published As

Publication number Publication date
US5296394A (en) 1994-03-22
JPH0645361A (ja) 1994-02-18

Similar Documents

Publication Publication Date Title
JP2553704B2 (ja) 半導体装置の製造方法
JPH0766925B2 (ja) ガリウム砒素金属半導体電界効果トランジスタの製造方法
JPH0766926B2 (ja) ＧａＡｓ ＭＥＳＦＥＴの製造方法
JPH05347317A (ja) 二重層の耐熱性のゲートを使用した磁気整列型のＧａＡｓ電界効果トランジスタの製造方法
JPH0738113A (ja) 薄膜トランジスタの製造方法
JPH10189968A (ja) Ｍｏｓ素子の製造方法
KR940004262B1 (ko) 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
KR930009552B1 (ko) 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
JP2803925B2 (ja) 半導体装置の製造方法
JPH01310574A (ja) 薄膜トランジスターの製造方法
JP2504733B2 (ja) 集積回路およびその製造方法
JPH07273342A (ja) 薄膜トランジスタの製造方法
KR100214460B1 (ko) 박막트랜지스터 제조방법
JP3042004B2 (ja) 半導体装置の製造方法
KR0167667B1 (ko) 반도체 제조방법
JPH08264724A (ja) 半導体装置およびその製造方法
JP2988067B2 (ja) 絶縁型電界効果トランジスタの製造方法
JP2828264B2 (ja) 半導体装置の製造方法
JPH04283966A (ja) Ｍｏｓ型半導体装置の製造方法
JPS60144967A (ja) ラテラルバイポーラトランジスタの製造方法
JPS6336577A (ja) 半導体装置の製造方法
KR960035846A (ko) 실리사이드를 이용한 접합 형성방법
JPS60133749A (ja) 半導体装置の製造方法
JPH0724259B2 (ja) 化合物半導体装置の製造方法
JPS60249371A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960109