JPH0766737A - 無線機 - Google Patents
無線機Info
- Publication number
- JPH0766737A JPH0766737A JP22946593A JP22946593A JPH0766737A JP H0766737 A JPH0766737 A JP H0766737A JP 22946593 A JP22946593 A JP 22946593A JP 22946593 A JP22946593 A JP 22946593A JP H0766737 A JPH0766737 A JP H0766737A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- synthesizer
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Traffic Control Systems (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【目的】 シンセサイザと、シンセサイザの出力周波数
を制御せしめる制御手段と、シンセサイザの出力段に接
続され不要な出力信号の送信を防止するためのスイッチ
回路とを有する無線機において、送信立上り時における
不要な送信を防止した無線機を提供する。 【構成】 上記制御手段には、シンセサイザの出力周波
数の切り替え開始時から所定時間を計数する計数手段を
備え、該計数手段の出力信号と上記シンセサイザから出
力されるロック信号との論理積をとる論理積手段を具備
し、論理積手段の出力信号でスイッチ回路の開閉を制御
する構成である。
を制御せしめる制御手段と、シンセサイザの出力段に接
続され不要な出力信号の送信を防止するためのスイッチ
回路とを有する無線機において、送信立上り時における
不要な送信を防止した無線機を提供する。 【構成】 上記制御手段には、シンセサイザの出力周波
数の切り替え開始時から所定時間を計数する計数手段を
備え、該計数手段の出力信号と上記シンセサイザから出
力されるロック信号との論理積をとる論理積手段を具備
し、論理積手段の出力信号でスイッチ回路の開閉を制御
する構成である。
Description
【０００１】
【産業上の利用分野】本発明は、無線機における送信出
力の制御方式の改善に関するものである。
力の制御方式の改善に関するものである。
【０００２】
【従来の技術】図２は従来の無線機の構成を示すブロッ
ク図である。図において、１はＣＰＵ(Central Process
ing Unit )、２はシンセサイザ回路、３はスイッチ回
路、４は電力増幅回路、５はアンテナ切替回路、６はア
ンテナ、７は受信高周波回路、８はミキサ回路、９は中
間周波・低周波回路を示す。ここで、ＣＰＵ１は、無線
機内部の送受信制御と共に、シンセサイザ２の出力周波
数の制御等を行うものである。
ク図である。図において、１はＣＰＵ(Central Process
ing Unit )、２はシンセサイザ回路、３はスイッチ回
路、４は電力増幅回路、５はアンテナ切替回路、６はア
ンテナ、７は受信高周波回路、８はミキサ回路、９は中
間周波・低周波回路を示す。ここで、ＣＰＵ１は、無線
機内部の送受信制御と共に、シンセサイザ２の出力周波
数の制御等を行うものである。
【０００３】次に動作について説明する。送信時におい
ては、シンセサイザ回路２の出力信号は、スイッチ回路
３を介して電力増幅回路４で所定の電力に増幅された
後、アンテナ切替器５を経由してアンテナ６から送信さ
れる。一方、受信時においては、アンテナ６から入力し
た信号は、アンテナ切替器５及び受信高周波回路７を経
由してミキサ回路８に与えられ、上記シンセサイザ回路
２の出力信号と混合されて中間周波数に変換された後、
中間周波・低周波回路９に与えられる。ここで、前記ス
イッチ回路３は、シンセサイザ回路２のロック信号によ
って、そのＯＮ／ＯＦＦが制御され、シンセサイザ回路
２がロックした状態でスイッチがＯＮとなり、送信が行
われるように制御されている。
ては、シンセサイザ回路２の出力信号は、スイッチ回路
３を介して電力増幅回路４で所定の電力に増幅された
後、アンテナ切替器５を経由してアンテナ６から送信さ
れる。一方、受信時においては、アンテナ６から入力し
た信号は、アンテナ切替器５及び受信高周波回路７を経
由してミキサ回路８に与えられ、上記シンセサイザ回路
２の出力信号と混合されて中間周波数に変換された後、
中間周波・低周波回路９に与えられる。ここで、前記ス
イッチ回路３は、シンセサイザ回路２のロック信号によ
って、そのＯＮ／ＯＦＦが制御され、シンセサイザ回路
２がロックした状態でスイッチがＯＮとなり、送信が行
われるように制御されている。
【０００４】図３は、このシンセサイザ回路２の出力周
波数が、受信局発周波数ｆ１から送信キャリア周波数ｆ
２に切り替わったときの各信号の時間変化を示したもの
で、（ａ）はシンセサイザ回路２の出力周波数、（ｂ）
はシンセサイザ回路２から出力されるロック信号、
（ｃ）は送信出力を示す。
波数が、受信局発周波数ｆ１から送信キャリア周波数ｆ
２に切り替わったときの各信号の時間変化を示したもの
で、（ａ）はシンセサイザ回路２の出力周波数、（ｂ）
はシンセサイザ回路２から出力されるロック信号、
（ｃ）は送信出力を示す。
【０００５】図３において、シンセサイザ回路２の出力
周波数は、（ａ）に示すように時刻ｔ＝０のとき、受信
局発周波数ｆ１から送信キャリア周波数ｆ２に変化し始
め、時刻ｔ１で規定のチャネル帯域±Δｆa に収束し、
その後、最終値±Δｆb に漸近する。また、シンセサイ
ザ回路２からのロック信号は、（ｂ）に示す如く時刻ｔ
＝０で一度アンロック状態になった後、ｔ＝ｔ3 （ｔ3
≒ｔ1）で再びロック状態になる。したがって、ｔ＝ｔ3
の時点でシンセサイザ回路２からロック信号がスイッ
チ回路３へ送られ、スイッチ回路３がＯＮ状態となり、
（ｃ）に示す如く送信電力が出力される。
周波数は、（ａ）に示すように時刻ｔ＝０のとき、受信
局発周波数ｆ１から送信キャリア周波数ｆ２に変化し始
め、時刻ｔ１で規定のチャネル帯域±Δｆa に収束し、
その後、最終値±Δｆb に漸近する。また、シンセサイ
ザ回路２からのロック信号は、（ｂ）に示す如く時刻ｔ
＝０で一度アンロック状態になった後、ｔ＝ｔ3 （ｔ3
≒ｔ1）で再びロック状態になる。したがって、ｔ＝ｔ3
の時点でシンセサイザ回路２からロック信号がスイッ
チ回路３へ送られ、スイッチ回路３がＯＮ状態となり、
（ｃ）に示す如く送信電力が出力される。
【０００６】
【発明が解決しようとする課題】上述した従来の無線機
は、次に示す問題点を有していた。 １）上記送信電力の立上り時に不要な送信が行われる期
間があり、無駄な送信電力が消費される問題を招いてい
た。すなわち、受信側において、変調波信号を正確に復
調できる受信周波数の許容変動範囲を±Δｆc とし、図
３に示す如く送信立上り時にシンセサイザ回路２の出力
周波数の変動範囲が、上記±Δｆc まで収束したときの
時刻をｔ＝ｔ4 とすると、送信電力の立上りはこの時刻
ｔ＝ｔ4 よりも早く、シンセサイザがロックした時刻ｔ
＝ｔ3 で立ちあげられるため、図３（ｃ）の斜線部に示
す様に、ｔ3 からｔ4 の期間（約５０ms）は相手局で正
確に復調できない不要な送信が行われていた。
は、次に示す問題点を有していた。 １）上記送信電力の立上り時に不要な送信が行われる期
間があり、無駄な送信電力が消費される問題を招いてい
た。すなわち、受信側において、変調波信号を正確に復
調できる受信周波数の許容変動範囲を±Δｆc とし、図
３に示す如く送信立上り時にシンセサイザ回路２の出力
周波数の変動範囲が、上記±Δｆc まで収束したときの
時刻をｔ＝ｔ4 とすると、送信電力の立上りはこの時刻
ｔ＝ｔ4 よりも早く、シンセサイザがロックした時刻ｔ
＝ｔ3 で立ちあげられるため、図３（ｃ）の斜線部に示
す様に、ｔ3 からｔ4 の期間（約５０ms）は相手局で正
確に復調できない不要な送信が行われていた。
【０００７】２）この従来の無線機を、例えば、ＡＶＭ
システム（Automatic Vehicle Monitoring System:車両
位置等自動監視システム）のように、多数の無線局のデ
ータを収集する無線通信システムに適用した場合、上述
した送信立上り時の不要な送信期間が各無線局ごとに積
算され、データ収集の高速化の妨げとなる問題を招来し
ていた。
システム（Automatic Vehicle Monitoring System:車両
位置等自動監視システム）のように、多数の無線局のデ
ータを収集する無線通信システムに適用した場合、上述
した送信立上り時の不要な送信期間が各無線局ごとに積
算され、データ収集の高速化の妨げとなる問題を招来し
ていた。
【０００８】図５は、ＡＶＭシステムにおけるデータ収
集の一例を示すタイムチャートである。図において、基
地局は無線回線を介してポーリング信号Ｐを送信し、こ
のポーリング信号Ｐを受信した各移動局は、同様に無線
回線を介して各移動局ごとに定められた送信タイムスロ
ットで、所定のデータを順次応答送信する。このとき、
各移動局の無線機の送信立上り時において、出力周波数
が許容変動範囲に収束するまでに送信される不要な送信
期間ｔは、他局を妨害しないようにガードタイムとし
て、予め各移動局の送信タイムスロット時間Ｔに含める
必要がある。しかるに、この各移動局の送信タイムスロ
ット時間Ｔを合計した移動局全体の応答送信期間は、各
移動局ごとのガードタイムｔが積算されているため非常
に長くなり、データ収集の高速化を妨げる一因となって
いた。
集の一例を示すタイムチャートである。図において、基
地局は無線回線を介してポーリング信号Ｐを送信し、こ
のポーリング信号Ｐを受信した各移動局は、同様に無線
回線を介して各移動局ごとに定められた送信タイムスロ
ットで、所定のデータを順次応答送信する。このとき、
各移動局の無線機の送信立上り時において、出力周波数
が許容変動範囲に収束するまでに送信される不要な送信
期間ｔは、他局を妨害しないようにガードタイムとし
て、予め各移動局の送信タイムスロット時間Ｔに含める
必要がある。しかるに、この各移動局の送信タイムスロ
ット時間Ｔを合計した移動局全体の応答送信期間は、各
移動局ごとのガードタイムｔが積算されているため非常
に長くなり、データ収集の高速化を妨げる一因となって
いた。
【０００９】本発明は、このような問題を解決するため
になされたもので、送信立上り時における不要な送信を
防止した無線機を提供することを目的とするものであ
る。
になされたもので、送信立上り時における不要な送信を
防止した無線機を提供することを目的とするものであ
る。
【００１０】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、ＣＰＵを含む制御部に、シンセサイザの
出力周波数の切り替え開始時から許容周波数変動範囲に
収束するまでの所定時間を計数するタイマを備え、ま
た、該タイマの出力信号とシンセサイザから出力される
ロック信号との論理積をとる論理積回路を設け、この論
理積回路の出力信号でスイッチ回路の開閉を制御するよ
うに構成したものである。
達成するため、ＣＰＵを含む制御部に、シンセサイザの
出力周波数の切り替え開始時から許容周波数変動範囲に
収束するまでの所定時間を計数するタイマを備え、ま
た、該タイマの出力信号とシンセサイザから出力される
ロック信号との論理積をとる論理積回路を設け、この論
理積回路の出力信号でスイッチ回路の開閉を制御するよ
うに構成したものである。
【００１１】
【作用】その結果、送信電力の出力は、シンセサイザの
ロック信号のみでなく、受信側の条件を満たす状態で行
われるので、不要な送信を防止することができる。
ロック信号のみでなく、受信側の条件を満たす状態で行
われるので、不要な送信を防止することができる。
【００１２】
【実施例】以下、本発明の実施例を図１、図４および図
６を用いて説明する。図１は本発明の一実施例の構成を
示すブロック図で、１はＣＰＵ、２はシンセサイザ回
路、３はスイッチ回路、４は電力増幅回路、５はアンテ
ナ切替器、６はアンテナ、７は受信高周波回路、８はミ
キサ回路、９は中間周波・低周波回路、１０は論理積回
路を示す。
６を用いて説明する。図１は本発明の一実施例の構成を
示すブロック図で、１はＣＰＵ、２はシンセサイザ回
路、３はスイッチ回路、４は電力増幅回路、５はアンテ
ナ切替器、６はアンテナ、７は受信高周波回路、８はミ
キサ回路、９は中間周波・低周波回路、１０は論理積回
路を示す。
【００１３】また、図４は本発明におけるシンセサイザ
回路が受信局発周波数ｆ1 から送信キャリア周波数ｆ2
に切り替わったときの各部信号の時間変化を示したもの
で、(ａ)はシンセサイザ回路の出力周波数、（ｂ）はシ
ンセサイザ回路から出力されるロック信号、（ｃ）は送
信出力、（ｄ）はＣＰＵのタイマ信号、（ｅ）は論理積
回路の出力信号を示す。
回路が受信局発周波数ｆ1 から送信キャリア周波数ｆ2
に切り替わったときの各部信号の時間変化を示したもの
で、(ａ)はシンセサイザ回路の出力周波数、（ｂ）はシ
ンセサイザ回路から出力されるロック信号、（ｃ）は送
信出力、（ｄ）はＣＰＵのタイマ信号、（ｅ）は論理積
回路の出力信号を示す。
【００１４】次に、この動作について説明する。図１に
おいて、送受信の動作概要は前述の従来技術と同様であ
るが、送信出力の制御は次のように行われる。ＣＰＵ１
は、送信の制御を検出した時点（例えば、受信制御から
送信制御に切り替えられた時点）ｔ＝０で、シンセサイ
ザ回路２の出力周波数を受信局発周波数ｆ1 から送信キ
ャリア周波数ｆ2 に切り替える制御信号を出力すると共
に、ＣＰＵ１内のタイマのカウントを開始する。シンセ
サイザ回路２においては、このＣＰＵ１からの制御信号
を受けて、図４（ａ）に示す如く、その出力周波数を受
信局発周波数ｆ1 から送信キャリア周波数ｆ2に切り替
え始め、時刻ｔ＝ｔ1の時点で規定のチャネル周波数帯
域±Δｆaに収束する。また、図４（ｂ）に示す如く、
位相同期引込みが完了したｔ＝ｔ3の時点でロック信号
を出力し、図１の論理積回路１０の一方の入力に与え
る。
おいて、送受信の動作概要は前述の従来技術と同様であ
るが、送信出力の制御は次のように行われる。ＣＰＵ１
は、送信の制御を検出した時点（例えば、受信制御から
送信制御に切り替えられた時点）ｔ＝０で、シンセサイ
ザ回路２の出力周波数を受信局発周波数ｆ1 から送信キ
ャリア周波数ｆ2 に切り替える制御信号を出力すると共
に、ＣＰＵ１内のタイマのカウントを開始する。シンセ
サイザ回路２においては、このＣＰＵ１からの制御信号
を受けて、図４（ａ）に示す如く、その出力周波数を受
信局発周波数ｆ1 から送信キャリア周波数ｆ2に切り替
え始め、時刻ｔ＝ｔ1の時点で規定のチャネル周波数帯
域±Δｆaに収束する。また、図４（ｂ）に示す如く、
位相同期引込みが完了したｔ＝ｔ3の時点でロック信号
を出力し、図１の論理積回路１０の一方の入力に与え
る。
【００１５】一方、ＣＰＵ１はタイマのカウントを進
め、図４（ｄ）に示すｔ＝ｔ5 の時点でカウントアップ
し、このときタイムアップ信号を図１の論理積回路１０
の他方の入力に与える。なお、このＣＰＵ１のタイマの
カウント時間ｔ5 は、シンセサイザの出力周波数が切り
替わってから、受信側で変調信号を正確に受信できる周
波数帯域±Δｆc に収束するまでの時間ｔ4 より幾分長
い時間に設定してある。
め、図４（ｄ）に示すｔ＝ｔ5 の時点でカウントアップ
し、このときタイムアップ信号を図１の論理積回路１０
の他方の入力に与える。なお、このＣＰＵ１のタイマの
カウント時間ｔ5 は、シンセサイザの出力周波数が切り
替わってから、受信側で変調信号を正確に受信できる周
波数帯域±Δｆc に収束するまでの時間ｔ4 より幾分長
い時間に設定してある。
【００１６】また、論理積回路１０は、上記シンセサイ
ザ回路２からのロック信号およびＣＰＵ１からのタイム
アップ信号の論理積をとり、図４（ｅ）に示す論理積信
号を図１のスイッチ回路３へ供給し、スイッチをＯＮ状
態に切り替え、送信出力を立ち上げる。したがって、図
４（ｃ）に示すように、時刻ｔ＝ｔ4 より後に（すなわ
ち、シンセサイザの出力周波数が受信側で変調信号を正
確に受信できる許容周波数範囲±Δｆc まで収束した後
に）送信出力が立ち上がるため、不要な送信が行われる
ことがない。
ザ回路２からのロック信号およびＣＰＵ１からのタイム
アップ信号の論理積をとり、図４（ｅ）に示す論理積信
号を図１のスイッチ回路３へ供給し、スイッチをＯＮ状
態に切り替え、送信出力を立ち上げる。したがって、図
４（ｃ）に示すように、時刻ｔ＝ｔ4 より後に（すなわ
ち、シンセサイザの出力周波数が受信側で変調信号を正
確に受信できる許容周波数範囲±Δｆc まで収束した後
に）送信出力が立ち上がるため、不要な送信が行われる
ことがない。
【００１７】この本発明による無線機を、例えば、ＡＶ
Ｍシステムのように、多数の無線局のデータを収集する
無線通信システムに適用した場合、高速のデータ収集を
実現することができる。図６は、本発明の無線機をＡＶ
Ｍシステムに適用したときのデータ収集の一例を示すタ
イムチャートである。図において、基地局は無線回線を
介してポーリング信号Ｐを送信し、このポーリング信号
Ｐを受信した各移動局は、同様に無線回線を介して各移
動局ごとに定められた送信タイムスロットで、所定のデ
ータを順次応答送信する。
Ｍシステムのように、多数の無線局のデータを収集する
無線通信システムに適用した場合、高速のデータ収集を
実現することができる。図６は、本発明の無線機をＡＶ
Ｍシステムに適用したときのデータ収集の一例を示すタ
イムチャートである。図において、基地局は無線回線を
介してポーリング信号Ｐを送信し、このポーリング信号
Ｐを受信した各移動局は、同様に無線回線を介して各移
動局ごとに定められた送信タイムスロットで、所定のデ
ータを順次応答送信する。
【００１８】このとき、各移動局の無線機の送信立上り
時において、従来のように出力周波数が許容変動範囲に
収束するまでに送信される不要な送信期間（前記図５の
時間ｔ）がなく、また各移動局の送信立上り時間をバラ
ツキがなく設定できるため、各移動局の送信タイムスロ
ット時間にガードタイムを設ける必要がない。したがっ
て、最初に応答する移動局１の送信タイムスロットが従
来と同じ時間必要であることを除き、移動局２以後の送
信タイムスロット時間は、短縮することができ、極めて
高速のデータ収集を実現することができる。
時において、従来のように出力周波数が許容変動範囲に
収束するまでに送信される不要な送信期間（前記図５の
時間ｔ）がなく、また各移動局の送信立上り時間をバラ
ツキがなく設定できるため、各移動局の送信タイムスロ
ット時間にガードタイムを設ける必要がない。したがっ
て、最初に応答する移動局１の送信タイムスロットが従
来と同じ時間必要であることを除き、移動局２以後の送
信タイムスロット時間は、短縮することができ、極めて
高速のデータ収集を実現することができる。
【００１９】例えば、このシステムで収容している移動
局数を１００台、図５に示す従来の送信タイムスロット
Ｔを１１０ms、ガードタイムｔを５０msとすると、ポー
リング１回当りの移動局の応答時間の合計は、従来が１
００台×１１０ms＝１１秒かかるのに対して、本発明で
は１１０ms＋９９台×（１１０−５０）ms≒６秒と大幅
に短縮できるため、データ収集の高速化、並びに、この
システムにおける配車効率の向上を図ることができる。
局数を１００台、図５に示す従来の送信タイムスロット
Ｔを１１０ms、ガードタイムｔを５０msとすると、ポー
リング１回当りの移動局の応答時間の合計は、従来が１
００台×１１０ms＝１１秒かかるのに対して、本発明で
は１１０ms＋９９台×（１１０−５０）ms≒６秒と大幅
に短縮できるため、データ収集の高速化、並びに、この
システムにおける配車効率の向上を図ることができる。
【００２０】なお、以上の実施例では、無線機内部のＣ
ＰＵによる制御を例にして説明したが、本発明はこれに
限定されるものではなく、ＣＰＵ以外の制御手段でもよ
く、また、外部からの制御信号によって送信出力を制御
してもよい。例えば、外部からの制御信号が供給される
入力端子と、該入力端子に与えられた外部制御信号と上
記シンセサイザから出力されるロック信号との論理積を
とる論理積手段とを備え、この論理積信号で上記スイッ
チ回路の開閉を制御するように構成しても、上述の実施
例と同様の効果を得ることができる。
ＰＵによる制御を例にして説明したが、本発明はこれに
限定されるものではなく、ＣＰＵ以外の制御手段でもよ
く、また、外部からの制御信号によって送信出力を制御
してもよい。例えば、外部からの制御信号が供給される
入力端子と、該入力端子に与えられた外部制御信号と上
記シンセサイザから出力されるロック信号との論理積を
とる論理積手段とを備え、この論理積信号で上記スイッ
チ回路の開閉を制御するように構成しても、上述の実施
例と同様の効果を得ることができる。
【００２１】
【発明の効果】以上説明した如く、本発明によれば、送
信立上り時における不要な送信電力の出力を防止でき、
無線機の低消費電力化を実現することができる。また、
本発明によれば、多数の無線機の送信立上り時間を正確
に一致させることができるため、無線回線を使用した無
線通信システムを構築する上で、バラツキ吸収等のため
のガ−ドタイムが不要となり、データ収集の著しい高速
化、並びにシステムにおける配車効率の向上を実現で
き、極めて有用である。
信立上り時における不要な送信電力の出力を防止でき、
無線機の低消費電力化を実現することができる。また、
本発明によれば、多数の無線機の送信立上り時間を正確
に一致させることができるため、無線回線を使用した無
線通信システムを構築する上で、バラツキ吸収等のため
のガ−ドタイムが不要となり、データ収集の著しい高速
化、並びにシステムにおける配車効率の向上を実現で
き、極めて有用である。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】従来の無線機の構成を示すブロック図。
【図３】従来の無線機において、シンセサイザ回路を受
信から送信に切り替えた時の各信号の時間変化を示すタ
イムチャート。
信から送信に切り替えた時の各信号の時間変化を示すタ
イムチャート。
【図４】本発明による無線機において、シンセサイザ回
路を受信から送信に切り替えた時の各信号の時間変化を
示すタイムチャート。
路を受信から送信に切り替えた時の各信号の時間変化を
示すタイムチャート。
【図５】従来の無線機によるデータ収集方式の一例を示
すタイムチャート。
すタイムチャート。
【図６】本発明の無線機によるデータ収集方式の一例を
示すタイムチャート。
示すタイムチャート。
１：ＣＰＵ ２：シンセサイザ回路 ３：スイッチ
回路 ４：電力増幅回路 ５：アンテナ切替回路 ６：ア
ンテナ ７：受信高周波回路 ８：ミキサ回路 ９：中間周
波・低周波回路 １０：論理積回路
回路 ４：電力増幅回路 ５：アンテナ切替回路 ６：ア
ンテナ ７：受信高周波回路 ８：ミキサ回路 ９：中間周
波・低周波回路 １０：論理積回路
Claims (2)
- 【請求項１】 シンセサイザと、該シンセサイザの出力
周波数を制御せしめる制御手段と、上記シンセサイザの
出力段に接続され不要な出力信号の送信を防止するため
のスイッチ回路とを有する無線機において、 上記制御手段には、シンセサイザの出力周波数の切り替
え開始時から所定時間を計数する計数手段を備え、 該計数手段の出力信号と上記シンセサイザから出力され
るロック信号との論理積をとる論理積手段を設け、該論
理積手段の出力信号で上記スイッチ回路の開閉を制御す
るように構成したことを特徴とする無線機。 - 【請求項２】 シンセサイザと、該シンセサイザの出力
周波数を制御せしめる制御手段と，上記シンセサイザの
出力段に接続され不要な出力信号の送信を防止するため
のスイッチ回路とを有する無線機において、 外部からの制御信号が供給される入力端子と、該入力端
子に与えられた外部制御信号と上記シンセサイザから出
力されるロック信号との論理積をとる論理積手段とを設
け、該論理積手段の出力信号で上記スイッチ回路の開閉
を制御するように構成したことを特徴とする無線機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22946593A JPH0766737A (ja) | 1993-08-23 | 1993-08-23 | 無線機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22946593A JPH0766737A (ja) | 1993-08-23 | 1993-08-23 | 無線機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766737A true JPH0766737A (ja) | 1995-03-10 |
Family
ID=16892627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22946593A Pending JPH0766737A (ja) | 1993-08-23 | 1993-08-23 | 無線機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766737A (ja) |
-
1993
- 1993-08-23 JP JP22946593A patent/JPH0766737A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125266A (en) | Dual band architectures for mobile stations having transmitter linearization feedback | |
| JP2001237699A (ja) | 無線通信システム | |
| JPH0287834A (ja) | 無線送受信機 | |
| JP4503512B2 (ja) | 無線通信装置及び電力変換器の動作周波数制御方法 | |
| CA2098660A1 (en) | Automatic Frequency Control Circuit | |
| CA2072474A1 (en) | Radio receiver capable of suppressing a frequency drift in an intermediate frequency | |
| JPH0766737A (ja) | 無線機 | |
| US3623106A (en) | Multifrequency receiver employing tone-coded squelch with automatic channel selection | |
| JPH08505755A (ja) | 位相ロック・ループの要素を動作可能にする装置および方法 | |
| JPH0691485B2 (ja) | 無線通信機 | |
| JP2737704B2 (ja) | 無線受信端末機 | |
| JP4087031B2 (ja) | 高周波用無線装置 | |
| JP3795578B2 (ja) | 受信機 | |
| US6192220B1 (en) | Phase lock loop system with ultrafast lock times for half duplex time division multiple access wireless data applications | |
| KR100266414B1 (ko) | Rf모듈의 전원 인가장치 | |
| JP2967025B2 (ja) | 無線標識受信機 | |
| JPS60172835A (ja) | バツテリ−セ−ビング方式 | |
| JPH07226708A (ja) | 複数チャネル無線受信機 | |
| JPH1093489A (ja) | 無線通信装置及びダイバーシチ受信方法 | |
| JP3196468B2 (ja) | 無線通信装置 | |
| KR20010004621A (ko) | 시분할통신 및 주파수분할통신방식 혼용 무선단말기 | |
| JP4394255B2 (ja) | 無線機 | |
| JP2003051757A (ja) | 無線回路 | |
| JP3839403B2 (ja) | 移動無線通信機 | |
| JPH04349798A (ja) | 無線制御装置 |