JPH08505755A - 位相ロック・ループの要素を動作可能にする装置および方法 - Google Patents

Abstract

(57)【要約】 装置および方法は、位相ロック・ループ（ＰＬＬ）３００の要素を動作可能にする。ＰＬＬ３００には、複数の要素２０２，２０３，２０４，２０５が含まれる。各要素は、出力信号２０７，２０８，２０９，１１６または１１７を生成する。各要素は、要素が動作可能になる第１時刻ｔ２と、第１時刻ｔ２の後で起こり、要素の出力信号が定常状態条件に到達する第２時刻ｔ３との間の時間差により定義される応答時間ｔ３−ｔ２を有する。複数の要素のうち第１応答時間ｔ３−ｔ２を有する電圧制御発振器２０４が、第１制御信号３０２に応答して第１時刻ｔ２に動作可能になる。複数の要素のうち、第１応答時間ｔ３−ｔ２より短い第２応答時間を有するループ分周器２０５が、第１応答時間ｔ３−ｔ２および第２制御信号３０３に応答して、動作可能になる。本発明は、ＰＬＬ３００のロック時間を速くするという利点を有する。

Description

【発明の詳細な説明】 位相ロック・ループの要素を動作可能にする 装置および方法 発明の分野 本発明は、一般に無線通信トランシーバに関し、さらに詳しくは、無線通信ト ランシーバ内の位相ロック・ループの要素を動作可能にする装置および方法に関 する。 発明の背景 第１図は、従来の無線通信トランシーバ１００（以下「トランシーバ」と称す る）のブロック図を例として示す。トランシーバ１００は、たとえば、無線通信 システム（図示せず）内の無線周波数（ＲＦ）チャネル上で、移動または携帯加 入者ユニットが基地局（図示せず）と通信を行うことを可能にする。それ以降、 基地局は地上回線電話システム（図示せず）および他の加入者ユニットとの通信 を提供する。トランシーバ１００を有する加入者ユニットの一例にセルラ無線電 話がある。 第１図のトランシーバ１００には、一般に、アンテナ１０１，二重フィルタ１ ０２，受信機１０３，送信機１０５， 基準周波数信号源１０７，受信（Ｒｘ）位相ロック・ループ（ＰＬＬ：phase lo cked loop）周波数シンセサイザ１０８，送信（Ｔｘ）ＰＬＬ周波数シンセサイ ザ１０９，プロセッサ１１０，情報源１０６および情報シンク１０４が含まれる 。 トランシーバ１００のブロック群の相互接続とその動作について、以下に説明 する。アンテナ１０１は、基地局からＲＦ信号１１９を受信し、二重フィルタ１ ０２により濾波して、線１１１にＲＦ被受信信号を生成する。二重フィルタ１０ ２は、周波数選択性をもち、線１１１のＲＦ被受信信号と線１１３のＲＦ送信信 号とを分離する。受信機１０３は、線１１１のＲＦ被受信信号を受信するように 結合され、情報シンク１０４のために線１１２に被受信ベース帯域信号を生成す るように動作する。基準周波数信号源１０７は、線１１５に基準周波数信号を提 供する。ＲｘＰＬＬ周波数シンセサイザ１０８は、線１１５の基準周波数信号と データ・バス１１８上の情報を受信するように結合され、線１１６に受信機同調 信号を生成して、受信機１０３を特定のＲＦチャネルに同調するように動作する 。同様に、ＴｘＰＬＬ周波数シンセサイザ１０９は、線１１５の基準周波数信号 とデータ・バス１１８上の情報を受信するように結合され、線１１７にトランシ ーバ同調信号を生成して送信機１０５を特定のＲＦチャネルに同調するように動 作する。プロセッサ１１０は、ＲｘＰＬＬ周波数シンセサイ ザ１０８，ＴｘＰＬＬ周波数シンセサイザ１０９，受信機１０３および送信機１ ０５の動作を、データ・バス１１８を介して制御する。情報源１０６は、線１１ ４にベース帯域送信信号を生成する。送信機１０５は、線１１４にべース帯域送 信信号を受信するように結合され、線１１３にＲＦ送信信号を生成するように動 作する。二重フィルタ１０２は、線１１３のＲＦ送信信号を濾波して、アンテナ １０１によりＲＦ信号１２０として放射する。 たとえばセルラ無線電話システム内のＲＦチャネルは、基地局と加入者ユニッ トとの間の情報を送信および受信する（以下「送受信する（transceive）」と称 する）ための音声および信号化チャネルを有する。音声チャネルは、音声情報を 送受信するために確保される。信号化チャネル、これは制御チャネルとも呼ばれ るが、データおよび信号化情報を送受信するために確保される。加入者ユニット はこれらの信号化チャネルを通じてセルラ無線電話システムに対するアクセスを 得て、地上電話システムとさらに通信を行うための音声チャネルを割り当てられ る。信号化チャネル上で広帯域データを送受信することのできるセルラ無線電話 システムにおいては、信号化チャネルの周波数間隔は音声チャネルの周波数間隔 の倍数である。 トランシーバ１００と基地局とが、それらの間に、信号化チャネル上で間欠的 に情報を送受信するセルラ無線電話システムもある。このようなシステムは、た とえば、間欠 情報を同期するインターリーブ・データ信号化法である。この種のシステムにお いては、トランシーバ１００が信号化チャネルに同調されている間ずっとトラン シーバ１００にフルに電力を供給し続けることにより、情報が受信されていない 間にも不必要にトランシーバのバッテリを消費することになる。そのため、トラ ンシーバが情報を送受信していないときには、トランシーバ１００を部分的に電 源をオフにして、バッテリの寿命を延ばすことができるようにする。さらに、信 号の質が充分良好であるので同じ信号の反復をさらに行う必要がない場合には、 トランシーバ１００を部分的に電源をオフにして、バッテリの寿命を延ばすこと ができるようにする。トランシーバ１００の受信動作中は、間欠的に電力を供給 する、すなわち動作可能と動作不能にすることは、動作の不連続受信（ＤＲＸ： discontinuous receive）モードと呼ばれる。ＤＲＸ動作モードでは、トランシ ーバ１００の部分を迅速に動作可能および動作不能にすることで、バッテリ寿命 を倹約する。 第２図は、第１図のトランシーバで用いられる従来の位相ロック・ループ（Ｐ ＬＬ）周波数シンセサイザのブロック図を例として示す。第２図のＰＬＬ周波数 シンセサイザの全体構造は、ＲｘＰＬＬ周波数シンセサイザ１０８についても、 ＴｘＰＬＬ周波数シンセサイザ１０９についても同じである。 第２図のＰＬＬ周波数シンセサイザ１０８または１０９ には、一般に、説明のための基準分周器２０１とＰＬＬ２１２とが含まれる。Ｐ ＬＬ２１２には、一般に、位相検出器２０２，ループ・フィルタ２０３，電圧制 御発振器２０４およびループ分周器２０５が含まれる。基準分周器２０１は、線 １１５上で基準周波数信号を受信する。 第２図のＰＬＬ周波数シンセサイザ１０８または１０９のブロック群の相互接 続を以下に説明する。基準分周器２０１は、線１１５とデータ・バス１１８上に 基準信号を受信するように結合され、線２０６に被分割基準周波数信号を生成す るように動作する。位相検出器２０２は、線２０６に被分割基準周波数信号を、 線２０９に帰還信号を受信するように結合され、線２０７に位相誤差信号を生成 するように動作する。ループ・フィルタ２０３は、位相誤差信号２０７を受信す るように結合され、線２０８に被濾波信号を生成するように動作する。電圧制御 発振器２０４は、線２０８に被濾波信号を受信するように結合され、線１１６ま たは１１７に出力周波数信号を生成するように動作する。ループ分周器（デバイ ダ）２０５は、線１１６または１１７に出力周波数信号を受信するように結合さ れ、線２０９に帰還信号を生成するように動作する。ループ分周器２０５と基準 分周器２０１とは、データ・バス１１８にプログラミング情報を受信するように 結合される。 第２図のＰＬＬ周波数シンセサイザ１０８または１０９の動作を以下に説明す る。ＰＬＬ２１２は、線１１５の基 準周波数信号に同期される出力周波数信号を線１１６または１１７に生成する。 線１１６または１１７の出力周波数信号は、線１１６または１１７の出力周波数 信号の周波数が線１１５の基準周波数信号の周波数に対して所定の周波数関係を 持つときに、線１１５の基準周波数信号に同期、すなわち「ロック」される。ロ ック条件下では、ＰＬＬ２１２は、通常は、線１１５の基準周波数信号と線１１ ６または線１１７の出力周波数信号との間に一定の位相差を与える。この一定の 位相差は、ゼロを含む所望の値とする。このような信号の所望の位相差の偏差が 広がると、すなわち、たとえば線１１５の基準周波数信号の周波数またはデータ ・バス１１８を介したＰＬＬのプログラミング可能なパラメータなどの変動によ り線２０７の位相誤差が広がると、ＰＬＬは線１１６または１１７の出力周波数 信号の周波数を調節して、線２０７の位相誤差が一定の位相差の値に近づくよう にする。 ＤＲＸモードで起こる場合などのように、動作不能になった期間の後で、ＰＬ Ｌ周波数シンセサイザが再び動作可能になるときに問題が起こる。理想的には、 ＶＣＯに対する周波数制御線上の電圧は、動作不能／再動作可能シーケンス全体 を通じて一定の値であるとする。それでも、ＶＣＯが再び動作可能になったとき の周波数は、動作不能になるすぐ前の周波数とは、一時的に異なる場合がある。 この一時的な差は、ＶＣＯとそのバイアス回路構成とが安定す るために必要とされる間は続く。通常、ＶＣＯは電源ノイズおよびスプリアス信 号に対して非常に敏感であるので、その電源接続にはスーパーフィルタまたは大 きな容量性をもつ濾波を採用することが多い。ＶＣＯバイアス条件がその定常状 態値に安定するには、かなりの時間が必要になる。この間に、ＰＬＬは、位相お よび周波数誤差を検出し、制御線を駆動してその誤差を修正する。この修正によ って、ＶＣＯは、ＶＣＯバイアス条件が定常状態に到達した後も、動作不能にな る前の周波数を超過する。結果として起こるこの超過（オーバーシュート）は、 安定するまでに時間がかかり、誤修正が回避された場合よりもループがロックす るのに多くの時間がかかる。 従来の技術により提供される解決策の１つは、ＰＬＬのＶＣＯ部分を連続的に 動作可能の状態に保ち、ＰＬＬの残りの部分を動作不能にすることにより、ＤＲ Ｘモードの再ロック時間を最小限にすることである。しかし、この解決策の欠点 は、ＶＣＯがＰＬＬ電流ドレインのかなりの部分を引き出し、ＤＲＸモードの電 流節約分が少なくなることである。 従来の技術により提供される別の解決策は、ＶＣＯを不連続的に動作させるこ とである。しかし、この方法の欠点は、ＰＬＬのターンオン回復法では、ＶＣＯ スーパーフィルタの有限のターンオン時間および／またはバイアス電流が無視さ れることである。さらに、この解決策により、電 源ノイズとスプリアス信号がＰＬＬの出力に結合されてしまう。 従って、位相ロック・ループの要素を動作可能にして、位相ロック・ループの ロック時間を速める装置および方法が必要である。 図面の簡単な説明 第１図は、従来の無線通信トランシーバのブロック図である。 第２図は、第１図の無線通信トランシーバに用いられる従来の位相ロック・ル ープ周波数シンセサイザのブロック図である。 第３図は、本発明による、第１図の無線通信トランシーバに用いられる位相ロ ック・ループのブロック図である。 第４図は、出力周波数信号と時間を表す第１グラフと、出力電圧信号と時間を 表す第２グラフを示し、それぞれの信号は本発明による第３図の位相ロック・ル ープ内に表される。 第５図は、第３図の位相ロック・ループの要素を動作可能にする段階を説明す る流れ図である。 好適な実施例の詳細説明 本発明により、位相ロック・ループ（ＰＬＬ）の要素を動作可能にする装置お よび方法により、上記の必要性が実質的に満たされる。本発明により、ＰＬＬに は複数の要素が含まれる。制御信号に応答して、各要素を動作可能および動作不 能にすることができる。各要素は、出力信号を生成する。各要素は、要素が動作 可能になる第１時刻と、第１時刻の後で起こり、要素の出力信号が定常状態条件 に到達する第２時刻との間の時間差により定義される応答時間を有する。複数の 要素のうち、第１応答時間を有する第１要素は、第１制御信号に応答して第１時 刻に動作可能になる。複数の要素のうち、第１応答時間より短い第２応答時間を 有する第２要素は、第１応答時間と第２制御信号とに応答して動作可能になる。 本発明は、ＰＬＬのロック時間を速くするという利点を有する。 本発明は、第３図ないし第５図を参照するとさらによく理解することができる 。第３図は、本発明による第１図のトランシーバに用いる位相ロック・ループの ブロック図を示す。ＰＬＬ３００の全体構造および動作は、第２図の従来のＰＬ Ｌ２１２と同様であるが、コントローラ３０１が追加されている点が異なる。コ ントローラ３０１は、データ・バス１１８上にＰＬＬ状態制御信号を受信するよ うに結合され、線３０２に第１制御信号を、線３０３に第２制御信号を生成する ように動作する。コントローラ３０１は、複数の要素のうち第１応答時間を有す る第１要素を、線３ ０２の第１制御信号に応答して、第１時刻に動作可能にし、複数の要素のうち第 １応答時間より短い第２応答時間を有する第２要素を、第１応答時間および第２ 制御信号に応答して動作可能にする。 本発明の好適な実施例により、複数の要素のうちの第１要素は電圧制御発振器 である。 本発明の好適な実施例により、複数の要素のうちの第２要素はループ分周器で ある。あるいは、複数の要素のうちの第２要素は、位相検出器２０５またはルー プ・フィルタ２０３でもよい。 本発明の好適な実施例において、第１応答時間は固定される。あるいは、第１ 応答時間を可変にしてもよい。コントローラ３０１は、線３０４に第１応答時間 の指標を受信するように結合され、第１応答時間の指標に応答して線３０３に第 ２制御信号を制御するように動作する。 第４図は、出力周波数信号１１６または１１７と時間を表す第１グラフ４００ と、ループ・フィルタ出力電圧信号２０８と時間を表す第２グラフ４０１とを示 す。曲線４０３，４０５は、ＰＬＬ２１２が動作可能になったときの従来の技術 の応答を表す。曲線４０２，４０４は、本発明によりＰＬＬ３００が制御信号３ ０２，３０３により動作可能になったときの応答を表す。グラフ４００は、ＶＣ Ｏ２０４の出力周波数信号１１６または１１７を時間に関して示す。第２グラフ ４０１は、ループ・フィルタ２０３の線 ２０８上の出力電圧信号を時間に関して表す。時間軸には、時刻ｔ１〜ｔ４が含 まれ、これは第１グラフ４００と第２グラフ４０１との間で対応関係を持つ。 時刻ｔ１で、ＰＬＬ２１２およびＰＬＬ３００は両方とも動作不能になる。出 力周波数信号１１６または１１７は、曲線４０６に追随し、ＶＣＯ出力周波数信 号１１６または１１７の周波数は、時間が進むにつれて小さくなり、これは周波 数がｔ１とｔ２との間でゼロに達するまで続く。曲線４０６は、ＰＬＬ２１２お よびＰＬＬ３００に関して同じであるが、これはＶＣＯ２０４が時刻ｔ１でいず れのＰＬＬにおいても動作不能になるためである。時刻ｔ１とｔ２の間で、ルー プ・フィルタ出力電圧２０８は、ループ・フィルタ２０３の容量により一定に保 持されるが、これを時刻ｔ１とｔ２の間の曲線４０４により示す。 いずれも時刻ｔ２で始まる曲線４０２，４０３は、以下のように生成される。 曲線４０３を生成するには、ＰＬＬ周波数シンセサイザ３００が従来の技術によ り時刻ｔ２に動作可能になる。従来の技術には、同時刻に動作可能になるループ 分周器２０５，ＶＣＯ２０４，ループ・フィルタ２０３および位相検出器２０２ が含まれる。位相検出器２０２は、時刻ｔ２で、ほとんど瞬間的に、出力周波数 信号２０４の周波数が曲線４０７に対応する周波数よりも低いことを検出する。 位相誤差信号２０７は、第２グラフ４０１の曲線４０５に示されるように、出力 周波数信号２０４ の周波数を修正しようとするために生成される。その結果、出力周波数信号２０ ４の周波数は、曲線４０３に追随し、曲線４０７により示される周波数を超過す る。ＰＬＬの修正動作が、出力周波数信号２０４の遅い応答時間を過補償するの で、この超過が起こる。従来技術による方法を用いる出力周波数信号２０４の周 波数は、曲線４０３に追随し、時刻ｔ４までその最終値に安定することはない。 新規のＰＬＬ３００は、時刻ｔ２で制御信号３０２によりＶＣＯ２０４だけを 動作可能にする。制御信号３０３により、ＰＬＬ３００の他の要素は動作不能の ままになる。新規のＰＬＬ３００では、位相検出器２０２は線２０７で位相誤差 信号を生成しないが、これはグラフ４０１の曲線４０４で示される。その結果、 出力周波数信号２０４の周波数がグラフ４００の曲線４０２に追随する。新規の ＰＬＬ３００では、曲線４０２は超過を起こさず、曲線４０７と同じ周波数値に 対応するｔ３付近において、その最終周波数値に到達する。新規のＰＬＬ３００ では、ＰＬＬ３００のその他の要素がｔ３で動作可能になる。位相検出器は大き な位相誤差信号２０７を生成することはなく、出力周波数信号２０４の周波数は 、時刻ｔ３の後非常に短い時間で安定化する。これに対し、従来技術のＰＬＬ２ １２は、その出力周波数が安定するのに時刻ｔ４まで必要とする。これを曲線４ ０３で示す。ＰＬＬ３００のロック時間は、ｔ４−ｔ３で表される時間差の分だ け従来の技術より短縮 される。 第５図は、第３図の位相ロック・ループの要素を動作可能にする段階を説明す る流れ図である。流れ図は、ステップ５００で始まる。ステップ５０１で、無線 周波数信号が受信され、被受信信号を生成する。ステップ５０２で、無線周波数 受信機が、被受信信号に応答して動作可能になる。流れ図は、ステップ５０６で 終了する。無線周波数受信機を動作可能にする段階５０２には、ステップ５０３ 〜５０５が含まれる。ステップ５０３で、ＰＬＬ周波数シンセサイザの要素が動 作可能になる。ステップ５０４で、複数の要素のうち、第１応答時間を有する第 １要素が、第１制御信号に応答して第１時刻に動作可能になる。ステップ５０５ で、複数の要素のうち、第１応答時間より短い第２応答時間を有する第２要素が 、第１応答時間および第２制御信号に応答して動作可能になる。 第５図のステップ５０３により、ステップ５０４，５０５により説明される独 自の方法でＰＬＬ周波数シンセサイザの要素が動作可能になる。ステップ５０４ で、最も遅い応答時間を持つＰＬＬ周波数シンセサイザの要素が最初に動作可能 になる。好適な実施例においては、ＶＣＯが最も遅い応答時間を持ち、そのため に、制御信号３０２に対応する第１制御信号で、ＶＣＯが最初に動作可能になる 。ステップ５０５で、ＶＣＯ２０４より短い応答時間を持つ第２要素が動作可能 になる。好適な実施例においては、 第２要素は、ループ分周器２０５である。制御信号３０３は、第１応答時間に応 答してループ分周器２０５を動作可能にするが、これは、ループ分周器２０５が 動作可能になる前にＶＣＯ２０４が実質的に定常状態に達するまで、制御信号３ ０３が遅延されることを意味する。ＶＣＯ２０４を最初に動作可能にし、ＰＬＬ ３００の他の要素を動作可能にするのを待つことにより、出力周波数信号１１６ または１１７の周波数の超過が阻止され、それによりＰＬＬ３００のロック時間 が短縮される。 本発明により、位相ロック・ループ（ＰＬＬ）の要素を動作可能にする装置お よび方法により、上記の必要性が実質的に満足される。本発明により、ＰＬＬに は複数の要素が含まれる。各要素は、制御信号に応答して動作可能および動作不 能になることができる。各要素は出力信号を生成する。各要素は、要素が動作可 能になる第１時刻と、第１時刻の後で起こり、要素の出力信号が定常状態条件に 到達する第２時刻との間の時間差により定義される応答時間を有する。複数の要 素のうち、第１応答時間を有する第１要素は、第１制御信号に応答して第１時刻 に動作可能になる。複数の要素のうち、第１応答時間より短い第２応答時間を有 する第２要素は、第１応答時間と第２制御信号とに応答して動作可能になる。本 発明は、ＰＬＬのロック時間を速くするという利点を有する。 本発明は、説明的な実施例に関して説明されたが、これ らの特定の実施例に本発明を制限する意図はない。添付の請求項に説明される本 発明の精神および範囲から逸脱することなく変形および修正が可能であることは 、当業者には理解頂けよう。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ， ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，Ｔ Ｄ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ)，ＡＭ，Ａ Ｔ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ， ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＴ，Ｌ Ｕ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ，ＳＫ， ＴＪ，ＴＴ，ＵＡ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．各要素が出力信号を生成し、各要素が、要素が動作可能になる第１時刻（ ｔ２）と、前記第１時刻の後に起こり前記要素の前記出力信号が定常状態条件に 到達する第２時刻（ｔ３）との間の時間差により定義される応答時間を有する複 数の要素を有する位相ロック・ループ（ＰＬＬ）において、前記ＰＬＬの前記複 数の要素を動作可能にする方法であって： 前記複数の要素のうち、第１応答時間を有する第１要素を、第１制御信号に応 答して前記第１時刻（ｔ２）において動作可能にする段階；および 前記複数の要素のうち、前記第１応答時間より短い第２応答時間を有する第２ 要素を、前記第１応答時間および第２制御信号に応答して動作可能にする段階； によって構成されることを特徴とする方法。 ２．前記複数の要素のうち前記第１要素が電圧制御発振器である請求項１記載 の方法。 ３．前記複数の要素のうち前記第２要素がループ分周器である請求項１記載の 方法。 ４．前記複数の要素のうち前記第２要素が位相検出器である請求項１記載の方 法。 ５．前記複数の要素のうち前記第２要素がループ・フィルタである請求項１記 載の方法。 ６．前記第１応答時間が固定される請求項１記載の方法。 ７．前記第１応答時間が可変である請求項１記載の方法。 ８．前記第１応答時間の指標を監視する段階；および 前記第１応答時間の前記の監視される指標に応答して、前記第２制御信号を制 御する段階； によってさらに構成される請求項１記載の方法。 ９．位相ロック・ループ（ＰＬＬ）状態制御信号に応答して動作可能状態およ び動作不能状態を有する位相ロック・ループ（ＰＬＬ）であって、各要素が出力 信号を生成し、各要素が、要素が動作可能になる第１時刻（ｔ２）と、前記第１ 時刻の後に起こり前記要素の前記出力信号が定常状態条件に到達する第２時刻（ ｔ３）との間の時間差により定義される応答時間を有する複数の要素を有する位 相ロック・ループ（ＰＬＬ）において、前記ＰＬＬの前記複数の要素を動作可能 にする装置であって： 前記ＰＬＬ状態制御信号を受信するように結合され、第１および第２制御信号 を生成するように動作するコントローラであって、前記コントローラが、前記第 １制御信号に応答して前記第１時刻（ｔ２）において、前記複数の要素のうち第 １応答時間を有する第１要素を動作可能にし、前記第１応答時間および前記第２ 制御信号に応答して、前記複数の要素のうち前記第１応答時間より短い第２応答 時間を有する第２要素を動作可能にするコントローラ； によって構成されることを特徴とする装置。 １０．前記コントローラが前記第１応答時間の指標を受信するように結合され 、前記第１応答時間の前記指標に応答して前記第２制御信号を制御するように動 作する請求項９記載の装置。