JPH0766641B2 - サ−ボトラツクライタにおけるマスタクロツク作成装置 - Google Patents
サ−ボトラツクライタにおけるマスタクロツク作成装置Info
- Publication number
- JPH0766641B2 JPH0766641B2 JP61178633A JP17863386A JPH0766641B2 JP H0766641 B2 JPH0766641 B2 JP H0766641B2 JP 61178633 A JP61178633 A JP 61178633A JP 17863386 A JP17863386 A JP 17863386A JP H0766641 B2 JPH0766641 B2 JP H0766641B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- master clock
- side peak
- clock pulse
- peak detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、サーボトラックライタにおいて、ディスク
型記録媒体にサーボ情報を書込む際の基準として用いる
マスタクロックパルスを作成するための装置である。
型記録媒体にサーボ情報を書込む際の基準として用いる
マスタクロックパルスを作成するための装置である。
磁気ディスク用サーボトラックライタにおいては、ディ
スクへのサーボ情報の書込みは、ディスクの微小回転位
置に同期したマスタクロックパルスを基準の位置情報と
して用いて行なっている。したがって、サーボ情報の書
込み精度の良否は、このマスタクロックパルスの精度の
良否に依存している。
スクへのサーボ情報の書込みは、ディスクの微小回転位
置に同期したマスタクロックパルスを基準の位置情報と
して用いて行なっている。したがって、サーボ情報の書
込み精度の良否は、このマスタクロックパルスの精度の
良否に依存している。
このマスタクロックパルスを得るために従来採用してい
た方式の一例を示すと、次の通りである。
た方式の一例を示すと、次の通りである。
（１） サーボ情報を書込むべきディスクの裏面に、基
準クロックデータを予め書込んでおく。
準クロックデータを予め書込んでおく。
（２） ディスクにサーボ情報を書込むときに、裏面に
記録されている基準クロックデータの読出しを同時に行
なう。
記録されている基準クロックデータの読出しを同時に行
なう。
この基準クロックデータの読出し波形の一例を図示する
と第４図（ａ）の通りである。
と第４図（ａ）の通りである。
（３） 第３図のようなマスタクロック作成装置を用
い、入力波形の正極性側ピーク（Ｐ側ピークと呼ぶ）を
検出するＰ側ピーク検出器Ａと、入力波形の負極性側ピ
ーク（Ｎ側ピークと呼ぶ）を検出するＮ側ピーク検出器
Ｂとに前記読出し波形を夫々与える。
い、入力波形の正極性側ピーク（Ｐ側ピークと呼ぶ）を
検出するＰ側ピーク検出器Ａと、入力波形の負極性側ピ
ーク（Ｎ側ピークと呼ぶ）を検出するＮ側ピーク検出器
Ｂとに前記読出し波形を夫々与える。
この装置において、Ｐ側ピーク検出器Ａから出力された
Ｐ側ピーク検出パルス（第４図（ｂ）参照）及びＮ側ピ
ーク検出器Ｂから出力されたＮ側ピーク検出パルス（第
４図（ｃ）参照）は、オア回路Ｃに与えられる。オア回
路Ｃの出力（すなわちＰ側ピーク検出パルスとＮ側ピー
ク検出パルスとを合成したパルス）（第４図（ｄ）参
照）は、PLL回路Ｄに与えられる。PLL回路Ｄからは、こ
の合成パルスに同期したクロックパルス（第４図（ｅ）
参照）が出力される。このPLL回路Ｄの出力クロックパ
ルスを、マスタクロックパルスとして用いる。
Ｐ側ピーク検出パルス（第４図（ｂ）参照）及びＮ側ピ
ーク検出器Ｂから出力されたＮ側ピーク検出パルス（第
４図（ｃ）参照）は、オア回路Ｃに与えられる。オア回
路Ｃの出力（すなわちＰ側ピーク検出パルスとＮ側ピー
ク検出パルスとを合成したパルス）（第４図（ｄ）参
照）は、PLL回路Ｄに与えられる。PLL回路Ｄからは、こ
の合成パルスに同期したクロックパルス（第４図（ｅ）
参照）が出力される。このPLL回路Ｄの出力クロックパ
ルスを、マスタクロックパルスとして用いる。
ところで、磁気ディスクからの読出し波形は、電磁変換
特性やピークシフトを原因として、更には増幅回路によ
る波形ひずみを原因として、Ｐ側ピークからＮ側ピーク
までの間隔（第４図のα）とＮ側ピークからＰ側ピーク
までの間隔（第４図のβ）とが一致しない場合がある。
したがって、Ｐ側ピーク検出パルスとＮ側ピーク検出パ
ルスとの合成パルスに基づいてマスタクロックパルスを
作成する従来の装置では、マスタクロックパルスにジッ
タが生じることがあった。そのため、従来のマスタクロ
ック作成装置では、サーボ情報の高精度な書込みを可能
ならしめることは困難であった。
特性やピークシフトを原因として、更には増幅回路によ
る波形ひずみを原因として、Ｐ側ピークからＮ側ピーク
までの間隔（第４図のα）とＮ側ピークからＰ側ピーク
までの間隔（第４図のβ）とが一致しない場合がある。
したがって、Ｐ側ピーク検出パルスとＮ側ピーク検出パ
ルスとの合成パルスに基づいてマスタクロックパルスを
作成する従来の装置では、マスタクロックパルスにジッ
タが生じることがあった。そのため、従来のマスタクロ
ック作成装置では、サーボ情報の高精度な書込みを可能
ならしめることは困難であった。
この発明は上述の点に鑑みてなされたもので、ジッタを
含まない高精度なマスタクロックパルスを作成すること
のできるマスタクロック作成装置を提供しようとするも
のである。
含まない高精度なマスタクロックパルスを作成すること
のできるマスタクロック作成装置を提供しようとするも
のである。
この発明に係るマスタクロック作成装置は、ディスク型
記録媒体に予め書込まれた基準クロックデータを読出
し、この読出し波形に基づいて電気的マスタクロックパ
ルスを作成する装置であって、前記読出し波形の正極性
または負極性のいずれか一方のみのピークを検出し、該
ピークに対応してピーク検出パルスを出力するピーク検
出手段と、前記ピーク検出パルスを入力し、入力したパ
ルスの２倍の周波数のクロックパルスをマスタクロック
パルスとして発生するPLL（フェーズロックトループ）
回路から成るクロックパルスパルス発生回路とを具えた
ことを特徴としている。
記録媒体に予め書込まれた基準クロックデータを読出
し、この読出し波形に基づいて電気的マスタクロックパ
ルスを作成する装置であって、前記読出し波形の正極性
または負極性のいずれか一方のみのピークを検出し、該
ピークに対応してピーク検出パルスを出力するピーク検
出手段と、前記ピーク検出パルスを入力し、入力したパ
ルスの２倍の周波数のクロックパルスをマスタクロック
パルスとして発生するPLL（フェーズロックトループ）
回路から成るクロックパルスパルス発生回路とを具えた
ことを特徴としている。
読出し波形がピーク検出手段に与えられると、ピーク検
出手段からは、該波形の正極性側ピーク（Ｐ側ピーク）
又は負極性側ピーク（Ｎ側ピーク）のいずれか一方に対
応してピーク検出パルスが出力される。このピーク検出
パルスはパルス発生回路に与えられ、パルス発生回路か
らはピーク検出パルスの整数倍の周波数のクロックパル
スがマスタクロックパルスとして発生する。
出手段からは、該波形の正極性側ピーク（Ｐ側ピーク）
又は負極性側ピーク（Ｎ側ピーク）のいずれか一方に対
応してピーク検出パルスが出力される。このピーク検出
パルスはパルス発生回路に与えられ、パルス発生回路か
らはピーク検出パルスの整数倍の周波数のクロックパル
スがマスタクロックパルスとして発生する。
このように、読出し波形のＰ側ピーク又はＮ側ピークの
いずれか一方のみに基づいてマスタクロックパルスが作
成されるので、前述したＰ側ピークからＮ側ピークまで
の間隔とＮ側ピークからＰ側ピークまでの間隔との不一
致とは無関係に、ジッタを含まない高精度なマスタクロ
ックパルスが作成される。
いずれか一方のみに基づいてマスタクロックパルスが作
成されるので、前述したＰ側ピークからＮ側ピークまで
の間隔とＮ側ピークからＰ側ピークまでの間隔との不一
致とは無関係に、ジッタを含まない高精度なマスタクロ
ックパルスが作成される。
以下、添付図面を参照してこの発明の実施例を詳細に説
明する。
明する。
第１図はこの発明に係るマスタクロック作成装置の一実
施例を示す。この装置において、Ｐ側ピーク検出器１
は、入力した波形のＰ側ピークのみを検出するものであ
る。サーボ情報書込み回路（図示せず）により磁気ディ
スク（図示せず）にサーボ情報を書込むとき、該ディス
クの裏面に予め記録されている基準クロックデータが同
時に読出され、その読出し波形がＰ側ピーク検出器１に
与えられる。
施例を示す。この装置において、Ｐ側ピーク検出器１
は、入力した波形のＰ側ピークのみを検出するものであ
る。サーボ情報書込み回路（図示せず）により磁気ディ
スク（図示せず）にサーボ情報を書込むとき、該ディス
クの裏面に予め記録されている基準クロックデータが同
時に読出され、その読出し波形がＰ側ピーク検出器１に
与えられる。
Ｐ側ピーク検出器１から出力されたＰ側ピーク検出パル
スは、PLL（フェーズロックトループ）回路２内の位相
比較器３に与えられる。PLL回路２は内部分周比“2"の
分周器４を具えたものであり、位相比較器３では、VCO
（電圧制御発生回路）５の出力を分周器４により1/2分
周した信号とＰ側ピーク検出パルスとの位相比較が行な
われる。尚、PLL回路２において、チャージポンプ６は
位相差分をコンデンサへの充放電用電流に変換する回
路、ループフィルタ７はPLL回路２の位相を補償するた
めの回路、でありいずれもPLL回路に通常具えられたも
のである。
スは、PLL（フェーズロックトループ）回路２内の位相
比較器３に与えられる。PLL回路２は内部分周比“2"の
分周器４を具えたものであり、位相比較器３では、VCO
（電圧制御発生回路）５の出力を分周器４により1/2分
周した信号とＰ側ピーク検出パルスとの位相比較が行な
われる。尚、PLL回路２において、チャージポンプ６は
位相差分をコンデンサへの充放電用電流に変換する回
路、ループフィルタ７はPLL回路２の位相を補償するた
めの回路、でありいずれもPLL回路に通常具えられたも
のである。
このPLL回路２内のVCO5から出力されるクロックパルス
が、マスタクロックパルスとして前記サーボ情報書込み
回路で利用される。
が、マスタクロックパルスとして前記サーボ情報書込み
回路で利用される。
このマスタクロック作成装置におけるマスタクロックパ
ルスの作成動作を示すと、次の通りである。
ルスの作成動作を示すと、次の通りである。
磁気ディスクの裏面の読出しが行なわれ、読出し波形
（第２図（ａ）参照）がＰ側ピーク検出器１に与えられ
ると、Ｐ側ピーク検出器１からＰ側ピーク検出パルス
（第２図（ｂ）参照）が出力され、このＰ側ピーク検出
パルスと、VCO5の出力を分周器４により1/2分周した信
号とが、位相比較器３によって位相比較される。その結
果、VCO5からは、分周器４の出力信号がＰ側ピーク検出
パルスに同期するようなクロックパルス、すなわちＰ側
ピーク検出パルスに同期し且つ該パルスの２倍の周波数
をもつクロックパルス（第２図（ｃ）参照）が出力され
る。
（第２図（ａ）参照）がＰ側ピーク検出器１に与えられ
ると、Ｐ側ピーク検出器１からＰ側ピーク検出パルス
（第２図（ｂ）参照）が出力され、このＰ側ピーク検出
パルスと、VCO5の出力を分周器４により1/2分周した信
号とが、位相比較器３によって位相比較される。その結
果、VCO5からは、分周器４の出力信号がＰ側ピーク検出
パルスに同期するようなクロックパルス、すなわちＰ側
ピーク検出パルスに同期し且つ該パルスの２倍の周波数
をもつクロックパルス（第２図（ｃ）参照）が出力され
る。
このようにしてVCO5から出力されたマスタクロックパル
スは、Ｐ側ピーク検出パルスのみに基づいて作成された
ものなので、読出し波形のＰ側ピークからＮ側ピークま
での間隔とＮ側ピークからＰ側ピークまでの間隔との不
一致とは無関係に、均一な周波数をもつ、ジッタを含ま
ない、高精度なクロックパルスである。
スは、Ｐ側ピーク検出パルスのみに基づいて作成された
ものなので、読出し波形のＰ側ピークからＮ側ピークま
での間隔とＮ側ピークからＰ側ピークまでの間隔との不
一致とは無関係に、均一な周波数をもつ、ジッタを含ま
ない、高精度なクロックパルスである。
尚、この実施例では、Ｐ側ピーク検出器を設け、該検出
器から出力されたＰ側ピーク検出パルスのみに基づいて
PLL回路によりマスタクロックパルスを作成している
が、Ｐ側ピーク検出器のかわりにＮ側ピーク検出器を設
け、該Ｎ側ピーク検出器から出力されたＮ側ピーク検出
パルスのみに基づいてマスタクロックパルスを作成する
ようにしてもよい。
器から出力されたＰ側ピーク検出パルスのみに基づいて
PLL回路によりマスタクロックパルスを作成している
が、Ｐ側ピーク検出器のかわりにＮ側ピーク検出器を設
け、該Ｎ側ピーク検出器から出力されたＮ側ピーク検出
パルスのみに基づいてマスタクロックパルスを作成する
ようにしてもよい。
以上の通り、この発明に係るマスタクロック作成装置に
よれば、ジッタを含まない高精度なマスタクロックパル
スを作成することができる。したがって、このマスタク
ロック作成装置により作成されたマスタクロックパルス
を基準としてディスク型記録媒体にサーボ情報の書込み
を行なえば、サーボ情報の高精度な書込みを行なうこと
ができるようになる。
よれば、ジッタを含まない高精度なマスタクロックパル
スを作成することができる。したがって、このマスタク
ロック作成装置により作成されたマスタクロックパルス
を基準としてディスク型記録媒体にサーボ情報の書込み
を行なえば、サーボ情報の高精度な書込みを行なうこと
ができるようになる。
第１図はこの発明に係るマスタクロック作成装置の一実
施例を示すブロック図、第２図は第１図の各部の入出力
波形の一例を示す波形図、第３図は従来のマスタクロッ
ク作成装置の一例を示すブロック図、第４図は第３図の
各部の入出力波形の一例を示す波形図である。 １……Ｐ側ピーク検出器、２……PLL回路、３……位相
比較器、４……分周器、５……VCO、６……チャージポ
ンプ、７……ループフィルタ。
施例を示すブロック図、第２図は第１図の各部の入出力
波形の一例を示す波形図、第３図は従来のマスタクロッ
ク作成装置の一例を示すブロック図、第４図は第３図の
各部の入出力波形の一例を示す波形図である。 １……Ｐ側ピーク検出器、２……PLL回路、３……位相
比較器、４……分周器、５……VCO、６……チャージポ
ンプ、７……ループフィルタ。
Claims (1)
- 【請求項１】ディスク型記録媒体に予め書込まれた基準
クロックデータを読出し、この読出し波形に基づいて電
気的マスタクロックパルスを作成する装置であって、 前記読出し波形の正極性または負極性のいずれか一方の
みのピークを検出し、該ピークに対応してピーク検出パ
ルスを出力するピーク検出手段と、 前記ピーク検出パルスを入力し、入力したパルスの２倍
の周波数のクロックパルスをマスタクロックパルスとし
て発生するPLL（フェーズロックトループ）回路から成
るクロックパルスパルス発生回路と を具えたことを特徴とするサーボトラックライタにおけ
るマスタクロック作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178633A JPH0766641B2 (ja) | 1986-07-31 | 1986-07-31 | サ−ボトラツクライタにおけるマスタクロツク作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178633A JPH0766641B2 (ja) | 1986-07-31 | 1986-07-31 | サ−ボトラツクライタにおけるマスタクロツク作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6337873A JPS6337873A (ja) | 1988-02-18 |
| JPH0766641B2 true JPH0766641B2 (ja) | 1995-07-19 |
Family
ID=16051873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61178633A Expired - Fee Related JPH0766641B2 (ja) | 1986-07-31 | 1986-07-31 | サ−ボトラツクライタにおけるマスタクロツク作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766641B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526332A (en) * | 1993-06-22 | 1996-06-11 | Matsushita Electric Industrial Co., Ltd. | Reference clock generator for sampled servo type disk unit and disk unit |
| KR100553673B1 (ko) * | 1999-02-24 | 2006-02-24 | 삼성전자주식회사 | 전압 제어 발진 회로 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3996613A (en) * | 1975-10-21 | 1976-12-07 | Sperry Rand Corporation | Data recording and transmission apparatus utilizing non-consecutive zero coding |
| JPS54160219A (en) * | 1978-06-08 | 1979-12-18 | Fujitsu Ltd | Clock forming system |
| JPS5883370A (ja) * | 1981-11-12 | 1983-05-19 | Hitachi Electronics Eng Co Ltd | 磁気デイスク用サ−ボパタ−ン書込み間隔検査方法 |
-
1986
- 1986-07-31 JP JP61178633A patent/JPH0766641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6337873A (ja) | 1988-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4397011A (en) | Apparatus for reproducing disc record | |
| US4647828A (en) | Servo system | |
| US5786953A (en) | Arrangement for reproducing n digital signals having n phase-locked loops each including a phase shifter, controlled by an integrating element, arranged between a VCO output and a phase detector | |
| US4353099A (en) | Tape-recorded signal recovery method and apparatus | |
| US4194223A (en) | Magnetic recording detection | |
| US3938184A (en) | Digital flutter reduction system | |
| US4127878A (en) | Magnetic tape recorder/reproducer for ratio recording with synchronized internal and external clock rates | |
| JPH0766641B2 (ja) | サ−ボトラツクライタにおけるマスタクロツク作成装置 | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| JP3357208B2 (ja) | 同期信号発生装置 | |
| US4492990A (en) | Noise reduction system | |
| EP0023783A1 (en) | Data recovery circuit | |
| EP0700045A2 (en) | Reference clock generation circuit | |
| EP0056128A2 (en) | Phase synchronizing circuit | |
| JP3298121B2 (ja) | ディスクおよびディスク装置 | |
| JPS63111724A (ja) | クロツク再生位相同期回路 | |
| JP2529325B2 (ja) | スライス回路 | |
| JP2791509B2 (ja) | デジタル信号復調装置 | |
| JP3379655B2 (ja) | 光磁気ディスク再生方式 | |
| SU970445A1 (ru) | Устройство выделени синхроимпульсов | |
| JPH0211048B2 (ja) | ||
| JPS6217307B2 (ja) | ||
| JPS6155186B2 (ja) | ||
| JPS6259377B2 (ja) | ||
| JPH029025A (ja) | クロック発生方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |