JPH0766397A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0766397A JPH0766397A JP5210790A JP21079093A JPH0766397A JP H0766397 A JPH0766397 A JP H0766397A JP 5210790 A JP5210790 A JP 5210790A JP 21079093 A JP21079093 A JP 21079093A JP H0766397 A JPH0766397 A JP H0766397A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- channel region
- gate electrode
- mis transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＭＩＳトランジスタを有する半導体装置に関
し、該ＭＩＳトランジスタのチャネル領域のドレイン電
流による電流密度をチャネル幅方向に渡り均一化させ
て、ホットキャリアの局所的な生成を抑え、該ＭＩＳト
ランジスタのホットキャリア耐性を向上させる。 【構成】 当該ＭＩＳトランジスタのチャネル領域６Ａ
は、ドレインコンタクト８に近いところで遠いところよ
りチャネル長が大であるようにする。また、チャネル領
域６Ａのパターンは、ゲート電極３Ａのパターンに自己
整合されているようにする。４はソース領域、５はドレ
イン領域、７はソースコンタクト、である。
し、該ＭＩＳトランジスタのチャネル領域のドレイン電
流による電流密度をチャネル幅方向に渡り均一化させ
て、ホットキャリアの局所的な生成を抑え、該ＭＩＳト
ランジスタのホットキャリア耐性を向上させる。 【構成】 当該ＭＩＳトランジスタのチャネル領域６Ａ
は、ドレインコンタクト８に近いところで遠いところよ
りチャネル長が大であるようにする。また、チャネル領
域６Ａのパターンは、ゲート電極３Ａのパターンに自己
整合されているようにする。４はソース領域、５はドレ
イン領域、７はソースコンタクト、である。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＩＳトランジスタを
有する半導体装置に関する。ＭＩＳトランジスタは、シ
ョートチャネル化に伴いドレイン領域側でのホットキャ
リア生成が問題になってくる。本発明はこのホットキャ
リア生成に対する対策の提案である。
有する半導体装置に関する。ＭＩＳトランジスタは、シ
ョートチャネル化に伴いドレイン領域側でのホットキャ
リア生成が問題になってくる。本発明はこのホットキャ
リア生成に対する対策の提案である。
【０００２】
【従来の技術】図４は従来例の斜視図であり、ＭＩＳト
ランジスタの部分を示す。図中、１は半導体基板、２は
素子分離領域、３はゲート電極、４はソース領域、５は
ドレイン領域、６はチャネル領域、７はソースコンタク
ト、８はドレインコンタクト、である。
ランジスタの部分を示す。図中、１は半導体基板、２は
素子分離領域、３はゲート電極、４はソース領域、５は
ドレイン領域、６はチャネル領域、７はソースコンタク
ト、８はドレインコンタクト、である。
【０００３】図４において、従来のＭＩＳトランジスタ
は、ゲート電極３がゲート長を一定にしたパターンをな
し、そのゲート電極３に自己整合させてソース領域４と
ドレイン領域５を形成している。そのため、チャネル領
域６のパターンはゲート電極３のパターンに自己整合さ
れてチャネル長がゲート長と同様に一定している。
は、ゲート電極３がゲート長を一定にしたパターンをな
し、そのゲート電極３に自己整合させてソース領域４と
ドレイン領域５を形成している。そのため、チャネル領
域６のパターンはゲート電極３のパターンに自己整合さ
れてチャネル長がゲート長と同様に一定している。
【０００４】
【発明が解決しようとする課題】ところで、チャネル長
が一定である場合には、ドレイン電流としてチャネル領
域６を通る電流の密度がチャネル幅方向の位置により変
化して、その電流密度が局所的に大となる部位が生じ、
そのことが結果的にＭＩＳトランジスタの特性を劣化さ
せるホットキャリアの生成原因となっていた。
が一定である場合には、ドレイン電流としてチャネル領
域６を通る電流の密度がチャネル幅方向の位置により変
化して、その電流密度が局所的に大となる部位が生じ、
そのことが結果的にＭＩＳトランジスタの特性を劣化さ
せるホットキャリアの生成原因となっていた。
【０００５】これは、ドレインコンタクト８から流れる
ドレイン電極の電流経路が、チャネル領域６のドレイン
コンタクト８に近いところで９ａのようになり遠いとこ
ろで９ｂのようになるためである。即ち、電流経路９ａ
と９ｂを比較すると、チャネル領域６における経路長が
等しくとも、拡散領域（ドレイン領域５、ソース領域
４）における経路長に差があって、電流経路９ａの抵抗
が電流経路９ｂのそれより小になっている。このことか
ら、チャネル領域６では電流経路９ａの電流密度が電流
経路９ｂのそれより大となり、ドレイン領域５のチャネ
ル領域６側における電流経路９ａの部分からホットキャ
リアが局所的に生成される。
ドレイン電極の電流経路が、チャネル領域６のドレイン
コンタクト８に近いところで９ａのようになり遠いとこ
ろで９ｂのようになるためである。即ち、電流経路９ａ
と９ｂを比較すると、チャネル領域６における経路長が
等しくとも、拡散領域（ドレイン領域５、ソース領域
４）における経路長に差があって、電流経路９ａの抵抗
が電流経路９ｂのそれより小になっている。このことか
ら、チャネル領域６では電流経路９ａの電流密度が電流
経路９ｂのそれより大となり、ドレイン領域５のチャネ
ル領域６側における電流経路９ａの部分からホットキャ
リアが局所的に生成される。
【０００６】そして、このことが当該ＭＩＳトランジス
タのホットキャリア耐性を低下させている。従って、こ
のホットキャリア耐性の低下を防止するためには、ホッ
トキャリアの局所的な生成を抑えるようにすれば良く、
そのためには、上記電流密度が局所的に大となる部位を
生じさせないように、その電流密度のチャネル幅方向に
渡る均一化を図れば良い。
タのホットキャリア耐性を低下させている。従って、こ
のホットキャリア耐性の低下を防止するためには、ホッ
トキャリアの局所的な生成を抑えるようにすれば良く、
そのためには、上記電流密度が局所的に大となる部位を
生じさせないように、その電流密度のチャネル幅方向に
渡る均一化を図れば良い。
【０００７】そこで本発明は、ＭＩＳトランジスタを有
する半導体装置に関し、該ＭＩＳトランジスタのチャネ
ル領域のドレイン電流による電流密度が、チャネル幅方
向に渡り均一化されている半導体装置の提供を目的とす
る。
する半導体装置に関し、該ＭＩＳトランジスタのチャネ
ル領域のドレイン電流による電流密度が、チャネル幅方
向に渡り均一化されている半導体装置の提供を目的とす
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置は、ＭＩＳトランジスタを
有し、該ＭＩＳトランジスタのチャネル領域は、ドレイ
ンコンタクトに近いところで遠いところよりチャネル長
が大であることを特徴としている。また、前記チャネル
領域のパターンは、ゲート電極パターンに自己整合され
ていることを特徴としている。
に、本発明による半導体装置は、ＭＩＳトランジスタを
有し、該ＭＩＳトランジスタのチャネル領域は、ドレイ
ンコンタクトに近いところで遠いところよりチャネル長
が大であることを特徴としている。また、前記チャネル
領域のパターンは、ゲート電極パターンに自己整合され
ていることを特徴としている。
【０００９】
【作用】ＭＩＳトランジスタのチャネル領域のドレイン
電流による電流密度をチャネル幅方向に渡り均一化する
ためには、先に述べた電流経路９ａと９ｂの抵抗を揃え
るようにしてやれば良い。それぞれの抵抗は、チャネル
領域部分の抵抗と拡散領域部分の抵抗との和である。そ
こで本発明では、チャネル領域の見かけの比抵抗が拡散
領域の比抵抗より大であることに着目した。
電流による電流密度をチャネル幅方向に渡り均一化する
ためには、先に述べた電流経路９ａと９ｂの抵抗を揃え
るようにしてやれば良い。それぞれの抵抗は、チャネル
領域部分の抵抗と拡散領域部分の抵抗との和である。そ
こで本発明では、チャネル領域の見かけの比抵抗が拡散
領域の比抵抗より大であることに着目した。
【００１０】即ち、先に説明した従来例では、チャネル
領域のドレインコンタクトに近いところを通る電流経路
９ａの抵抗が、同じく遠いところを通る電流経路９ｂの
抵抗より小であった、このため、チャネル長に上記のよ
うな差を設けることにより、電流経路９ａと９ｂの抵抗
を揃えることができて、上記電流密度がチャネル幅方向
に渡り均一化される。そしてその結果として、当該ＭＩ
Ｓトランジスタはホットキャリアの局所的な生成が抑え
られてホットキャリア耐性が向上する。
領域のドレインコンタクトに近いところを通る電流経路
９ａの抵抗が、同じく遠いところを通る電流経路９ｂの
抵抗より小であった、このため、チャネル長に上記のよ
うな差を設けることにより、電流経路９ａと９ｂの抵抗
を揃えることができて、上記電流密度がチャネル幅方向
に渡り均一化される。そしてその結果として、当該ＭＩ
Ｓトランジスタはホットキャリアの局所的な生成が抑え
られてホットキャリア耐性が向上する。
【００１１】また、チャネル領域のパターンがゲート電
極パターンに自己整合されているならば、ゲート電極の
パターンを変更するのみで従来の工程を変更することな
く所望のチャネル領域を形成できるので、製造の際に極
めて好都合である。
極パターンに自己整合されているならば、ゲート電極の
パターンを変更するのみで従来の工程を変更することな
く所望のチャネル領域を形成できるので、製造の際に極
めて好都合である。
【００１２】
【実施例】以下本発明の実施例について図１〜図３を用
いて説明する。図１は第１実施例の斜視図、図２は第２
実施例の斜視図、図３は第３実施例の斜視図、であり、
何れも従来例を説明した図４と同様にＭＩＳトランジス
タの部分を示し、全図を通し同一符号は同一対象物を示
す。
いて説明する。図１は第１実施例の斜視図、図２は第２
実施例の斜視図、図３は第３実施例の斜視図、であり、
何れも従来例を説明した図４と同様にＭＩＳトランジス
タの部分を示し、全図を通し同一符号は同一対象物を示
す。
【００１３】図１において、この第１実施例は、先に図
４で説明した従来例のゲート電極３をゲート電極３Ａに
変更して、従来例の場合と同じ工程で製造したものであ
り、それに伴い、従来例のチャネル領域６はチャネル領
域６Ａに変わっている。即ち、ゲート電極３Ａは、ゲー
ト電極３に対し、ドレインコンタクト８に近い適宜な領
域でパターン幅を両側に拡げてゲート長を大きくしたも
のであり、チャネル領域６Ａのパターンは、ゲート電極
３Ａのパターンに自己整合されて、上記ゲート長を大き
くした部分でチャネル長が大きくなっている。
４で説明した従来例のゲート電極３をゲート電極３Ａに
変更して、従来例の場合と同じ工程で製造したものであ
り、それに伴い、従来例のチャネル領域６はチャネル領
域６Ａに変わっている。即ち、ゲート電極３Ａは、ゲー
ト電極３に対し、ドレインコンタクト８に近い適宜な領
域でパターン幅を両側に拡げてゲート長を大きくしたも
のであり、チャネル領域６Ａのパターンは、ゲート電極
３Ａのパターンに自己整合されて、上記ゲート長を大き
くした部分でチャネル長が大きくなっている。
【００１４】第１実施例の具体的な寸法は次の通りであ
る（図１参照）。コンタクト７と８はゲート幅の中心で
ゲート電極３Ａの中心軸に対象な位置に配置してある。 ゲート長（大きくしない部分）ａ： ０．５μm ゲート長（大きくした部分） ｂ： ０．６μm ゲート幅（全幅） ｃ：２０ μm ゲート幅（ゲート長ｂの部分）ｄ： ４．５μm コンタクト径 ｅ： ０．８μm ゲート電極・コンタクト間距離ｆ： ０．９μm 但し、ゲート幅ｄはゲート幅ｃの中心に位置する。これ
は、ゲート幅ｄの中心がコンタクト７と８を結ぶ線上と
なるようにするためである。
る（図１参照）。コンタクト７と８はゲート幅の中心で
ゲート電極３Ａの中心軸に対象な位置に配置してある。 ゲート長（大きくしない部分）ａ： ０．５μm ゲート長（大きくした部分） ｂ： ０．６μm ゲート幅（全幅） ｃ：２０ μm ゲート幅（ゲート長ｂの部分）ｄ： ４．５μm コンタクト径 ｅ： ０．８μm ゲート電極・コンタクト間距離ｆ： ０．９μm 但し、ゲート幅ｄはゲート幅ｃの中心に位置する。これ
は、ゲート幅ｄの中心がコンタクト７と８を結ぶ線上と
なるようにするためである。
【００１５】そして、上記寸法の実施例と、ゲート長を
大きくした部分を設けないで同一寸法にした従来例とに
ついて、ホットキャリア耐性としての特性を比較したと
ころ、或るドレイン電流の下で、実施例のホットキャリ
ア発生量が従来例のそれより約２０％減少している結果
を得た。
大きくした部分を設けないで同一寸法にした従来例とに
ついて、ホットキャリア耐性としての特性を比較したと
ころ、或るドレイン電流の下で、実施例のホットキャリ
ア発生量が従来例のそれより約２０％減少している結果
を得た。
【００１６】図２において、この第２実施例は、先に図
４で説明した従来例のゲート電極３をゲート電極３Ｂに
変更して、従来例の場合と同じ工程で製造したものであ
り、それに伴い、従来例のチャネル領域６はチャネル領
域６Ｂに変わっている。即ち、ゲート電極３Ｂは、ゲー
ト電極３に対し、ドレインコンタクト８に近い適宜な領
域でパターン幅を片側に拡げてゲート長を大きくしたも
のであり、チャネル領域６Ｂのパターンは、ゲート電極
３Ｂのパターンに自己整合されて、上記ゲート長を大き
くした部分でチャネル長が大きくなっている。この構成
によってもホットキャリア耐性に対し第１実施例と同様
に機能することは容易に理解されよう。
４で説明した従来例のゲート電極３をゲート電極３Ｂに
変更して、従来例の場合と同じ工程で製造したものであ
り、それに伴い、従来例のチャネル領域６はチャネル領
域６Ｂに変わっている。即ち、ゲート電極３Ｂは、ゲー
ト電極３に対し、ドレインコンタクト８に近い適宜な領
域でパターン幅を片側に拡げてゲート長を大きくしたも
のであり、チャネル領域６Ｂのパターンは、ゲート電極
３Ｂのパターンに自己整合されて、上記ゲート長を大き
くした部分でチャネル長が大きくなっている。この構成
によってもホットキャリア耐性に対し第１実施例と同様
に機能することは容易に理解されよう。
【００１７】図３において、この第３実施例は、先に図
４で説明した従来例のゲート電極３をゲート電極３Ｃに
変更して、従来例の場合と同じ工程で製造したものであ
り、それに伴い、従来例のチャネル領域６はチャネル領
域６Ｃに変わっている。即ち、ゲート電極３Ｂは、ゲー
ト電極３に対し、ドレインコンタクト８に近い適宜な領
域でパターン幅を両側に２段階に拡げてゲート長を２段
階に大きくしたものであり、チャネル領域６Ｃのパター
ンは、ゲート電極３Ｃのパターンに自己整合されて、上
記ゲート長を大きくした部分でチャネル長が２段階に大
きくなっている。この構成の場合には、ホットキャリア
耐性に対し第１実施例と類似して機能するが、従来例に
おける先に述べた電流密度のチャネル幅方向の分布を考
察すると、上記電流密度のチャネル幅方向に渡る均一化
が第１実施例の場合よりきめ細かくなし得ることが理解
されよう。
４で説明した従来例のゲート電極３をゲート電極３Ｃに
変更して、従来例の場合と同じ工程で製造したものであ
り、それに伴い、従来例のチャネル領域６はチャネル領
域６Ｃに変わっている。即ち、ゲート電極３Ｂは、ゲー
ト電極３に対し、ドレインコンタクト８に近い適宜な領
域でパターン幅を両側に２段階に拡げてゲート長を２段
階に大きくしたものであり、チャネル領域６Ｃのパター
ンは、ゲート電極３Ｃのパターンに自己整合されて、上
記ゲート長を大きくした部分でチャネル長が２段階に大
きくなっている。この構成の場合には、ホットキャリア
耐性に対し第１実施例と類似して機能するが、従来例に
おける先に述べた電流密度のチャネル幅方向の分布を考
察すると、上記電流密度のチャネル幅方向に渡る均一化
が第１実施例の場合よりきめ細かくなし得ることが理解
されよう。
【００１８】以上の説明から理解されるように、第３実
施例におけるゲート長の２段階変化は第２実施例のよう
にゲート電極パターンの片側で行っても良い。また、第
３実施例におけるゲート長の２段階変化を更に進展させ
て、ゲート電極パターンのパターン幅を曲線で変化させ
ても良い。
施例におけるゲート長の２段階変化は第２実施例のよう
にゲート電極パターンの片側で行っても良い。また、第
３実施例におけるゲート長の２段階変化を更に進展させ
て、ゲート電極パターンのパターン幅を曲線で変化させ
ても良い。
【００１９】なお、先に述べたゲート長ｂおよびゲート
幅ｄは、其以外の寸法や諸条件に応じて適宜に決定され
るものである。また、先に説明した第１実施例では、ソ
ースコンタクト７とドレインコンタクト８をゲート幅の
中心でゲート電極３Ａの中心軸に対象な位置に配置して
あるが、このソースコンタクト７とドレインコンタクト
８の配置は、斜め配列となる場合がある。その場合は、
先に述べたゲート幅ｄの中心をソースコンタクト７とド
レインコンタクト８を結ぶ線上にほぼ合わせるように
し、その線上よりドレインコンタクト８に近づけるのが
良い。それは、ホットキャリアの生成がドレイン領域５
のチャネル領域６側で生じるからである。このゲート幅
ｄの位置に関しては、第１実施例以外の実施例において
も同様である。
幅ｄは、其以外の寸法や諸条件に応じて適宜に決定され
るものである。また、先に説明した第１実施例では、ソ
ースコンタクト７とドレインコンタクト８をゲート幅の
中心でゲート電極３Ａの中心軸に対象な位置に配置して
あるが、このソースコンタクト７とドレインコンタクト
８の配置は、斜め配列となる場合がある。その場合は、
先に述べたゲート幅ｄの中心をソースコンタクト７とド
レインコンタクト８を結ぶ線上にほぼ合わせるように
し、その線上よりドレインコンタクト８に近づけるのが
良い。それは、ホットキャリアの生成がドレイン領域５
のチャネル領域６側で生じるからである。このゲート幅
ｄの位置に関しては、第１実施例以外の実施例において
も同様である。
【００２０】
【発明の効果】以上説明したように本発明によれば、Ｍ
ＩＳトランジスタを有する半導体装置に関し、該ＭＩＳ
トランジスタがチャネル領域のドレイン電流による電流
密度がチャネル幅方向に渡り均一化されている半導体装
置が提供されて、該ＭＩＳトランジスタはホットキャリ
アの局所的な生成が抑えられてホットキャリア耐性が向
上するようになり、当該半導体装置の高性能化、高信頼
性化に寄与するところが大きい。
ＩＳトランジスタを有する半導体装置に関し、該ＭＩＳ
トランジスタがチャネル領域のドレイン電流による電流
密度がチャネル幅方向に渡り均一化されている半導体装
置が提供されて、該ＭＩＳトランジスタはホットキャリ
アの局所的な生成が抑えられてホットキャリア耐性が向
上するようになり、当該半導体装置の高性能化、高信頼
性化に寄与するところが大きい。
【図１】 第１実施例の斜視図
【図２】 第２実施例の斜視図
【図３】 第３実施例の斜視図
【図４】 従来例の斜視図
１ 半導体基板 ２ 素子分離領域 ３，３Ａ，３Ｂ，３Ｃ ゲート電極 ４ ソース領域 ５ ドレイン領域 ６，６Ａ，６Ｂ，６Ｃ チャネル領域 ７ ソースコンタクト ８ ドレインコンタクト ９ａ，９ｂ 電流経路 ａ ゲート長（大きくしない部分） ｂ ゲート長（大きくした部分） ｃ ゲート幅（全幅） ｄ ゲート幅（ゲート長ｂの部分） ｅ コンタクト径 ｆ ゲート電極・コンタクト間距離
Claims (2)
- 【請求項１】 ＭＩＳトランジスタを有し、 該ＭＩＳトランジスタのチャネル領域は、ドレインコン
タクトに近いところで遠いところよりチャネル長が大で
あることを特徴とする半導体装置。 - 【請求項２】 前記チャネル領域のパターンは、ゲート
電極パターンに自己整合されていることを特徴とする請
求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5210790A JPH0766397A (ja) | 1993-08-26 | 1993-08-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5210790A JPH0766397A (ja) | 1993-08-26 | 1993-08-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766397A true JPH0766397A (ja) | 1995-03-10 |
Family
ID=16595179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5210790A Withdrawn JPH0766397A (ja) | 1993-08-26 | 1993-08-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766397A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159319A (ja) * | 2003-10-31 | 2005-06-16 | Semiconductor Energy Lab Co Ltd | トランジスタ |
| JP2006278677A (ja) * | 2005-03-29 | 2006-10-12 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2007059565A (ja) * | 2005-08-24 | 2007-03-08 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US8648402B2 (en) | 2011-08-10 | 2014-02-11 | Samsung Electronics, Co., Ltd. | Semiconductor device |
| WO2016043939A1 (en) * | 2014-09-15 | 2016-03-24 | Qualcomm Incorporated | Transistor devices and methods |
| US9390214B2 (en) | 2014-03-11 | 2016-07-12 | Samsung Electronics Co., Ltd. | Methods of preparing layouts for semiconductor devices, photomasks formed using the layouts, and semiconductor devices fabricated using the photomasks |
| KR101877427B1 (ko) * | 2011-11-15 | 2018-07-11 | 엘지이노텍 주식회사 | 반도체 소자 |
-
1993
- 1993-08-26 JP JP5210790A patent/JPH0766397A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159319A (ja) * | 2003-10-31 | 2005-06-16 | Semiconductor Energy Lab Co Ltd | トランジスタ |
| JP2006278677A (ja) * | 2005-03-29 | 2006-10-12 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2007059565A (ja) * | 2005-08-24 | 2007-03-08 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US8648402B2 (en) | 2011-08-10 | 2014-02-11 | Samsung Electronics, Co., Ltd. | Semiconductor device |
| US9035394B2 (en) | 2011-08-10 | 2015-05-19 | Samsung Electronics Co.. Ltd. | Semiconductor device |
| KR101877427B1 (ko) * | 2011-11-15 | 2018-07-11 | 엘지이노텍 주식회사 | 반도체 소자 |
| US9390214B2 (en) | 2014-03-11 | 2016-07-12 | Samsung Electronics Co., Ltd. | Methods of preparing layouts for semiconductor devices, photomasks formed using the layouts, and semiconductor devices fabricated using the photomasks |
| WO2016043939A1 (en) * | 2014-09-15 | 2016-03-24 | Qualcomm Incorporated | Transistor devices and methods |
| US9331158B2 (en) | 2014-09-15 | 2016-05-03 | Qualcomm, Incorporated | Transistor devices and methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007116049A (ja) | 半導体装置 | |
| KR0153786B1 (ko) | 반도체 메모리 장치 | |
| JPH0766397A (ja) | 半導体装置 | |
| US6727568B2 (en) | Semiconductor device having a shallow trench isolation and method of fabricating the same | |
| KR100253869B1 (ko) | 반도체장치 | |
| JPH04252036A (ja) | 半導体装置 | |
| JP3142617B2 (ja) | サージ防護素子 | |
| US6538281B2 (en) | Low on-resistance LDMOS | |
| US20020019104A1 (en) | Method of manufacturing semiconductor device and semiconductor integrated circuit device | |
| JP2608976B2 (ja) | 半導体装置 | |
| US7057242B2 (en) | Transistor structures having access gates with narrowed central portions | |
| KR20000022808A (ko) | 파워트랜지스터 및 그것을 사용한 반도체 집적회로장치 | |
| US6078095A (en) | Power transistor including a plurality of unit transistors | |
| JPH0228930A (ja) | 配線パターン | |
| JPS6313352B2 (ja) | ||
| JP2982435B2 (ja) | 抵抗器 | |
| JPS5896766A (ja) | 半導体装置 | |
| JPH04335579A (ja) | 静電誘導形半導体装置 | |
| JPH01270276A (ja) | 静電誘導形半導体装置 | |
| JPH01157572A (ja) | 半導体素子 | |
| KR100293273B1 (ko) | 트라이악 소자 | |
| JPH06112479A (ja) | 多入力電界効果型トランジスタ | |
| JPH0697462A (ja) | 半導体装置 | |
| JPH0447986B2 (ja) | ||
| JPH05335584A (ja) | 縦型ｍｏｓ電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |