JPH0766185A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0766185A
JPH0766185A JP23537893A JP23537893A JPH0766185A JP H0766185 A JPH0766185 A JP H0766185A JP 23537893 A JP23537893 A JP 23537893A JP 23537893 A JP23537893 A JP 23537893A JP H0766185 A JPH0766185 A JP H0766185A
Authority
JP
Japan
Prior art keywords
etching
etching gas
semiconductor device
gas
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23537893A
Other languages
English (en)
Inventor
Kiwamu Iwai
究 岩井
Fumio Obara
文雄 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP23537893A priority Critical patent/JPH0766185A/ja
Publication of JPH0766185A publication Critical patent/JPH0766185A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】単一工程で所望の形状の孔を均一に形成できる
半導体装置の製造方法を提供すること。 【構成】図1は、第一層目、第二層目メタル配線の接続
孔に対するエッチング工程の様子で、アルミ配線1上に
SiO2膜2が形成され、ホトレジストマスク3が塗布され
ている。SiO2膜2に対してCHF3によりドライエッチング
を開始し、順次エッチングシーケンスに従い、CHF3を 1
00%で15秒間流すと、エッジ部はまずテーパー状に水平
面から60°以下で開口部が形成される(図1(b))。続い
て、ポリマー生成量の少ないエッチングガスであるCF4
を2割含めて15秒間流し、次にCF4を3割で15秒間、5
割で60秒間、7割にして15秒間流し、最後に 100%のCF
4 ガスを流して必要な垂直エッチングが電極に達するま
で継続する(図1(d))。これで接続面積の縮小を抑制で
き、コンタクト抵抗上昇の抑制も同時に実現する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、電極間接続孔などを有する高集積化され
た半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体集積回路のパターン寸法がサブミ
クロン以下まで縮小するに伴って、配線の信頼性向上
に、各電極間を接続するための接続孔(コンタクトホー
ルもしくはヴィアホール)の形状を制御性良く形成する
技術が不可欠となっている。それは接続孔のアスペクト
比が1を越える場合、金属電極(主にアルミ電極)の被
覆率は大きく低下し、マイグレーション耐性等の配線信
頼性の低下となってくるためである。そのため現在主流
であるスパッタ装置を利用する金属電極形成方法では、
アスペクト比が大きくなるにつれて大きくなるシャドー
イング効果を低減させるため、接続孔形状をテーパ形状
とすることが試みられている。スパッタ装置を利用する
方法で接続孔をテーパ形状とすることは、現在知られて
いる技術では、通常のドライエッチング工程の前に、ウ
エットエッチングによるテーパ加工工程を追加すること
が一般的である。また、サブミクロンもしくはハーフミ
クロンルールを用いる半導体装置に対する金属電極形成
方法として検討されている、高温スパッタ技術による接
続孔への埋込み形成技術においては、孔エッジ部はラウ
ンド形状、孔側壁部は垂直形状が必要となる。
【0003】
【発明が解決しようとする課題】しかしながら、ウエッ
トエッチングによるテーパ加工では、ウエットエッチン
グ時に、個々の接続孔に対するエッチングがばらつき、
均一な孔径としにくいことや、サイドエッチングを生じ
て接続孔の径が拡大してしまい(図2参照)、サブミク
ロン以下の接続孔への応用は困難であり、またわざわざ
ウエットエッチング工程を含めなければならないため工
程数が増加してしまう不便さがある。さらに、テーパ形
状はドライエッチングで使用するエッチングガスによっ
て決定され単一工程で孔エッジをラウンド形状にするこ
とはできない。また、埋込み形成技術を利用する方法で
は、垂直な接続孔を形成したのちにラウンド形成を行う
ことになり、そのラウンドエッチング工程時に、孔内へ
再デポジションを生じて、電極との接続面積の減少を引
起し、コンタクト抵抗の増大を招いてしまうという問題
がある(図3参照)。従って本発明の目的は、単一の工
程で所望の形状の孔を均一に形成できる半導体装置の製
造方法を提供することである。
【0004】
【課題を解決するための手段】上記の課題を解決するた
め本発明の構成は、半導体装置上に絶縁膜を形成し、前
記絶縁膜にホトリソグラフィ技術により開口部を形成し
て、エッチングにより孔(ホール)を形成する穿孔工程
を有する半導体装置の製造方法において、ポリマー生成
能力の多い第一エッチングガスから、ポリマー生成能力
のより少ない第n番目(n≧2)のエッチングガスま
で、エッチング開始時より順次ガス流量の組成比を変化
させて前記孔をエッチング穿孔することである。またそ
の関連発明の構成は、前記第一エッチングガスがCHF3
あり、前記第n番目のエッチングガスがCF4 であり、n=
2 となっていることである。関連発明のさらに別の構成
は、前記ガス流量の調節で、各前記エッチングガスの流
量比を前記第一番目から前記第n番目のエッチングガス
へと時間を追って段階ごとに切り換えていくことであ
る。3番目の関連発明の構成はさらに、前記ガス流量の
調節について、時間と共に、各前記エッチングガスの流
量比を、前記第一番目から前記第n番目のエッチングガ
スへと、バルブで連続的に切り換えていくことである。
本発明の4番目の関連発明の構成は、前記エッチング穿
孔において、該エッチングの最終ステップで、該接続孔
の底に露出する金属配線と反応を生じない、かつ、ポリ
マーを生成しないエッチングガスを適用することであ
る。
【0005】
【作用】絶縁膜のエッチングによく用いられるフロン系
のガスでは、水素(H) 原子あるいはフッ素(F) 原子を多
く含む場合、エッチング残渣としてフルオロカーボン重
合膜などのポリマー(エッチングポリマー)を形成しや
すいことが知られている。生成したポリマーは除去しに
くいので、エッチングの際にはポリマーを生成しやすい
エッチングガスは好ましくない。しかし、最初にポリマ
ー生成量の多い第一のエッチングガスを用いてエッチン
グすると、発生するポリマーのためにエッチングの進行
が妨げられ、周囲が残されてテーパー状にエッチングさ
れることが判っている。それで時間と共にエッチングガ
スの流量を変化させ、エッチングガスがポリマー生成量
の少ない性質の第二、第三のエッチングガス組成になる
につれて垂直異方性なエッチングが進み、テーパー孔か
ら次第に垂直孔が形成される。結果として、エッチング
初期において穿孔する孔のエッジが多段のテーパー形状
もしくはラウンド形状に形成され、望ましい形状の孔が
形成されることになる。エッチングの最終段階では、コ
ンタクト面積の減少を抑えるため、ポリマーを発生しな
いエッチングガスを使用する。
【0006】
【発明の効果】複雑な接続孔形状に対して従来では複数
の工程でしか実現できなかったが、上記の本発明によっ
て、単一のドライエッチング工程で接続孔のエッジのラ
ウンド形状を適度に形成することができ、高密度配線と
なったサブミクロンルールのような場合でも、孔の径を
大きくすることなく被覆性のよい接続孔を形成できる。
またエッチングガスを調節することでラウンド形状を最
も望ましい形状にさせることが可能であり、エッチング
の最後には余分な反応生成物を生じさせないようにして
配線との接触面積を減らすことなく、コンタクト不良の
発生を抑制することができる。
【0007】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。 (第一実施例)図1(a) から(e) に、第一層目メタル配
線と第二層目メタル配線とのヴィアホールに対して本発
明を実施したエッチング工程の様子を、半導体装置の一
部の断面図を用いて示してある。図1(a) は、アルミ配
線1上の絶縁膜2として、二酸化シリコン(SiO2)の膜2
が形成され、このSiO2膜2上に、ホトレジストマスク3
が塗布され、穿孔するべき箇所に開口部が形成されてい
る様子を示している。そしてまず、シリコン酸化膜2に
対してポリマー生成量の多いエッチングガスであるCHF3
によりドライエッチングを開始する。ドライエッチング
であるので、プラズマ化されたエッチングガスが図に示
すようにマスク3の上方より半導体基板上の被エッチン
グ層をエッチングする。一般に、絶縁膜に対してポリマ
ー生成量の多いエッチングガスには、CHF3 の外に、
2 6 、C3 8 、C4 8 などがある。
【0008】エッチング開始時は接続孔のエッジ部の形
成となる。図4はエッチングシーケンスの一例で、図4
のステップに従ってエッチングを実施すれば、ステップ
1で、CHF3を 100%で15秒間流すと、エッジ部はまずテ
ーパー状に水平面から60°以下になるように接続孔開口
部が形成される(図1(b))。続いて図4のステップ2で
は、ポリマー生成量の少ないエッチングガスであるCF4
を2割含めて15秒間流す。同様にして、次のステップ3
ではCF4 を3割にして15秒間流し、ステップ4では5割
にして、今度は60秒間流す。そしてさらに、ステップ5
でCF4 を7割にして15秒間流す(図1(c))。なお、この
図1(c) では作図の都合上、二段階の角度しか図示して
いない。最後のステップ6で、 100%CF4 ガスを流して
必要な垂直エッチングが電極に達するまで継続する(図
1(d))。このステップでは、ポリマーの発生しにくいエ
ッチングガスによる反応なので、エッチング残渣の発生
を抑制でき、かつ電極との接続面積の縮小を抑制でき
て、コンタクト抵抗上昇の抑制も同時に実現できる。
【0009】図4のステップ2〜5では、テーパー角度
は水平面から70°〜86°まで傾斜がつき、最終のステッ
プ6では88°以上のほぼ垂直形状となる。図4のエッチ
ングチャートは段階的にガス流量を変化させているが、
図1(e) に示すように、ほぼ理想的なラウンド形状に穿
孔されることがわかる。その後、レジスト剥離工程でマ
スク3を除去して接続孔の形成を完了する。
【0010】(第二実施例)高温スパッタ技術による電
極材料埋込みにおける接続孔形成に、本発明を適用した
場合、この技術では、スパッタリングにより埋込み材料
が接続孔に充填さていくが、この際にその埋込み特性は
接続孔の形状に大きく依存し、埋込みの際にボイドを形
成しないためには接続孔のエッジ部がラウンド形状、内
部は垂直であることが望ましい。従って、本発明により
ラウンド形状のエッジ部をもつ垂直形状の接続孔が形成
されるので、望ましい埋込み特性が得られ、良好な接続
が得られる。
【0011】(第三実施例)次に、アルミCVD 技術によ
る電極埋込みにおける接続孔形成に、本発明を適用した
場合、この技術では、接続孔にアルミを埋込んで一層目
と二層目とを電気的に接続するが、この埋込みの際の特
性が、接続孔内のエッチング残渣の有無に大きく左右さ
れ、当然ながら残渣が少なければきれいな埋込みが形成
される。従って本発明を適用すれば、エッチングの最終
段階でポリマーを生成しないエッチングガスで孔の底に
残渣が残らないエッチングが実施されるので、埋込み特
性が良好となり、望ましい接続が得られる。
【0012】なお、絶縁膜には酸化膜や窒化シリコン膜
等があるが、これらに対するエッチングガスは上記の外
にも様々なものがあり、本発明はポリマー生成の条件が
満たされれば、どのようなエッチングガスでも当てはま
ることは言うまでもなく、またエッチングガスの特性を
選択して特殊なラウンド形状を形成することも可能であ
る。従って第二実施例や第三実施例のシーケンスも図4
と同様である。さらにその他にも、接続孔に限らず、例
えばセンサー等の微細通気孔のような、半導体装置に必
要な孔を形成する場合にも本発明を適用できる。
【0013】以上のように、本発明の孔の形成方法によ
って孔を望ましい形状とすることができ、コンタクト不
良の低減、ポリマー除去工程などの省略などの利点とと
もに微細な半導体装置に応用できる孔形成方法が提供で
きた。
【図面の簡単な説明】
【図1】ヴィアホールに対するエッチング工程を示す半
導体装置の断面図。
【図2】従来のウエットエッチングを利用する方法を示
す半導体装置の断面図。
【図3】従来の高温スパッタによる方法を示す半導体装
置の断面図。
【図4】エッチングガス流量比の一例を示すシーケンス
図。
【符号の説明】
1 アルミ電極 2 シリコン酸化膜 3 ホトレジスト膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置上に絶縁膜を形成し、前記絶
    縁膜にホトリソグラフィ技術により開口部を形成して、
    エッチングにより孔を形成する穿孔工程を有する半導体
    装置の製造方法において、 ポリマー生成能力の多い第一エッチングガスから、ポリ
    マー生成能力のより少ない第n番目(n≧2)のエッチ
    ングガスまで、エッチング開始時より順次ガス流量の組
    成比を変化させて前記孔をエッチング穿孔することを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第一エッチングガスはCHF3 であ
    り、 前記第n番目のエッチングガスはCF4 であり、n=2
    であることを特徴とする請求項1に記載の半導体装置の
    製造方法。
  3. 【請求項3】 前記ガス流量の調節は、 各前記エッチングガスの流量比を前記第一番目から前記
    第n番目のエッチングガスへと時間を追って段階ごとに
    切り換えていくことを特徴とする請求項1、2に記載の
    半導体装置の製造方法。
  4. 【請求項4】 前記ガス流量の調節は、 時間と共に、各前記エッチングガスの流量比を、前記第
    一番目から前記第n番目のエッチングガスへと、バルブ
    で連続的に切り換えていくことを特徴とする請求項1、
    2に記載の半導体装置の製造方法。
  5. 【請求項5】 前記エッチング穿孔において、 該エッチングの最終ステップで、該接続孔の底に露出す
    る金属配線と反応を生じない、かつ、ポリマーを生成し
    ないエッチングガスを適用することを特徴とする請求項
    1、2に記載の半導体装置の製造方法。
JP23537893A 1993-08-27 1993-08-27 半導体装置の製造方法 Pending JPH0766185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23537893A JPH0766185A (ja) 1993-08-27 1993-08-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23537893A JPH0766185A (ja) 1993-08-27 1993-08-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0766185A true JPH0766185A (ja) 1995-03-10

Family

ID=16985199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23537893A Pending JPH0766185A (ja) 1993-08-27 1993-08-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0766185A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272510B1 (ko) * 1997-12-30 2000-12-01 김영환 반도체 소자의 콘택홀 형성방법
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
KR20030002364A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체장치의 콘택홀 제조방법
KR100367496B1 (ko) * 1995-12-15 2003-03-03 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법
WO2005036244A1 (ja) * 2003-10-09 2005-04-21 Fujitsu Limited 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置
KR100587039B1 (ko) * 1999-11-18 2006-06-07 주식회사 하이닉스반도체 반도체 장치의 콘택홀 형성방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367496B1 (ko) * 1995-12-15 2003-03-03 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법
KR100272510B1 (ko) * 1997-12-30 2000-12-01 김영환 반도체 소자의 콘택홀 형성방법
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
KR100587039B1 (ko) * 1999-11-18 2006-06-07 주식회사 하이닉스반도체 반도체 장치의 콘택홀 형성방법
KR20030002364A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체장치의 콘택홀 제조방법
WO2005036244A1 (ja) * 2003-10-09 2005-04-21 Fujitsu Limited 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置

Similar Documents

Publication Publication Date Title
US5746884A (en) Fluted via formation for superior metal step coverage
US6784108B1 (en) Gas pulsing for etch profile control
US5407861A (en) Metallization over tungsten plugs
JP2006013190A (ja) 半導体装置の製造方法
US6355567B1 (en) Retrograde openings in thin films
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
JPH0555181A (ja) 半導体装置の製造方法
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
JPH0766185A (ja) 半導体装置の製造方法
JP2000150641A (ja) 半導体装置の製造方法
US6803307B1 (en) Method of avoiding enlargement of top critical dimension in contact holes using spacers
JPH09120954A (ja) 半導体装置の製造方法
JP2003124312A (ja) 半導体装置およびその製造方法
JP2716156B2 (ja) 半導体装置の製造方法
US6352919B1 (en) Method of fabricating a borderless via
JPH07240466A (ja) 半導体装置の製造方法
JP2002025991A (ja) プラズマクリーニング方法、半導体装置の製造方法
JPH07135198A (ja) エッチング方法
JPH08203999A (ja) 半導体装置の製造方法
KR100679826B1 (ko) 엠아이엠 영역의 잔류 폴리머 제거 방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
JPH05206083A (ja) 半導体装置の製造方法
JP2776397B2 (ja) 半導体装置の製造方法
KR100480570B1 (ko) 반도체장치의텅스텐플러그형성방법
KR100684451B1 (ko) 건식 식각을 이용한 반도체 제조 방법