JPH0765985B2 - ＩＳＦＥＴ並びにこれを利用したＩＳＦＥＴプローブとＩＳＦＥＴ ｐＨセンサ - Google Patents
ＩＳＦＥＴ並びにこれを利用したＩＳＦＥＴプローブとＩＳＦＥＴ ｐＨセンサInfo
- Publication number
- JPH0765985B2 JPH0765985B2 JP59259046A JP25904684A JPH0765985B2 JP H0765985 B2 JPH0765985 B2 JP H0765985B2 JP 59259046 A JP59259046 A JP 59259046A JP 25904684 A JP25904684 A JP 25904684A JP H0765985 B2 JPH0765985 B2 JP H0765985B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- isfet
- source
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、Si FET技術を基礎とする化学又は電気化学セ
ンサに係り、特に、溶液中の水素イオン（pH）及びその
他のイオン活動度を測定する装置の構造に係る。
ンサに係り、特に、溶液中の水素イオン（pH）及びその
他のイオン活動度を測定する装置の構造に係る。
従来の技術 このような装置は、ISFET（イオン選択性電界効果トラ
ンジスタ）として知られており、従来の絶縁ゲートFET
と同様のものであるが、金属ゲート電極が除去されそし
てゲート領域が適当な絶縁フィルムで覆われている点が
相違している。この絶縁層は、イオン選択性の感知膜と
して働く。
ンジスタ）として知られており、従来の絶縁ゲートFET
と同様のものであるが、金属ゲート電極が除去されそし
てゲート領域が適当な絶縁フィルムで覆われている点が
相違している。この絶縁層は、イオン選択性の感知膜と
して働く。
pHセンサとして使用する場合には、ISFETを電解液中に
沈めなければならないが、電解液によって装置の前面に
通常の電気接続が生じることを考えると、これは非常に
有害な環境である。それ故、電気回路と電解液との接触
を最小限にして、装置の完全性、安定性及び信頼性を確
保するようにISFETを設計することが望ましい。
沈めなければならないが、電解液によって装置の前面に
通常の電気接続が生じることを考えると、これは非常に
有害な環境である。それ故、電気回路と電解液との接触
を最小限にして、装置の完全性、安定性及び信頼性を確
保するようにISFETを設計することが望ましい。
これまで、ISFETが曝される環境と、これに関連した電
気回路との間に所望の分離を与えるために、多数の試み
がなされている。これらは一般に生医学の分野における
ものであり、金属化されたソース及びドレインのボンデ
ィングパッドをゲート領域から数ミリメータ離して配置
し、拡散シリコン導体を通じて電気的な接続を行うとい
った解決策である。これらの装置の場合、パッドを形成
する金属化面は、エポキシ又はシリコーンゴムを用いる
ことによって環境から保護される。この解決策によれ
ば、一般に、厚みが150ミクロンで、巾が500ミクロン
で、長さが600ミクロンの細長いプローブが形成され
る。このようなプローブは医学の分野には適している
が、ゲート領域から延びている導体の経路が比較的長い
ことによって大きなリードインピーダンスを呈するの
で、研究室や工業的な用途については欠点がある。又、
これらのプローブは、医学以外の分野で見受ける非常に
過酷な環境で作動させる場合に必要とされる耐久性及び
信頼性に欠ける。
気回路との間に所望の分離を与えるために、多数の試み
がなされている。これらは一般に生医学の分野における
ものであり、金属化されたソース及びドレインのボンデ
ィングパッドをゲート領域から数ミリメータ離して配置
し、拡散シリコン導体を通じて電気的な接続を行うとい
った解決策である。これらの装置の場合、パッドを形成
する金属化面は、エポキシ又はシリコーンゴムを用いる
ことによって環境から保護される。この解決策によれ
ば、一般に、厚みが150ミクロンで、巾が500ミクロン
で、長さが600ミクロンの細長いプローブが形成され
る。このようなプローブは医学の分野には適している
が、ゲート領域から延びている導体の経路が比較的長い
ことによって大きなリードインピーダンスを呈するの
で、研究室や工業的な用途については欠点がある。又、
これらのプローブは、医学以外の分野で見受ける非常に
過酷な環境で作動させる場合に必要とされる耐久性及び
信頼性に欠ける。
上記したように、公知の装置は、典型的に、ISFETの前
面（化学的又は電気化学的に反応する面）に接触部を使
用している。従って、回路のリードもしくは回路の素子
を環境から隔離するような保護が必要とされる。或る場
合には、装置の背面から接触を行うことによってこの保
護が試みられている。例えば、これは、装置全体にわた
ってレーザ加工された穴を用いるか、或いは、装置を通
じてアルミニウムイオンを移動させて、ソース及びドレ
インに接触させることによって行われている。これらの
方法はいずれも前面の破壊や或いは機械的強度のない領
域をもたらすという欠点がある。この点については、ゲ
ート膜の汚れを招くような汚染物の影響を回避するため
に、平らな前面が所望されることを指摘しておく。
面（化学的又は電気化学的に反応する面）に接触部を使
用している。従って、回路のリードもしくは回路の素子
を環境から隔離するような保護が必要とされる。或る場
合には、装置の背面から接触を行うことによってこの保
護が試みられている。例えば、これは、装置全体にわた
ってレーザ加工された穴を用いるか、或いは、装置を通
じてアルミニウムイオンを移動させて、ソース及びドレ
インに接触させることによって行われている。これらの
方法はいずれも前面の破壊や或いは機械的強度のない領
域をもたらすという欠点がある。この点については、ゲ
ート膜の汚れを招くような汚染物の影響を回避するため
に、平らな前面が所望されることを指摘しておく。
発明の目的 本発明の目的は、機械的に強度のある平らな前面を維持
しつつも接触部を保護したISFETプローブを形成する方
法及び手段を提供することである。特に、本発明の目的
は、ISFETプローブのソース及びドレイン領域に対して
背面接触部を形成する方法であって、プローブの安定性
及び耐久性に影響を及ぼす機械的又は電気的な問題を招
かないような方法を提供することである。
しつつも接触部を保護したISFETプローブを形成する方
法及び手段を提供することである。特に、本発明の目的
は、ISFETプローブのソース及びドレイン領域に対して
背面接触部を形成する方法であって、プローブの安定性
及び耐久性に影響を及ぼす機械的又は電気的な問題を招
かないような方法を提供することである。
発明の構成 ソース及びドレイン領域に対する外部からの電気的接触
が、背面からソース及びドレイン領域へエッチングされ
た個々の穴を通して行われ、上記穴には側壁分離体が設
けられ、上記側壁の面は金属化領域で覆われていてこの
金属化領域がISFETの背面に設けられた接触パッドまで
延びているようなISFET構造体が提供される。このISFET
は、［100］の向きの結晶構造を有するシリコン基体を
用いることによって製造される。エッチングプロセスを
停止させるようにしてあるソースとドレイン領域へ向か
って結晶配向に依存するエッチングを使用して穴を形成
する。それからその穴の側壁にドープされた領域をつく
って基体から絶縁する分離領域をつくり、そして側壁を
金属化して外部との電気的接触をつくれるようにする。
が、背面からソース及びドレイン領域へエッチングされ
た個々の穴を通して行われ、上記穴には側壁分離体が設
けられ、上記側壁の面は金属化領域で覆われていてこの
金属化領域がISFETの背面に設けられた接触パッドまで
延びているようなISFET構造体が提供される。このISFET
は、［100］の向きの結晶構造を有するシリコン基体を
用いることによって製造される。エッチングプロセスを
停止させるようにしてあるソースとドレイン領域へ向か
って結晶配向に依存するエッチングを使用して穴を形成
する。それからその穴の側壁にドープされた領域をつく
って基体から絶縁する分離領域をつくり、そして側壁を
金属化して外部との電気的接触をつくれるようにする。
実施例 第１図は、本発明に基づいて製造した場合に得られる望
ましい構造をもったISFETチップ10の断面図である。基
体12は、［100］の向きのシリコン結晶で、N-Siと示さ
れている。基体の前面には、後に詳述する多数の酸化物
14及び窒化シリコンもしくは酸化アルミニウムのごとき
イオン感知膜16が順次コーティングされている。この基
体は、Ｐ＋ドレイン領域18とＰ＋ソース領域20を持つよ
うにドープされている。ドレインとソースの間の領域に
は、フイールド酸化物の中に窓があり、そこでは、ゲー
ト酸化物22がイオン感知膜のもとで成長している。基体
12の背面には、フイールド酸化物の被膜があり、この被
膜は、Ｎ＋領域26に対する基体接触部24を設けるように
窓が開けられている。ソース接触部28及びドレイン接触
部30に対して別の窓が設けられている。上記２つの接触
部は、第１図に示すピラミッド型の穴を形成するように
ISFETの背面にエッチングされた穴を通して作られる。
上記穴の側壁には、第１図に示すように基体を分離する
ための分離Ｐ＋領域がある。側壁の分離Ｐ＋領域上に
は、ISFETの背面からソースとドレインの両方に電気的
接触させるために金属化領域が付着される。穴の側壁か
ら基体の背面へ金属化していって接触領域もしくはパッ
ド28、30をつくり、これらの接触領域もしくはパッド2
8、30にリード線56を接続してISFETチップをプローブ本
体に組込む。
ましい構造をもったISFETチップ10の断面図である。基
体12は、［100］の向きのシリコン結晶で、N-Siと示さ
れている。基体の前面には、後に詳述する多数の酸化物
14及び窒化シリコンもしくは酸化アルミニウムのごとき
イオン感知膜16が順次コーティングされている。この基
体は、Ｐ＋ドレイン領域18とＰ＋ソース領域20を持つよ
うにドープされている。ドレインとソースの間の領域に
は、フイールド酸化物の中に窓があり、そこでは、ゲー
ト酸化物22がイオン感知膜のもとで成長している。基体
12の背面には、フイールド酸化物の被膜があり、この被
膜は、Ｎ＋領域26に対する基体接触部24を設けるように
窓が開けられている。ソース接触部28及びドレイン接触
部30に対して別の窓が設けられている。上記２つの接触
部は、第１図に示すピラミッド型の穴を形成するように
ISFETの背面にエッチングされた穴を通して作られる。
上記穴の側壁には、第１図に示すように基体を分離する
ための分離Ｐ＋領域がある。側壁の分離Ｐ＋領域上に
は、ISFETの背面からソースとドレインの両方に電気的
接触させるために金属化領域が付着される。穴の側壁か
ら基体の背面へ金属化していって接触領域もしくはパッ
ド28、30をつくり、これらの接触領域もしくはパッド2
8、30にリード線56を接続してISFETチップをプローブ本
体に組込む。
本発明のISFETの構成は、ソース領域とドレイン領域へ
電気接続する手段を除けば標準のロングチャンネルFET
技術を大体において利用している。この点については、
上記の問題を回避するように本発明が利用される。従っ
て、電気的接触部は、ISFETの前面が破壊されたり弱く
されたりしないようにして設けられる。本発明のISFET
を製造する方法について以下で詳細に説明するように、
ソース及びドレイン接触部に対して背面から貫通穴をエ
ッチングするプロセスは、エッチング停止体によりソー
ス及びドレインの境界で停止される。このエッチング停
止作用を与える好ましい方法は、ソース及びドレイン領
域に高濃度のホウ素をもたせるようにドープすることで
あると分かった。この点について、本発明者は、エッチ
ング剤であるエチレンジアミン−プロカテコール−水と
共に、５×1019cm-3以上のホウ素濃度を使用した。
電気接続する手段を除けば標準のロングチャンネルFET
技術を大体において利用している。この点については、
上記の問題を回避するように本発明が利用される。従っ
て、電気的接触部は、ISFETの前面が破壊されたり弱く
されたりしないようにして設けられる。本発明のISFET
を製造する方法について以下で詳細に説明するように、
ソース及びドレイン接触部に対して背面から貫通穴をエ
ッチングするプロセスは、エッチング停止体によりソー
ス及びドレインの境界で停止される。このエッチング停
止作用を与える好ましい方法は、ソース及びドレイン領
域に高濃度のホウ素をもたせるようにドープすることで
あると分かった。この点について、本発明者は、エッチ
ング剤であるエチレンジアミン−プロカテコール−水と
共に、５×1019cm-3以上のホウ素濃度を使用した。
本発明のISFETを製造する好ましいプロセスを以下に説
明する。
明する。
1.結晶方向が［100］で、抵抗率が約３Ωcmで、直径が
２インチで、厚みが６ミルのＮ型シリコンウェーハ（両
面光沢仕上げ）で出発する。
２インチで、厚みが６ミルのＮ型シリコンウェーハ（両
面光沢仕上げ）で出発する。
2.第2A図に示すように、前面及び背面の両方に湿った酸
素中でフイールド酸化物を7,000Åの厚みまで成長させ
る。
素中でフイールド酸化物を7,000Åの厚みまで成長させ
る。
3.整列の目的で完全に貫通する穴をエッチングする。
4.第2B図に示すように、窓を開ける領域以外のところに
ホトレジストを被覆し、次いで、この領域をエッチング
することにより、ソース−ドレイン拡散工程のための窓
を前面のフイールド酸化物中に開ける。
ホトレジストを被覆し、次いで、この領域をエッチング
することにより、ソース−ドレイン拡散工程のための窓
を前面のフイールド酸化物中に開ける。
5.シラン及び酸素並びにドープ剤としてのB2H6及びホウ
素の供給源を用いて化学的に蒸着することにより、ホウ
素のドープされた二酸化シリコンを付着する。第2C図に
示すように、ホウ素のドープされた二酸化シリコンを25
00Åの厚みに付着し、そして厚み2500Åのドープされな
い別の二酸化シリコンで覆う。化学蒸着プロセスでは、
全水酸化物に対し10％のジブロマンを使用する。
素の供給源を用いて化学的に蒸着することにより、ホウ
素のドープされた二酸化シリコンを付着する。第2C図に
示すように、ホウ素のドープされた二酸化シリコンを25
00Åの厚みに付着し、そして厚み2500Åのドープされな
い別の二酸化シリコンで覆う。化学蒸着プロセスでは、
全水酸化物に対し10％のジブロマンを使用する。
6.ホウ素拡散プロセスの段階を1175℃で90分間行い、第
2D図に示すように、形成されるＰ＋のソース及びドレイ
ン領域に対する厚みを４−６μにする。
2D図に示すように、形成されるＰ＋のソース及びドレイ
ン領域に対する厚みを４−６μにする。
7.ホトレジスト及びエッチング剤を用いてチャンネル停
止体のための別の窓を前面にエッチングし、第2D図のＮ
＋領域36を形成する。
止体のための別の窓を前面にエッチングし、第2D図のＮ
＋領域36を形成する。
8.基体接触部のための別の窓を背面にエッチングする。
これは、第2D図のＮ＋領域38を形成することによって行
う。
これは、第2D図のＮ＋領域38を形成することによって行
う。
9.固体供給源を用いて950℃で30分間前面及び背面に隣
の拡散を行なう。この付着に続いて、1100℃で30分間行
なう。これにより、第2D図のＮ＋領域36及び38が形成さ
れる。
の拡散を行なう。この付着に続いて、1100℃で30分間行
なう。これにより、第2D図のＮ＋領域36及び38が形成さ
れる。
10.第2E図に示すように、エッチングしない部分を覆う
ようにホトレジストを用いて、ソース及びドレイン領域
に対向したところで背面上の酸化物に窓を開ける。
ようにホトレジストを用いて、ソース及びドレイン領域
に対向したところで背面上の酸化物に窓を開ける。
11.背面からソース及びドレイン領域に届くようにシリ
コン基体に穴をエッチングする。エチレンジアミン−プ
ロカテコール−水をエッチング剤として用いる。ソース
及びドレインのホウ素濃度により、このエッチングはソ
ース及びドレイン領域で終了する。このエッチングプロ
セスにより、第2F図に示すように、側壁の上に張り出す
酸化物領域が形成される。
コン基体に穴をエッチングする。エチレンジアミン−プ
ロカテコール−水をエッチング剤として用いる。ソース
及びドレインのホウ素濃度により、このエッチングはソ
ース及びドレイン領域で終了する。このエッチングプロ
セスにより、第2F図に示すように、側壁の上に張り出す
酸化物領域が形成される。
12.この張り出し領域は、第2G図に示すように、エッチ
ングによって除去する。
ングによって除去する。
13.穴の側壁にＰ＋領域を形成し、Ｎ型シリコン基体
を、形成すべき接触部から分離させる。従って、エッチ
ングされた穴の側壁にソース及びドレイン領域が形成さ
れる。これを行なうプロセスは、ソース及びドレイン領
域を形成するプロセスと同じである。このようにして、
ホウ素のドープされた二酸化シリコンが背面に布設さ
れ、第2H図に示すように、ドープされない二酸化シリコ
ンで覆われる。
を、形成すべき接触部から分離させる。従って、エッチ
ングされた穴の側壁にソース及びドレイン領域が形成さ
れる。これを行なうプロセスは、ソース及びドレイン領
域を形成するプロセスと同じである。このようにして、
ホウ素のドープされた二酸化シリコンが背面に布設さ
れ、第2H図に示すように、ドープされない二酸化シリコ
ンで覆われる。
14.側壁に向かって1100℃で30分間拡散を進める。
15.第2I図に示すように、ゲートを設けるために、前面
の酸化物層にエッチングによって窓を開ける。
の酸化物層にエッチングによって窓を開ける。
16.第2J図に示すように、乾燥ゲート酸化物22を成長さ
せる。
せる。
17.第2J図に示すように、前面にイオン感知膜を付着す
る。この膜は、例えば、ISFETをpH測定に使用する場合
には、窒化シリコンもしくは酸化アルミニウムである。
る。この膜は、例えば、ISFETをpH測定に使用する場合
には、窒化シリコンもしくは酸化アルミニウムである。
18.種々の酸化物層をエッチングで除去することにより
背面に接触領域を開ける。
背面に接触領域を開ける。
穴の側壁とこれに関連した背面のパッドとして使用する
領域を、第１図に示すようにソース領域、ドレイン領域
そして基体領域へ外部回路を接続できるようにするため
金属化する。
領域を、第１図に示すようにソース領域、ドレイン領域
そして基体領域へ外部回路を接続できるようにするため
金属化する。
上記のプロセスで形成したISFETを使用するためには、I
SFETチップをホルダもしくはプローブ組立体に取り付け
ることが必要である。このプローブは、第３図に示す構
造を有し、ISFETチップがヘッダ42に取り付けられて示
されている。チップが取り付けられたヘッダは、エポキ
シ又はシリコン43と共に、プローブ本体の端に詰め込ま
れ、絶縁されたリード46がプローブ本体の長さ方向に延
びていて、シール及び支持を行なうために他の領域にエ
ポキシが使用されている。プローブ本体は、その用途に
もよるが、スピンキャストエポキシ又は他の適当な材料
から形成する。
SFETチップをホルダもしくはプローブ組立体に取り付け
ることが必要である。このプローブは、第３図に示す構
造を有し、ISFETチップがヘッダ42に取り付けられて示
されている。チップが取り付けられたヘッダは、エポキ
シ又はシリコン43と共に、プローブ本体の端に詰め込ま
れ、絶縁されたリード46がプローブ本体の長さ方向に延
びていて、シール及び支持を行なうために他の領域にエ
ポキシが使用されている。プローブ本体は、その用途に
もよるが、スピンキャストエポキシ又は他の適当な材料
から形成する。
ヘッダに対するISFETチップの取付が第４図に詳細に示
されている。ISFETチップは、その縁のまわりにエポキ
シ48を塗ることによってヘッダの上面に接着される。ヘ
ッダは、酸化アルミニウムの円形部片又はパイレックス
円盤であり、その中央に方形の穴49があり、そして厚い
金属化フィルム50の領域が背面にあり、リード46に半田
付けする出力リード52を接合するための場所が設けられ
る。ヘッダの穴にはエポキシ54が詰められ、これは電気
リード56を固定し、プローブの構造を丈夫なものにす
る。
されている。ISFETチップは、その縁のまわりにエポキ
シ48を塗ることによってヘッダの上面に接着される。ヘ
ッダは、酸化アルミニウムの円形部片又はパイレックス
円盤であり、その中央に方形の穴49があり、そして厚い
金属化フィルム50の領域が背面にあり、リード46に半田
付けする出力リード52を接合するための場所が設けられ
る。ヘッダの穴にはエポキシ54が詰められ、これは電気
リード56を固定し、プローブの構造を丈夫なものにす
る。
第５図は、ヘッダ自信の底面図であり、金属化領域50を
示している。
示している。
所望ならば、ISFETチップをヘッダに保持するエポキシ4
8に代って、ヘッダがパイレックスで形成された場合に
はアノード性接着剤を使用することができる。
8に代って、ヘッダがパイレックスで形成された場合に
はアノード性接着剤を使用することができる。
第１図は、本発明により構成されたISFETの断面図、 第2A図ないし第2J図は、本発明のISFETを形成する段階
を示す断面図、 第３図は、本発明のISFETを保持するプローブの断面
図、 第４図は、本発明のISFETをプローブに保持するヘッダ
の組立体の断面図、そして 第５図は、第４図のヘッダ組立体の底面図である。 10……ISFETチップ、12……基体 14……酸化物、16……イオン感知膜 18……Ｐ＋ドレイン領域 20……Ｐ＋ソース領域 22……ゲート酸化物 24……基体接触部、26……Ｎ＋領域 28……ソース接触部 30……ドレイン接触部、42……ヘッダ 44……プローブ本体、46……リード 50……金属化領域
を示す断面図、 第３図は、本発明のISFETを保持するプローブの断面
図、 第４図は、本発明のISFETをプローブに保持するヘッダ
の組立体の断面図、そして 第５図は、第４図のヘッダ組立体の底面図である。 10……ISFETチップ、12……基体 14……酸化物、16……イオン感知膜 18……Ｐ＋ドレイン領域 20……Ｐ＋ソース領域 22……ゲート酸化物 24……基体接触部、26……Ｎ＋領域 28……ソース接触部 30……ドレイン接触部、42……ヘッダ 44……プローブ本体、46……リード 50……金属化領域
Claims (4)
- 【請求項１】結晶方向〔100〕のＮ型シリコン基体に、
Ｐ＋ソース領域と、Ｐ＋ドレイン領域と、これらのソー
ス領域とドレイン領域との間に形成され、熱成長させた
酸化物層の上に沈着したpH感知膜を有するチャンネル
と、背面からこれらのソース領域とドレイン領域まで異
方性浸食した穴と、前記の基体から穴の側壁を電気的に
絶縁する穴の側壁のＰ＋領域と、この穴の側壁に沈着
し、背面の接触領域へ延びている金属化面とを備えたIS
FETチップ、 管状のプローブ本体、 一側に前記のISFETチップを取り付けており、そして他
側に厚い金属化フイルムの隔離領域を有する円形ヘッ
ダ、 金属化フイルムの隔離領域に結合された出力リード、 前記の円形ヘッダの金属化フイルムの隔離領域と前記の
ISFETチップの背面の接触領域とを接続するワイヤー、
及び 前記の出力リードに接続され、そして前記のプローブ本
体に沿ってのび、その中に支持されているワイヤ を備え、前記のヘッダとISFETチップとその関連の出力
リードとワイヤーとは前記のプローブ本体に詰め込まれ
ていることを特徴としたISFETプローブ。 - 【請求項２】結晶方向〔100〕のＮ型シリコン基体に、
その基体前面のドープしたＰ＋ソース領域と、基体前面
のドープしたＰ＋ドレイン領域と、基体前面のドープし
たＮ＋チャンネル停止領域と、基体背面のドープしたＮ
＋基体接触領域と、基体前面に成長させたゲート酸化物
と、このゲート酸化物の前面の区域に開口を有する、基
体前面上のフイールド酸化物被膜と、このフイールド酸
化物被膜とゲート領域とを覆うpH感知膜と、基体の背面
から前記のソース領域と前記のドレイン領域まで異方性
浸食した穴と、前記の基体を絶縁している穴の側壁のド
ープしたＰ＋領域と、この穴の側壁を覆い、そして前記
のソース領域と前記のドレイン領域に接触し、基体の背
面へ延びて接触パッドを形成している金属化被覆と、こ
の基体接触領域を覆い、そしてそれと接触している金属
化被膜とを備えていることを特徴とするISFET pHセン
サ。 - 【請求項３】ソース領域とドレイン領域のホウ素濃度が
５×1019cm-3より大きい請求項２に記載のISFET pHセン
サ。 - 【請求項４】結晶方向〔100〕のシリコン基体に、この
基体と反対の導電型をドープして形成したソース領域と
ドレイン領域、そしてこれらのソース領域とドレイン領
域との間に形成され、熱成長させた酸化物層の上に沈着
したpH感知膜を有するチャンネルを含むISFETのための
外部からのソースとドレインへの接触構造において、 ISFETの背面から前記のソース領域と前記のドレイン領
域まで異方性浸食し、前記のソース領域と前記のドレイ
ン領域の境界で終わっている穴と、前記の基体と反対の
導電型をドープして基体から前記の穴の側壁の表面を電
気的に絶縁する穴の側壁のドープ領域と、前記の穴の側
壁に沈着され、そして前記のソース領域と前記のドレイ
ン領域からISFETの背面のそれぞれの関連接触領域へ延
びている金属化被覆とを備えていることを特徴とするIS
FETのための外部からのソースとドレインへの接触構
造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US55951383A | 1983-12-08 | 1983-12-08 | |
| US559513 | 1983-12-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60200154A JPS60200154A (ja) | 1985-10-09 |
| JPH0765985B2 true JPH0765985B2 (ja) | 1995-07-19 |
Family
ID=24233869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59259046A Expired - Lifetime JPH0765985B2 (ja) | 1983-12-08 | 1984-12-07 | ＩＳＦＥＴ並びにこれを利用したＩＳＦＥＴプローブとＩＳＦＥＴ ｐＨセンサ |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0149330B1 (ja) |
| JP (1) | JPH0765985B2 (ja) |
| BR (1) | BR8406314A (ja) |
| CA (1) | CA1210067A (ja) |
| DE (1) | DE3477977D1 (ja) |
| IE (1) | IE56190B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1224606B (it) * | 1988-10-10 | 1990-10-04 | Eniricerche Spa | Sensore chimico monolitico a membrana ione selettiva di tipo chemfet eprocedimento per la sua realizzazione |
| DE4308081A1 (de) * | 1993-03-13 | 1994-09-22 | Fraunhofer Ges Forschung | Halbleiterbauelement, insbesondere zur Ionendetektion |
| US5414284A (en) * | 1994-01-19 | 1995-05-09 | Baxter; Ronald D. | ESD Protection of ISFET sensors |
| EP0851492A3 (en) * | 1996-12-06 | 1998-12-16 | Texas Instruments Incorporated | Surface-mounted substrate structure and method |
| EP1729121A1 (de) * | 2005-05-30 | 2006-12-06 | Mettler-Toledo AG | Elektrochemischer Sensor |
| US7807583B2 (en) | 2006-08-25 | 2010-10-05 | Imec | High aspect ratio via etch |
| EP1892757B1 (en) * | 2006-08-25 | 2017-06-07 | Imec | High aspect ratio via etch |
| CN113189168A (zh) * | 2021-03-31 | 2021-07-30 | 广州钰芯传感科技有限公司 | 一种微电极集成传感芯片及其在水质有机污染物快速检测中的应用 |
| CN113189169A (zh) * | 2021-03-31 | 2021-07-30 | 广州钰芯传感科技有限公司 | 一种多个微电极集成传感芯片及其在生化无酶快速检测中的应用 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921916A (en) * | 1974-12-31 | 1975-11-25 | Ibm | Nozzles formed in monocrystalline silicon |
| US4141021A (en) * | 1977-02-14 | 1979-02-20 | Varian Associates, Inc. | Field effect transistor having source and gate electrodes on opposite faces of active layer |
| DE2736200A1 (de) * | 1977-08-11 | 1979-02-22 | Bbc Brown Boveri & Cie | Chemisch sensitiver feldeffekt- transistor und verfahren zur herstellung desselben |
| GB2096825A (en) * | 1981-04-09 | 1982-10-20 | Sibbald Alastair | Chemical sensitive semiconductor field effect transducer |
| FR2510260A1 (fr) * | 1981-07-24 | 1983-01-28 | Suisse Fond Rech Microtech | Dispositif semiconducteur sensible aux ions |
-
1984
- 1984-12-06 CA CA000469454A patent/CA1210067A/en not_active Expired
- 1984-12-06 EP EP84308485A patent/EP0149330B1/en not_active Expired
- 1984-12-06 DE DE8484308485T patent/DE3477977D1/de not_active Expired
- 1984-12-07 JP JP59259046A patent/JPH0765985B2/ja not_active Expired - Lifetime
- 1984-12-07 IE IE3141/84A patent/IE56190B1/en not_active IP Right Cessation
- 1984-12-10 BR BR8406314A patent/BR8406314A/pt not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CA1210067A (en) | 1986-08-19 |
| JPS60200154A (ja) | 1985-10-09 |
| IE56190B1 (en) | 1991-05-08 |
| IE843141L (en) | 1985-06-08 |
| BR8406314A (pt) | 1985-10-08 |
| EP0149330A1 (en) | 1985-07-24 |
| EP0149330B1 (en) | 1989-04-26 |
| DE3477977D1 (en) | 1989-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505799A (en) | ISFET sensor and method of manufacture | |
| US4961833A (en) | Field-effect transistor-type semiconductor sensor | |
| US4354308A (en) | Method for manufacture of a selective chemical sensitive FET transducer | |
| US4764797A (en) | Chemical-sensitive semiconductor device | |
| Smith et al. | An integrated sensor for electrochemical measurements | |
| US4180771A (en) | Chemical-sensitive field-effect transistor | |
| US4791465A (en) | Field effect transistor type semiconductor sensor and method of manufacturing the same | |
| US11674924B2 (en) | Sensor with a membrane having full circumferential adhesion | |
| KR101137736B1 (ko) | 반도체 센싱용 전계 효과형 트랜지스터, 반도체 센싱디바이스, 반도체 센서 칩 및 반도체 센싱 장치 | |
| US4232326A (en) | Chemically sensitive field effect transistor having electrode connections | |
| JPH0765985B2 (ja) | ＩＳＦＥＴ並びにこれを利用したＩＳＦＥＴプローブとＩＳＦＥＴ ｐＨセンサ | |
| JPS6242539A (ja) | 化学感応性半導体装置及びその製造方法 | |
| US5837113A (en) | Small glass electrode | |
| CA1250020A (en) | Ambient sensing devices with isolation | |
| JPH0426432B2 (ja) | ||
| JPS62123348A (ja) | 化学センサ | |
| JPH0452409B2 (ja) | ||
| JP3011964B2 (ja) | 電気化学センサ装置 | |
| JPS60209162A (ja) | 化学感応電界効果トランジスタおよびその製造方法 | |
| JPS60230048A (ja) | 電界効果型半導体センサ | |
| JP2001066276A (ja) | ワンチップ型イオン濃度測定装置 | |
| JPH0625745B2 (ja) | 半導体センサ | |
| JPS62135760A (ja) | 半導体イオンセンサの製造方法 | |
| JP2003066000A (ja) | 半導体化学センサ | |
| JPH0684951B2 (ja) | 差動型半導体化学センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |