DE4308081A1

DE4308081A1 - Halbleiterbauelement, insbesondere zur Ionendetektion

Info

Publication number: DE4308081A1
Application number: DE19934308081
Authority: DE
Inventors: Christian Dr Kunath; Eberhard Dr Kurth; Heinz Dr Kueck; Wilfried Dr Mokwa
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 1993-03-13
Filing date: 1993-03-13
Publication date: 1994-09-22
Also published as: WO1994022006A1

Description

Anwendungsgebiet der Erfindung

Die Erfindung betrifft ein Halbleiterbauelement, insbesondere zur Messung der Ionenkonzentration. Der kontinuierliche Nachweis von Ionen in Lösungen ist in zunehmendem Maße in der Umwelt und in der Biomedizin von Interesse. In die sen Einsatzgebieten besteht die Forderung, verschiedene Ionen qualitativ und quantitativ zu erfassen. Dabei kommt es insbesondere in der Medizin auf mög lichst kleine ionensensitive Sensoren an.

Charakteristik des bekannten Standes der Technik

Eine Möglichkeit, die diversen Anforderungen beim Nachweis von Ionen zu er füllen, besteht durch die Anwendung von Feldeffekttransistoren, die durch den Einsatz von verschiedenen Isolatorschichten ein ionenselektives Verhalten bei Änderung der Ionenkonzentrationen in Lösungen aufweisen (ISFET). Die Detek tion der Ionenkonzentration basiert auf der Schwellspannungsverschiebung bei Änderung der Ionenkonzentration in den Lösungen. Dabei wirken die Ionen über die Gate-Isolatorfläche auf die Ladungsträgerkonzentration im Kanal des Tran sistors.

Die entsprechenden Sensitivitäten werden durch ausgewählte Schichtmateria lien, die auf dem Gateisolator über dem Kanalgebiet des FET′s aufgebracht werden, eingestellt. In der Biomedizin werden vorrangig organische Schichtma terialien zum Nachweis von verschiedenen Ionen, Molekülen und Molekülgrup pen eingesetzt. Anorganische Schichtmaterialien finden vorwiegend in der Mes sung der Ionenkonzentration, wie Protonen, Kalziumionen oder Natriumionen, in wäßrigen Medien für die Überwachung in der Umwelt Anwendung.

In allen Anwendungsfällen sind eine hinreichende Langzeitstabilität, eine mini male Drift und eine einfache mechanisierbare Verkapselung der Sensorelemente eine elementare Voraussetzung für den Einsatz von ISFET′s als Ionendetekto ren.

Die Langzeitstabilität und gleichzeitig die Drift werden wesentlich durch die ein gesetzten Materialien für die ionensensitiven Schichten, die Passivierungs schichten und die Verkapselung bestimmt.

Durch den Einsatz von chemisch resistenten Materialien als ionensensitive Schichten wie Al₂O₃ und Ta₂O₅ werden ISFET′s realisiert, die einen Einsatz über mehrere Wochen ermöglichen (H. Kaden, W. Oelsner; VDI-Berichte Nr. 939, 1992).

Für den Einsatz der ISFET′s in wäßrigen Lösungen müssen die Leiterbahnzüge, die Chipkanten und die Bonddrähte vor dem Lösungsangriff sicher geschützt werden. Konventionelle Passivierungsschichten, wie PE-SiO₂ oder PE-Si₃N₄, auf den Leiterbahnen, die mit der Meßlösung in Kontakt kommen, zeigen aufgrund ihrer relativ großen chemischen Reaktivität eine nur geringe Stabilität und bieten somit keinen ausreichenden Schutz. Ein guter Schutz wird durch eine Be schichtung des Sensors mit Polymeren (Verkapselung) erreicht, wobei Epoxid harz, Polyimid oder Siliconverbindungen eingesetzt werden. Der Beschich tungsprozeß ist für bekannte Ionensensoren, bei denen die ionensensitive Schicht auf der Chipvorderseite aufgebracht wird, zur Zeit nur durch aufwendige Handbeschichtungen möglich. Verbesserungen des Beschichtungsprozesses durch den Einsatz von Stempeln vereinfachen einerseits diesen Teilprozeß, füh ren aber andererseits leicht zu einer mechanischen Beschädigung der Isola toroberfläche.

Eine weitere Verbesserung des Verkapselungsprozesses wird durch die Einfüh rung von Rückseitenkontakten erreicht, wie in EP 149 330 beschrieben. Durch diese Technologie wird jedoch die Verdrahtung bei On-Chip-Systemen von Sen soren mit integrierter Auswerte- oder Steuerelektronik komplizierter.

Durch den Einsatz von fotolithographisch strukturierbaren Polymeren wird der Verkapselungsprozeß mechanisierbar, aber gleichzeitig aufwendiger (C. Dum schat; Sensors and Actuators, B2 (1990) 271).

Infolge der Langgzeiteinflüsse durch die Lösungen werden Drifterscheinungen bei den bekannten Schichtsystemen in der Größenordnung von 0,1 mV/h be obachtet (Abe, A; IEEE ED 26 (1979)1939).

Technologisch bedingte Differenzen und betriebsbedingte Schwankungen der Meßergebnisse von ionensensitiven Feldeffekttransistoren können durch Diffe renzschaltungen kompensiert werden (A. Sibbald: A Chemical-Sensitiv Integrated-Circuit. The Operational Transducer, Sensors and Actuators, 7 (1985)). Voraussetzung dafür ist ein gleiches Verhalten aller eingesetzten FET′s. Prozesse, die sich auf die eingesetzten FET′s unterschiedlich auswirken, können jedoch nicht kompensiert oder korrigiert werden.

Ziel der Erfindung

Ausgehend von dem oben gewürdigten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Halbleiterbauelement, insbesondere zur Messung der Ionenkonzentration, bereitzustellen, das sicher gegen Lösungsangriffe ge schützt ist und eine geringe Drift aufweist. Desweiteren soll ein Verfahren, wel ches eine wirtschaftliche Herstellung des Halbleiterbauelements ermöglicht, an gegeben werden.

Die Aufgabe wird durch die kennzeichnenden Merkmale der Patentansprüche 1 und 19 gelöst. Bevorzugte Weiterbildungen des erfindungsgemäßen Halbleiter bauelements sind in den Unteransprüchen angegeben.

Darstellung des Wesens der Erfindung

Die Erfindung basiert auf der Idee, die Detektion durch ein rückseitig angeord netes abgedünntes Gebiet, das eine ionensensitive Schicht enthält, vorzuneh men. Die ionensensitive Schicht dient dabei (zusammen mit Elektrolyt und Be zugselektrode) als Elektrode eines Transistors und/oder einer Diode und/oder eines Kondensators. Die verbleibenden Elemente des Transistors der Diode bzw. des Kondensators lassen sich durch eine geeignete, auf der Vorderseite erzeugte bzw. angeordnete Schichtfolge realisieren.

Eine bevorzugte Ausführungsform besteht darin, daß die ionensensitive Schicht ein Gate darstellt, die gemeinsam mit einer Bezugselektrode, vermittelt durch den Elektrolyten, einen Feldeffekttransistor ansteuert (Anspruch 3).

Gemäß Anspruch 5 ist eine vorteilhafte Weiterentwicklung dadurch gegeben, ein zusätzliches Gate in der vorderseitig angeordneten Schichtfolge zu integrieren, das über dem gleichen Kanalgebiet positioniert ist. Mit dieser Anordnung wird eine Steuerung bzw. Korrektur von Betriebsdaten des ISFET möglich.

Wahlweise wird der Transistorkanal über einen zusätzlichen Substratkontakt an geschlossen, womit eine zusätzliche Steuerung des Transistors ermöglicht wer den kann (Anspruch 6).

Nach Anspruch 7 bzw. 8 kann die rückseitig angeordnete ionensensitive Schicht entweder eine rückseitig aufgebrachte Schicht sein oder Bestandteil der vorder seitig auf dem Substrat oder einer im Substrat erzeugten Schichtfolge sein. Die Reihenfolge der Realisierung des rückseitig abgedünnten Gebietes und der ionensensitiven Schicht hängt von der Anordnung der ionensensitiven Schicht ab. So erfordern die Varianten, bei denen die ionensensitive Schicht Bestandteil der vorderseitig auf dem Substrat oder einer im Substrat erzeugten Schichtfolge ist, erst die Realisierung der ionensensitiven Schicht und dann das rückseitige Abtragen des Substratgebietes (und gegebenenfalls vorderseitig angeordneter Schichten) bis zur ionensensitiven Schicht.

Das erfindungsgemäße Halbleiterbauelement kann aus den verschiedensten Materialsystemen aufgebaut sein. Aufgrund der guten Beherrschbarkeit der Sili zium Technologie sind jedoch das Silizium-Material sowie darauf aufbauende Verbindungen von besonderer Bedeutung (Anspruch 10, Anspruch 12).

Das rückseitige Abdünnen eines bestimmten Substrat-Gebietes kann z. B. durch Ätzen, insbesondere durch naßchemisches Ätzen vorgenommen werden (An spruch 13).

Zur Realisierung des abzudünnenden Gebiets wird der gesamte Wafer beidseitig mit einer Schutzschicht abgedeckt - vorzugsweise aus SiO₂/Si₃N₄ in der Si- Technologie - und durch positionierte Rückseitenbelichtung die Ätzöffnung defi niert (Anspruch 21).

Gemäß Anspruch 14 können zur Kontrolle des Ätzprozesses, speziell der Ätz tiefe, Ätzstopschichten eingesetzt werden. Diese Ätzstopschichten können ent weder im Substrat oder auch in der darüber angeordneten Schichtstruktur untergebracht sein.

Bei Silizium Wafern ist der Einsatz von SiO₂-Schichten als Ätzstop geeignet, wie in Anspruch 15 aufgeführt. Hierbei ist es insbesondere möglich, eine im Wafer vergrabene SiO₂-Schicht mit dem SIMOX-Verfahren (K. Izumi et. al., Electric Lett., Vol. 14, p. 593, (1978)) herzustellen (Anspruch 16).

Eine besondere Weiterentwicklung im Zusammenhang mit der SIMOX-Techno logie ist in Anspruch 17 gekennzeichnet. Eine auf dem Si-Wafer aufgetragene epitaktische Si-Schicht sorgt zum einen für eine verbesserte Stabilität des erfin dungsgemäßen Bauelements und zum anderen für eine erhöhte Qualität des Kanals. Zur Realisierung der Meßbarkeit der Konzentrationen von verschiedenen Ionen in einer Lösung werden entsprechende sensitive Schichten auf die Waferrückseite aufgebracht.

Das hier dargestellte Prinzip ermöglicht unter anderem die Anordnung von ISFETs mit verschiedener qualitativer Ionensensitivität auf einem einzigen Bau element. Der Aufbau des erfindungsgemäßen Bauelements gestattet weiterhin die einfache Integration einer Auswerteschaltung in den vorderseitigen Aufbau (Anspruch 9).

Zur Verkapselung wird der Sensorchip in einen mit einer Öffnung versehenen Träger eingebracht, verbondet und mit einem chemisch resistenten Polymer so abgedeckt, daß die Chipvorderseite einschließlich des Trägers geschlossen be deckt ist und damit nur die Chiprückseite mit der Lösung in Kontakt kommen kann (Anspruch 19, 20). Das erfindungsgemäße Bauelement läßt sich aufgrund der geometrischen Anordnungen insbesondere so auslegen, daß alle Kontakt anschlüsse ausschließlich an der Vorderseite angebracht sind (Anspruch 18). Mit diesem Sensoraufbau besteht die Möglichkeit, unter optimalem Schutz em pfindlicher Bauelementbereiche vor Lösungseinfluß eine Erfassung der Ionen konzentration bei gleichzeitiger Driftkorrektur zu realisieren.

Die wesentlichen Vorteile der Erfindung bestehen darin, daß die geometrische Anordnung der ionensensitiven Membran und der Kontakte eine einfache und billige Verkapselung zuläßt, die definierte Chipgebiete vor dem Elektrolytangriff schützt. Zusätzlich ist über das zweite Gate eine einfache Driftkorrektur möglich. Weiterhin lassen sich mit der Erfindung kleine Bauelemente zur Ionendetektion, mit vorderseitig integrierter Auswerteschaltung sowie mit mehreren Sensoren auf einem Chip, realisieren.

Ausführungsbeispiel

Nachfolgend wird unter Bezugnahme auf die Zeichnungen ein bevorzugtes Aus führungsbeispiel des erfindungsgemäßen Halbleiterbauelements erläutert.

Es zeigen:

Fig. 1-5 Schnittdarstellung, jeweils nach Ausführung einzelner Prozeßschritte, gemäß des erfindungsgemäßen Verfahrens nach Anspruch 19, zur Realisierung des erfindungsgemäßen Halbleiterbauelements nach dem Hauptanspruch 1.

Fig. 1 zeigt einen (100)-Siliziumwafer (1), in dem mittels des SlMOX-Verfah rens als erster Prozeßschritt eine bis 400 nm dicke SiO₂-Schicht (2) erzeugt wird. Zur Verstärkung des über der SiO₂-Schicht befindlichen einkristallinen Siliziums wird wahlweise in einem zweiten Prozeßschritt eine Epitaxieschicht (3) Si aufge bracht, deren Dicke zwischen 0,5 µm und 2 µm liegt.

Die Verfahrensschritte drei bis fünf werden nachfolgend unter Bezugnahme auf die Fig. 2 beschrieben.

Im dritten Verfahrensschritt wird durch eine CMOS - kompatible Technologie auf diesem Aufbau ein Transistor mit einem Polysilizium-Gate (5) erzeugt. Die Dotie rungen in Source (6) und Drain (7) sind so gewählt, daß der Kanal dieses Tran sistors homogen vom Gateoxid (4) bis zur SIMOX-SiO₂-Schicht (2) ausgebildet ist.

Die Bereiche (12) stellen prozeßbedingtes Feldoxid (SiO₂) dar. Die dotierte Zone (13) ist vorzugswiese als Ring um die innere Transistorstruktur (4-7) ausgelegt und dient als Bulkanschluß.

Zur Isolation der leitfähigen Bereiche sind Oxid- (8, 10) und Gläserschichten (11) (z. B. BPSG (Borphosphorglas), PSG) vorderseitig aufgetragen. Im vierten Ver fahrensschritt werden nach der Realisierung der erforderlichen Kontakte die Leiterbahnen (9) aufgebracht. Hierbei kommen Materialien aus temperaturbe ständigen Metallen wie Wolfram, Titan o. ä. zum Einsatz.

Zur Vorbereitung des Ätzprozesses wird in einem fünften Verfahrensschritt die Halbleiterstruktur allseitig mit einem geeigneten Siliziumoxid (14)/Siliziumnitrid (15) Schichtstapel (anorganische Hilfsschicht) umgeben.

In Fig. 3 ist die Anordnung nach dem sechsten Verfahrensschritt dargestellt, bei dem durch eine positionierte rückseitige Strukturierung der anorganischen Hilfsschicht das abzudünnende Gebiet (20) freigelegt wird.

Für die Erläuterung der sich anschließenden Prozeßschritte wird auf die Fig. 4 Bezug genommen.

Im siebten Verfahrensschritt wird durch eine anisotrope naßchemische Ätzung, vorzugsweise mit KOH, TMAH (Tetramethylamoniumhydroxid) oder anderen geeigneten Ätzmedien, das (100) Silizium bis zur SIMOX-Oxidschicht (2) ent fernt. Im anschließenden achten Verfahrensschritt wird die Ätzmaske (14/15) und das SIMOX-SiO₂ (2) im Kanal des Transistors beseitigt.

In einem neunten Verfahrensschritt erfolgt das Aufbringen von Isolatorschichten (21), beispielsweise bestehend aus Siliziumoxid/Siliziumnitrid. Wahlweise kann im achten Verfahrensschritt das SIMOX-SiO₂ im Kanal des Transistors nur teil weise entfernt werden und/oder der neunte Verfahrensschritt übersprungen werden.

Die Verfahrensschritte 5 bis 9 können auch in einem früheren Prozeßstadium durchgeführt werden, das heißt die Kontaktherstellung und Leitbahnrealisierung können dann nach der Erzeugung der abgedünnten Gebiete erfolgen.

Beim zehnten Verfahrensschritt werden die ionensensitiven Schichten (22), z. B. Alumosilicatgläser, Ionophore mit Polymeren o. ä., aufgetragen. Im anschließen den elften Verfahrensschritt erfolgt die Strukturierung der Bondpads und das Anbringen der Bonddrähte (24). Nach Ausführung des zwölften Verfahrens schritts, bei dem der vorderseitige Aufbau mit einer Polymer-Passivierung (25) überzogen wird, ergibt sich das Bauelementbild nach Abb. 4.

Anhand der Fig. 4 ist auch die Funktionsweise des erfindungsgemäßen Bauelements ersichtlich.

Durch das Abdünnen des Substrats ist die rückseitig angeordnete ionensensi tive Gateschicht so nahe an den Kanal herangeführt, daß eine ausreichende Steuerbarkeit, d. h. Ionensensitivität, gewährleistet ist. Diese Anordnung, mit rückseitiger ionensensitiver Membran und vorderseitig angeordneten Kontakten, ermöglicht eine vereinfachte und vorteilhafte Verkapselung des Bauelements, die mit konventionellen ISFETS nicht erreichbar ist.

Fig. 5 zeigt abschließend, wie ein derart strukturierter Sensorchip (30) zur Ver kapselung in den Träger (28) eingefügt ist, dessen Oberfläche der des Trägers angepaßt ist. Die Bonddrähte (24) des Sensorchips sind mit Leiterbahnen (26) auf dem Träger verbunden. Der Träger ist so strukturiert, daß durch eine Poly merbeschichtung mit Polymiden, Epoxidharzen oder anderen chemisch re sistenten Materialien (27, 31) der Sensor (30) und der Träger vorderseitig voll ständig abgedeckt werden. Vorzugsweise ist der Träger so gestaltet, daß seine Oberfläche mit der Oberfläche des eingepaßten Sensors fluchtet. Damit sind die Vorderseite des Sensors, die Chipkanten und die Leiterbahnen auf dem Träger vor dem Einwirken der Lösung geschützt. Der Kontakt des Sensors mit der Lö sung erfolgt ausschließlich über die Chiprückseite.

Claims

1. Halbleiterbauelement, insbesondere zur Messung von Ionenkonzentratio nen, bestehend aus einem Substrat und einer vorderseitig darauf ange ordneten Schichtfolge, wobei das Bauelement eine oder mehrere ionen sensitive Schichten aufweist, dadurch gekennzeichnet, daß die ionensensitiven Schichten und gegebenenfalls weitere Schichtfol gen rückseitig in einem abgedünnten Gebiet des Substrats angeordnet sind.

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß zusätzlich zur ionensensitiven Schicht eine rückseitig angeordnete Schichtfolge vorhanden ist.

3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mindestens eine ionensensitive Schicht als Gate eines Feldeffekttran sistors ausgebildet ist.

4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß mindestens eine ionensensitive Schicht als Elektrode eines Konden sators oder einer Diode ausgebildet ist.

5. Halbleiterbauelement nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß in der vorderseitig angeordneten Schichtfolge ein zusätzliches Steuer gate vorgesehen ist, das über dem Kanalgebiet des Feldeffekttransistors angeordnet ist.

6. Halbleiterbauelement nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der Transistor über einen zusätzlichen Substratkontakt ansteuerbar ist.

7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß mindestens eine ionensensitive Schicht eine rückseitig aufgebrachte Schicht ist.

8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß mindestens eine rückseitig angeordnete ionensensitive Schicht Be standteil der vorderseitig auf dem Substrat oder eine im Substrat erzeugten Schichtfolge ist.

9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß in der vorderseitig angeordneten Schichtfolge eine Auswerteschaltung integriert ist.

10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das Substrat aus Silizium, insbesondere (100) Si, besteht.

11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die CMOS-Schaltungstechnik eingesetzt ist.

12. Halbleiterbauelement nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet, daß das zusätzliche Steuergate aus Poly-Silizium Material besteht.

13. Halbleiterbauelement nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß das Substrat durch Ätzen, insbesondere durch naßchemisches Ätzen, abgedünnt ist.

14. Halbleiterbauelement nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß im Substrat oder in der vorderseitigen Schichtstruktur eine Ätzstop schicht angeordnet ist.

15. Halbleiterbauelement nach Anspruch 14, dadurch gekennzeichnet, daß der Ätzstop als eine SiO₂-Schicht ausgebildet ist.

16. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, daß die im Si-Substrat angeordnete SiO₂-Schicht mit dem SIMOX-Verfah ren hergestellt ist.

17. Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, daß auf dem mit dem SIMOX-Verfahren behandelten Substrat vorderseitig eine Epitaxie-Schicht aufgebracht ist.

18. Halbleiterbauelement nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß die Kontaktanschlüsse an die elektronischen Elemente ausschließlich an der Vorderseite angebracht sind.

19. Halbleiterbauelement nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß das Halbleiterbauelement in einen Träger eingepaßt ist, der eine Ober fläche aufweist, die vorzugsweise mit der vorderseitigen Oberfläche des Halbleiterbauelements fluchtet, und der mit Leiterbahnen beschichtet ist, die mit den elektrischen Anschlüssen des Halbleiterbauelements leitend verbunden sind.

20. Halbleiterbauelement nach Anspruch 19, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterbauelements und die Oberfläche des Trägers mit einer oder mehreren Polymerbeschichtungen aus Polyimiden, Epoxidharz oder anderen chemisch resistenten Materialien vorderseitig vollständig abgedeckt sind.

21. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der An sprüche 1 bis 20, gekennzeichnet durch folgendende Verfahrensschritte:

- Erzeugung einer SiO₂-Schicht unterhalb der vorderseitigen Oberflä che eines Siliziumwafers mit dem SIMOX-Verfahren,
- Erzeugung eines Transistors mit Polysiliziumgate durch CMOS- kompatible Technologie,
- Aufbringen von Leiterbahnmaterialien, bestehend aus temperaturbe ständigen Metallen wie Wolfram und Titan,
- Abdeckung des gesamten Wafers mit geeigneten Silizium oxid/Siliziumnitrid Schichtstapeln,
- positionierte rückseitige Strukturierung, bei der das abzudünnende Gebiet freigelegt wird,
- anisotrope Ätzung des freigelegten Siliziumgebietes, vorzugsweise mit KOH oder TMAH,
- Entfernung der Rückenseitenätzmaske, vollständiges oder teilweises Entfernen des SIMOX-SiO₂ im Kanal des Transistors,
- wahlweises Aufbringen von Isolatorschichten, beispielsweise beste hend aus Siliziumoxid/Siliziumnitrid,
- Aufbringen von ionensensitiven Schichten, wie Alumosilicatgläsern und Ionophore mit Polymeren,
- Strukturierung der Bondpads,
- Einbringen des Sensors in einen Träger,
- Anschluß der Bonddrähte des Sensors an die Leiterbahnen auf dem Träger,
- abschließende Polymerbeschichtung der Vorderseite

22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß eine an den SIMOX-Verfahrensprozeß anschließende Si-Epitaxie durchgeführt wird.

23. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, daß als Substrat (100)-Silizium verwendet wird.