WO1994022006A1 - Halbleiterbauelement insbesondere zur ionendetektion - Google Patents

Halbleiterbauelement insbesondere zur ionendetektion Download PDF

Info

Publication number
WO1994022006A1
WO1994022006A1 PCT/DE1994/000201 DE9400201W WO9422006A1 WO 1994022006 A1 WO1994022006 A1 WO 1994022006A1 DE 9400201 W DE9400201 W DE 9400201W WO 9422006 A1 WO9422006 A1 WO 9422006A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor component
layer
ion
substrate
component according
Prior art date
Application number
PCT/DE1994/000201
Other languages
English (en)
French (fr)
Inventor
Christian Kunath
Eberhard Kurth
Heinz KÜCK
Wilfried Mokwa
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Publication of WO1994022006A1 publication Critical patent/WO1994022006A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing

Definitions

  • Hal 'conductors A eie ent Technical particular for the ion detection region
  • the invention relates to a semiconductor component, in particular for measuring the ion concentration.
  • the continuous detection of ions in solutions is of increasing interest in the environment and in biomedicine. In these fields of application there is a requirement to record various ions qualitatively and quantitatively. In medicine in particular, the smallest possible ion-sensitive sensors are important.
  • ISFET ion-selective behavior when the ion concentrations in solutions change
  • the corresponding sensitivities are set by selected layer materials which are applied to the gate insulator over the channel region of the FET.
  • organic layer materials are used for the detection of different ions, molecules and groups of molecules.
  • Inorganic layer materials are mainly used in the measurement of the ion concentration, such as protons, calcium ions or sodium ions, in aqueous media for environmental monitoring.
  • the long-term stability and at the same time the drift are essentially determined by the materials used for the ion-sensitive layers, the passivation layers and the encapsulation.
  • ISFEFs are realized, which enable use over several weeks (H. Kaden, W. Oelsner; VDI reports No. 939, 1992).
  • DE 32 26 555 describes an ion-sensitive semiconductor component which consists of a substrate with a layer sequence arranged on the front side thereof, the substrate having a recess on the rear side for producing a thinned area, in which an ion-sensitive layer is arranged on the rear side is.
  • Source, drain and channel zones as well as a floating gate of a field effect transistor are also arranged on the substrate.
  • the floating gate capacitively couples to the ion-sensitive layer of the thinned area lying outside the source, drain and channel zone.
  • the rear-side arrangement of the ion-sensitive layer ensures good separation between the front-side electronic elements and the electrolyte.
  • the object of the invention is to provide a semiconductor component, in particular for measuring the ion concentration, which is securely protected against attack by solutions, has a low drift and high immunity to interference. Furthermore, a method is to be specified which enables the semiconductor component to be produced economically.
  • the invention is based on the idea of performing the detection through a thinned area arranged on the rear side, which contains an ion-sensitive layer.
  • the ion-sensitive layer is designed as a gate of a field effect transistor (with a reference electrode located in the electrolyte), by means of which the latter is driven.
  • the remaining elements of the transistor can be realized by a suitable layer sequence created or arranged on the front side.
  • the source and drain regions of the field effect transistor and the layer sequence arranged on the front are completely electrically insulated from the back of the substrate in the non-thinned regions by a buried insulation layer.
  • Influences of the electrolyte on these areas can thus be reliably prevented in an advantageous manner.
  • an advantageous further development is given by integrating an additional gate in the layer sequence arranged on the front, which is positioned above the same channel region.
  • control or correction of operating data of the ISFET is possible.
  • the transistor channel is connected via an additional substrate contact, whereby additional control of the transistor can be made possible (claim 4).
  • the semiconductor component according to the invention can be constructed from a wide variety of material systems. Due to the good controllability of silicon technology, however, the silicon material and connections based thereon are of particular importance (claim 8, claim 10).
  • the backside thinning of a certain substrate area can e.g. be carried out by etching, in particular by wet chemical etching (claim 11).
  • the entire wafer is covered on both sides with a protective layer - preferably made of SiO 2 / Si 3 N 4 in Si technology - and the etching opening is defined by positioned backside exposure (claim 19).
  • etching stop layers can be used to control the etching process, especially the etching depth. These etch stop layers can either which can be accommodated in the substrate or in the layer structure arranged above it.
  • SiO 2 layers are suitable as an etching stop, as set out in claim 13.
  • a special further development in connection with SIMOX technology is characterized in claim 15.
  • An epitaxial Si layer applied to the Si wafer ensures, on the one hand, improved stability of the component according to the invention and, on the other hand, an increased quality of the channel.
  • corresponding sensitive layers are applied to the back of the wafer.
  • the principle shown here enables, among other things, the arrangement of ISFETs with different qualitative ion sensitivity on a single component.
  • the structure of the component according to the invention also allows the simple integration of an evaluation circuit in the front structure (claim 7).
  • the sensor chip is introduced into a carrier provided with an opening, bonded and covered with a chemically resistant polymer in such a way that the front of the chip, including the carrier, is covered so that only the rear of the chip can come into contact with the solution , 18).
  • the component according to the invention can, in particular, be designed on the basis of the geometrical arrangements such that all contact connections are made exclusively on the front (claim 16). With this sensor structure, there is the possibility of realizing a detection of the ion concentration with simultaneous drift correction while optimally protecting sensitive component areas from the influence of the solution.
  • the main advantages of the invention are that the geometrical arrangement of the ion-sensitive membrane and the contacts permits simple and inexpensive encapsulation, which protects defined chip areas against electrolyte attack. In addition, a simple drift correction is possible via the second gate. Furthermore, the invention makes it possible to implement small components for ion detection, with an evaluation circuit integrated on the front and with a plurality of sensors on one chip.
  • FIGS. 1-5 are sectional views, each after execution of individual process steps, according to the inventive method according to claim 19, for realizing the inventive semiconductor component according to main claim 1.
  • FIG. 1 shows a ⁇ 100> silicon wafer (1), in which the SIMOX process is used to produce a SiO 2 layer (2) up to 400 nm thick as the first process step.
  • an epitaxial layer (3) Si is applied in a second process step, the thickness of which is between 0.5 m and 2 ⁇ m.
  • a transistor with a polysilicon gate (5) is generated on this structure using CMOS-compatible technology.
  • the dopants in the source (6) and drain (7) are selected so that the channel of this transistor is formed homogeneously from the gate oxide (4) to the SIMOX-SiO 2 layer (2).
  • the areas (12) represent process-related field oxide (SiO 2).
  • the doped zone (13) is preferably designed as a ring around the inner transistor structure (4-7) and serves as a bulk connection.
  • oxide (8, 10) and glass layers (11) are applied on the front.
  • the conductor tracks (9) are applied after the necessary contacts have been implemented.
  • materials made of temperature-resistant metals such as tungsten, titanium or the like are used. for use.
  • the semiconductor structure is surrounded on all sides with a suitable silicon oxide (14) / silicon nitride (15) layer stack (inorganic auxiliary layer).
  • FIG. 3 shows the arrangement after the sixth method step, in which the region (20) to be thinned is exposed by means of a positioned structuring on the back of the inorganic auxiliary layer.
  • the ⁇ 100> silicon is removed up to the SIMOX oxide layer (2) by anisotropic wet chemical etching, preferably using KOH, TMAH (tetramethyl ammonium hydroxide) or other suitable etching media.
  • the etching mask (14/15) and the SIMOX-Si0 2 (2) in the channel of the transistor are removed.
  • insulator layers (21), for example consisting of silicon oxide / silicon nitride, are applied.
  • the SIMOX-Si0 2 in the channel of the transistor can only be partially removed and / or the ninth process step can be skipped.
  • Process steps 5 to 9 can also be carried out in an earlier process stage, that is to say the establishment of contacts and implementation of the interconnect can then take place after the thinned regions have been produced.
  • the structuring of the bond pads and the attachment of the bond wires (24) take place.
  • the rear side ion-sensitive gate layer is brought so close to the channel that sufficient controllability, i. H. ion sensitivity is guaranteed.
  • This arrangement with an ion-sensitive membrane on the back and contacts arranged on the front, enables a simplified and advantageous encapsulation of the component, which cannot be achieved with conventional ISFETS.
  • FIG. 5 finally shows how such a structured sensor chip (30) for encapsulation is inserted into the carrier (28), the surface of which is matched to that of the carrier.
  • the bond wires (24) of the sensor chip are connected to conductor tracks (26) on the carrier.
  • the carrier is structured in such a way that the sensor (30) and the carrier are completely covered on the front side by a polymer coating with polymids, epoxy resins or other chemically resistant materials (27, 31).
  • the carrier is preferably designed such that its surface is flush with the surface of the fitted sensor. This protects the front of the sensor, the chip edges and the conductor tracks on the carrier from exposure to the solution. The contact of the sensor with the solution takes place exclusively via the back of the chip.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

Gegenstand der Erfindung ist ein Halbleiterbauelement zur Messung von Ionenkonzentrationen, insbesondere ein ISFET (i^_onens^_ensitiver F^_elde^_ffektt^_ransistor). Das Halbleiterbauelement besteht aus einem Substrat und einer vorderseitig darauf angeordneten Schichtfolge, wobei das Bauelement eine oder mehrere ionensensitive Schichten und gegebenenfalls weitere Schichtfolgen aufweist, die in einem rückseitig abgedünnten Gebiet des Substrats angeordnet sind. Die ionensensitive Schicht ist dabei als Gate eines Feldeffekttransistors ausgebildet. Die Source- und Drainbereiche des Feldeffekttransistors sowie die vorderseitig angeordnete Schichtfolge sind durch eine vergrabene Isolationsschicht von der Rückseite des Substrates elektrisch isoliert. Die Kontaktanschlüsse an die elektronischen Elemente können durch den Aufbau des Bauelements ausschließlich an dessen Vorderseite angebracht werden. Die geometrische Anordnung der ionensensitiven Membran sowie der Kontakte erlaubt eine einfache und sichere Verkapselung des Halbleiterbauelements, die definierte Chipgebiete vor einem Elektrolytangriff schützt. Das Halbleiterbauelement ist zur Verkapselung in einen Träger eingepaßt, der mit Leiterbahnen beschichtet ist, die mit den elektrischen Anschlüssen des Halbleiterbauelements elektrisch verbunden sind. Der Träger ist derart gestaltet, daß die Oberfläche des Halbleiterbauelements vorderseitig durch chemisch resistente Materialien vollständig abgedeckt ist.

Description

BESCHREIBUNG
Hal' leiter a eie ent insbesondere zur Ionendetektion Technisches Gebiet
Die Erfindung betrifft ein Halbleiterbauelement, insbesondere zur Messung der lonenkonzentration. Der kontinuierliche Nachweis von Ionen in Lösungen ist in zunehmendem Maße in der Umwelt und in der Biomedizin von Interesse. In die¬ sen Einsatzgebieten besteht die Forderung, verschiedene Ionen qualitativ und quantitativ zu erfassen. Dabei kommt es insbesondere in der Medizin auf mög¬ lichst kleine ionensensitive Sensoren an.
Stand der Technik
Eine Möglichkeit, die diversen Anforderungen beim Nachweis von Ionen zu erfül¬ len, besteht durch die Anwendung von Feldeffekttransistoren, die durch den Einsatz von verschiedenen Isolatorschichten ein ionenselektives Verhalten bei Änderung der lonenkonzentrationen in Lösungen aufweisen (ISFET). Die Detek- tion der lonenkonzentration basiert auf der Schwellspannungsverschiebung bei Änderung der lonenkonzentration in den Lösungen. Dabei wirken die Ionen über die Gate-Isolatorfläche auf die Ladungsträgerkonzentration im Kanal des Tran¬ sistors.
Die entsprechenden Sensitivitäten werden durch ausgewählte Schichtmateriali¬ en, die auf dem Gateisolator über dem Kanalgebiet des FET's aufgebracht werden, eingestellt. In der Biomedizin werden vorrangig organische Schichtma¬ terialien zum Nachweis von verschiedenen Ionen, Molekülen und Molekülgrup¬ pen eingesetzt. Anorganische Schichtmaterialien finden vorwiegend in der Mes¬ sung der lonenkonzentration, wie Protonen, Kalziumionen oder Natriumionen, in wäßrigen Medien für die Überwachung in der Umwelt Anwendung.
In allen Anwendungsfällen sind eine hinreichende Langzeitstabilität, eine minima¬ le Drift und eine einfache mechanisierbare Verkapselung der Sensorelemente eine elementare Voraussetzung für den Einsatz von ISFET's als lonendetekto- ren.
Die Langzeitstabilität und gleichzeitig die Drift werden wesentlich durch die ein¬ gesetzten Materialien für die ionensensitiven Schichten, die Passivierungs¬ schichten und die Verkapselung bestimmt.
Durch den Einsatz von chemisch resistenten Materialien als ionensensitive Schichten wie Al203 und Ta205 werden ISFEFs realisiert, die einen Einsatz über mehrere Wochen ermöglichen (H. Kaden, W. Oelsner; VDI-Berichte Nr.939, 1992).
Für den Einsatz der ISFET's in wäßrigen Lösungen müssen die Leiterbahnzüge, die Chipkanten und die Bonddrähte vor dem Lösungsangriff sicher geschützt werden. Konventionelle Passivierungsschichten, wie PE-Si02 oder PE-Si3N4, auf den Leiterbahnen, die mit der Meßlösung in Kontakt kommen, zeigen aufgrund ihrer relativ großen chemischen Reaktivität eine nur geringe Stabilität und bieten somit keinen ausreichenden Schutz. Ein guter Schutz wird durch eine Be¬ schichtung des Sensors mit Polymeren (Verkapselung) erreicht, wobei Epoxid¬ harz, Polyimid oder Siliconverbindungen eingesetzt werden. Der Beschich- tungsprozeß ist für bekannte lonensensoren, bei denen die ionensensitive Schicht auf der Chipvorderseite aufgebracht wird, zur Zeit nur durch aufwendige Handbeschichtungen möglich. Verbesserungen des Beschichtungsprozesses durch den Einsatz von Stempeln vereinfachen einerseits diesen Teilprozeß, füh¬ ren aber andererseits leicht zu einer mechanischen Beschädigung der Isolator¬ oberfläche.
Eine weitere Verbesserung des Verkapselungsprozesses wird durch die Einfüh¬ rung von Rückseitenkontakten erreicht, wie in EP 149 330 beschrieben. Durch diese Technologie wird jedoch die Verdrahtung bei On-Chip-Systemen von Sen¬ soren mit integrierter Auswerte- oder Steuerelektronik komplizierter. Durch den Einsatz von fotolithographisch strukturierbaren Polymeren wird der Verkapselungsprozeß mechanisierbar, aber gleichzeitig aufwendiger (C. Dum- schat; Sensors and Actuators, B2 (1990) 271).
Infolge der Langgzeiteinflüsse durch die Lösungen werden Drifterscheinungen bei den bekannten Schichtsystemen in der Größenordnung von .>.0,1 mV/h be¬ obachtet (Abe, A; IEEE ED 26 (1979) 1939).
Technologisch bedingte Differenzen und betriebsbedingte Schwankungen der Meßergebnisse von ionensensitiven Feldeffekttransistoren können durch Diffe¬ renzschaltungen kompensiert werden (A. Sibbald: A Chemical-Sensitiv Integra- ted-Circuit. The Operational Transducer, Sensors and Actuators, 7 (1985) ). Voraussetzung dafür ist ein gleiches Verhalten aller eingesetzten FET's. Prozes¬ se, die sich auf die eingesetzten FET's unterschiedlich auswirken, können jedoch nicht kompensiert oder korrigiert werden.
In der DE 32 26 555 ist ein ionenempfindliches Halbleiterbauelement beschrie¬ ben, das aus einem Substrat mit einer vorderseitig darauf angeordneten Schichtfolge besteht, wobei das Substrat eine rückseitige Ausnehmung zur Er¬ zeugung eines abgedünnten Gebietes aufweist, in dem rückseitig eine ionen¬ sensitive Schicht angeordnet ist. Auf dem Substrat sind weiterhin Source-, Drain- und Kanalzone sowie vorderseitig ein schwimmendes Gate eines Feldeffekt¬ transistors angeordnet. Das schwimmende Gate koppelt kapazitiv an die ionensensitive Schicht des außerhalb der Source-, Drain- und Kanalzone liegen¬ den abgedünnten Gebietes.
Durch die rückseitige Anordnung der ionensensitiven Schicht wird eine gute Trennung zwischen den vorderseitigen elektronischen Elementen und dem Elektrolyten erreicht.
Der Nachteil des dargestellten Bauelementes resultiert jedoch aus der Verwen¬ dung des (in diesem Falle zwingend notwendig) schwimmenden Gates. Dieses Gate wirkt als eine Antenne, so daß äußere Störeinflüsse die Meßgenauigkeit der Anordnung erheblich beeinträchtigen. Darstellung der Erfindung
Ausgehend von dem oben gewürdigten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Halbleiterbauelement, insbesondere zur Messung der lonenkonzentration, bereitzustellen, das sicher gegen Lösungsangriffe ge¬ schützt ist, eine geringe Drift und eine hohe Störfestigkeit aufweist. Desweiteren soll ein Verfahren, welches eine wirtschaftliche Herstellung des Halbleiterbau- elements ermöglicht, angegeben werden.
Die Aufgabe wird durch die kennzeichnenden Merkmale der Patentansprüche 1 und 19 gelöst. Bevorzugte Weiterbildungen des erfindungsgemäßen Halbleiter¬ bauelements sind in den Unteransprüchen angegeben.
Die Erfindung basiert auf der Idee, die Detektion durch ein rückseitig angeordne¬ tes abgedünntes Gebiet, das eine ionensensitive Schicht enthält, vorzunehmen. Die ionensensitive Schicht ist als Gate eines Feldeffekttransistors (mit einer im Elektrolyten befindlichen Bezugselektrode) ausgebildet, durch das dieser angesteuert wird. Die verbleibenden Elemente des Transistors lassen sich durch eine geeignete, auf der Vorderseite erzeugte bzw. angeordnete Schichtfolge realisieren.
Die Source- und Drainbereiche des Feldeffekttransistors sowie die vorderseitig angeordnete Schichtfolge sind in den nicht abgedünnten Bereichen durch eine vergrabene Isolationsschicht von der Rückseite des Substrates vollständig elektrisch isoliert.
Damit können in vorteilhafter Weise Einflüsse des Elektrolyten auf diese Bereiche zuverlässig verhindert werden.
Gemäß Anspruch 3 ist eine vorteilhafte Weiterentwicklung dadurch gegeben, ein zusätzliches Gate in der vorderseitig angeordneten Schichtfolge zu integrieren, das über dem gleichen Kanalgebiet positioniert ist. Mit dieser Anordnung wird eine Steuerung bzw. Korrektur von Betriebsdaten des ISFET möglich. Wahlweise wird der Transistorkanal über einen zusätzlichen Substratkontakt an¬ geschlossen, womit eine zusätzliche Steuerung des Transistors ermöglicht wer¬ den kann (Anspruch 4).
Nach Anspruch 5 bzw. 6 kann die. rückseitig angeordnete ionensensitive Schicht entweder eine rückseitig aufgebrachte Schicht sein oder Bestandteil der vorder¬ seitig auf dem Substrat oder einer im Substrat erzeugten Schichtfolge sein. Die Reihenfolge der Realisierung des rückseitig abgedünnten Gebietes und der ionensensitiven Schicht hängt von der Anordnung der ionensensitiven Schicht ab. So erfordern die Varianten, bei denen die ionensensitive Schicht Bestandteil der vorderseitig auf dem Substrat oder einer im Substrat erzeugten Schichtfolge ist, erst die Realisierung der ionensensitiven Schicht und dann das rückseitige Abtragen des Substratgebietes (und gegebenenfalls vorderseitig angeordneter Schichten) bis zur ionensensitiven Schicht.
Das erfindungsgemäße Halbleiterbauelement kann aus den verschiedensten Materialsystemen aufgebaut sein. Aufgrund der guten Beherrschbarkeit der Sili¬ zium Technologie sind jedoch das Silizium-Material sowie darauf aufbauende Verbindungen von besonderer Bedeutung (Anspruch 8, Anspruch 10).
Das rückseitige Abdünnen eines bestimmten Substrat-Gebietes kann z.B. durch Ätzen, insbesondere durch naßchemisches Ätzen vorgenommen werden (An¬ spruch 11).
Zur Realisierung des abzudünnenden Gebiets wird der gesamte Wafer beidseitig mit einer Schutzschicht abgedeckt - vorzugsweise aus Si02/Si3N4 in der Si- Technologie - und durch positionierte Rückseitenbelichtung die Ätzöffnung defi¬ niert (Anspruch 19).
Gemäß Anspruch 12 können zur Kontrolle des Ätzprozesses, speziell der Ätztie¬ fe, Ätzstopschichten eingesetzt werden. Diese Ätzstopschichten können entwe- der im Substrat oder auch in der darüber angeordneten Schichtstruktur unter¬ gebracht sein.
Bei Silizium Wafern ist der Einsatz von Si02-Schichten als Ätzstop geeignet, wie in Anspruch 13 aufgeführt. Hierbei ist es insbesondere möglich, eine im Wafer vergrabene Si02-Schicht mit dem SIMOX-Verfahren (K. Izumi et. al., Electric Lett, Vol. 14, p. 593, (1978)) herzustellen (Anspruch 14).
Eine besondere Weiterentwicklung im Zusammenhang mit der SIMOX-Techno- logie ist in Anspruch 15 gekennzeichnet. Eine auf dem Si-Wafer aufgetragene epitaktische Si-Schicht sorgt zum einen für eine verbesserte Stabilität des erfin¬ dungsgemäßen Bauelements und zum anderen für eine erhöhte Qualität des Kanals. Zur Realisierung der Meßbarkeit der Konzentrationen von verschiedenen Ionen in einer Lösung werden entsprechende sensitive Schichten auf die Wafer- rückseite aufgebracht.
Das hier dargestellte Prinzip ermöglicht unter anderem die Anordnung von ISFETs mit verschiedener qualitativer lonensensitivität auf einem einzigen Bau¬ element. Der Aufbau des erfindungsgemäßen Bauelements gestattet weiterhin die einfache Integration einer Auswerteschaltung in den vorderseitigen Aufbau (Anspruch 7).
Zur Verkapselung wird der Sensorchip in einen mit einer Öffnung versehenen Träger eingebracht, verbondet und mit einem chemisch resistenten Polymer so abgedeckt, daß die Chipvorderseite einschließlich des Trägers geschlossen be¬ deckt ist und damit nur die Chiprückseite mit der Lösung in Kontakt kommen kann (Anspruch 17, 18). Das erfindungsgemäße Bauelement läßt sich aufgrund der geometrischen Anordnungen insbesondere so auslegen, daß alle Kontakt¬ anschlüsse ausschließlich an der Vorderseite angebracht sind (Anspruch 16). Mit diesem Sensoraufbau besteht die Möglichkeit, unter optimalem Schutz em¬ pfindlicher Baueiementbereiche vor Lösungseinfluß eine Erfassung der lonen¬ konzentration bei gleichzeitiger Driftkorrektur zu realisieren. Die wesentlichen Vorteile der Erfindung bestehen darin, daß die geometrische Anordnung der ionensensitiveπ Membran und der Kontakte eine einfache und billige Verkapselung zuläßt, die definierte Chipgebiete vor dem Elektrolytangriff schützt. Zusätzlich ist über das zweite Gate eine einfache Driftkorrektur möglich. Weiterhin lassen sich mit der Erfindung kleine Bauelemente zur lonendetektion, mit vorderseitig integrierter Auswerteschaltung sowie mit mehreren Sensoren auf einem Chip, realisieren.
Ausführungsbeispiel
Nachfolgend wird unter Bezugnahme auf die Zeichnungen ein bevorzugtes Aus¬ führungsbeispiel des erfindungsgemäßen Halbleiterbauelements erläutert.
Es zeigen:
Figur 1 - 5 Schnittdarstellung, jeweils nach Ausführung einzelner Prozeßschritte, gemäß des erfindungsgemäßen Verfahrens nach Anspruch 19, zur Realisierung des erfindungsgemäßen Halbleiterbauelements nach dem Hauptanspruch 1.
Figur 1 zeigt einen <100>-Siliziumwafer (1), in dem mittels des SIMOX-Verfah- rens als erster Prozeßschritt eine bis 400 nm dicke SiO2-Schicht (2) erzeugt wird. Zur Verstärkung des über der Si02-Schicht befindlichen einkristallinen Siliziums wird wahlweise in einem zweiten Prozeßschritt eine Epitaxieschicht (3) Si aufge¬ bracht, deren Dicke zwischen 0,5 m und 2jum liegt.
Die Verfahrensschritte drei bis fünf werden nachfolgend unter Bezugnahme auf die Figur 2 beschrieben.
Im dritten Verfahrensschritt wird durch eine CMOS - kompatible Technologie auf diesem Aufbau ein Transistor mit einem Polysilizium-Gate (5) erzeugt. Die Dotie¬ rungen in Source (6) und Drain (7) sind so gewählt, daß der Kanal dieses Tran¬ sistors homogen vom Gateoxid (4) bis zur SIMOX-SiO2-Schicht (2) ausgebildet ist. Die Bereiche (12) stellen prozeßbedingtes Feldoxid (Siθ2) dar. Die dotierte Zone (13) ist vorzugswiese als Ring um die innere Transistorstruktur (4- 7) ausgelegt und dient als Bulkanschluß.
Zur Isolation der leitfähigen Bereiche sind Oxid- (8, 10) und Gläserschichten (11) (z. B. BPSG (Borphosphorglas), PSG) vorderseitig aufgetragen. Im vierten Ver¬ fahrensschritt werden nach der Realisierung der erforderlichen Kontakte die Leiterbahnen (9) aufgebracht. Hierbei kommen Materialien aus temperaturbe¬ ständigen Metallen wie Wolfram, Titan o.a. zum Einsatz.
Zur Vorbereitung des Ätzprozesses wird in einem fünften Verfahrensschritt die Halbleiterstruktur allseitig mit einem geeigneten Siliziumoxid (14) /Siliziumnitrid (15) Schichtstapel (anorganische Hilfsschicht) umgeben.
In Figur 3 ist die Anordnung nach dem sechsten Verfahrensschritt dargestellt, bei dem durch eine positionierte rückseitige Strukturierung der anorganischen Hilfsschicht das abzudünnende Gebiet (20) freigelegt wird.
Für die Erläuterung der sich anschließenden Prozeßschritte wird auf die Figur 4 Bezug genommen.
Im siebten Verfahrensschritt wird durch eine anisotrope naßchemische Ätzung, vorzugsweise mit KOH, TMAH (Tetramethylamoniumhydroxid) oder anderen geeigneten Ätzmedien, das <100> Silizium bis zur SIMOX-Oxidschicht (2) ent¬ fernt. Im anschließenden achten Verfahrensschritt wird die Ätzmaske (14/15) und das SIMOX-Si02 (2) im Kanal des Transistors beseitigt.
In einem neunten Verfahrensschritt erfolgt das Aufbringen von Isolatorschichten (21), beispielsweise bestehend aus Siliziumoxid/Siliziumnitrid. Wahlweise kann im achten Verfahrensschritt das SIMOX-Si02 im Kanal des Transistors nur teil¬ weise entfernt werden und/oder der neunte Verfahrensschritt übersprungen werden. Die Verfahrensschritte 5 bis 9 können auch in einem früheren Prozeßstadium durchgeführt werden, das heißt die Kontaktherstellung und Leitbahnrealisierung können dann nach der Erzeugung der abgedünnten Gebiete erfolgen.
Beim zehnten Verfahrensschritt werden die ionensensitiven Schichten (22), z. B. Alumosilicatgläser, lonophore mit Polymeren o.a., aufgetragen. Im anschließen¬ den elften Verfahrensschritt erfolgt die Strukturierung der Bondpads und das Anbringen der Bonddrähte (24). Nach Ausführung des zwölften Verfahrens¬ schritts, bei dem der vorderseitige Aufbau mit einer Polymer-Passivierung (25) überzogen wird, ergibt sich das Bauelementbild nach Abbildung 4.
Anhand der Figur 4 ist auch die Funktionsweise des erfindungsgemäßen Bauele¬ ments ersichtlich.
Durch das Abdünnen des Substrats ist die rückseitig angeordnete ionensensiti¬ ve Gateschicht so nahe an den Kanal herangeführt, daß eine ausreichende Steuerbarkeit, d. h. lonensensitivität, gewährleistet ist. Diese Anordnung, mit rückseitiger ionensensitiver Membran und vorderseitig angeordneten Kontakten, ermöglicht eine vereinfachte und vorteilhafte Verkapselung des Bauelements, die mit konventionellen ISFETS nicht erreichbar ist.
Figur 5 zeigt abschließend, wie ein derart strukturierter Sensorchip (30) zur Ver¬ kapselung in den Träger (28) eingefügt ist, dessen Oberfläche der des Trägers angepaßt ist. Die Bonddrähte (24) des Sensorchips sind mit Leiterbahnen (26) auf dem Träger verbunden. Der Träger ist so strukturiert, daß durch eine Poly- merbeschichtung mit Polymiden, Epoxidharzen oder anderen chemisch re¬ sistenten Materialien (27, 31) der Sensor (30) und der Träger vorderseitig voll¬ ständig abgedeckt werden. Vorzugsweise ist der Träger so gestaltet, daß seine Oberfläche mit der Oberfläche des eingepaßten Sensors fluchtet. Damit sind die Vorderseite des Sensors, die Chipkanten und die Leiterbahnen auf dem Träger vor dem Einwirken der Lösung geschützt. Der Kontakt des Sensors mit der Lö¬ sung erfolgt ausschließich über die Chiprückseite.

Claims

PATENTANSPRÜCHE
1. Halbleiterbauelement, insbesondere zur Messung von lonenkonzentratio- nen, bestehend aus einem Substrat und einer vorderseitig darauf angeord¬ neten Schichtfolge, wobei das Substrat eine rückseitige Ausnehmung zur Erzeugung eines abgedünnten Gebietes aufweist, in dem rückseitig eine oder mehrere ionensensitive Schichten angeordnet sind, dadurch gekennzeichnet, daß in dem abgedünnten Gebiet Kanalzone und Gateisolator eines Feld¬ effekttransistors angeordnet sind, wobei die ionensensitive (n) Schicht(en) das Gate bilden, und daß Source- und Drainbereiche des Feldeffekttran¬ sistors und die vorderseitig angeordnete Schichtfolge in den nicht abge¬ dünnten Bereichen durch eine vergrabene Isolationsschicht von der Rück¬ seite des Substrates elektrisch isoliert sind.
2. Halbleiterbauelement nach Anspruch 1 , dadurch gekennzeichnet, daß zusätzlich zur ionensensitiven Schicht eine rückseitig angeordnete Schichtfolge vorhanden ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der vorderseitig angeordneten Schichtfolge ein zusätzliches Steuer¬ gate vorgesehen ist, das über dem Kanalgebiet des Feldeffekttransistors angeordnet ist.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Transistor über einen zusätzlichen Substratkontakt ansteuerbar ist.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß mindestens eine ionensensitive Schicht eine rückseitig aufgebrachte Schicht ist.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß mindestens eine rückseitig angeordnete ionensensitive Schicht Be¬ standteil der vorderseitig auf dem Substrat oder eine im Substrat erzeugten Schichtfolge ist.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in der vorderseitig angeordneten Schichtfolge eine Auswerteschaltung integriert ist.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Subtrat aus Silizium, insbesondere <100> Si, besteht.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die CMOS-Schaltungstechnik eingesetzt ist.
10. Halbleiterbauelement nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, daß das zusätzliche Steuergate aus Poly-Silizium Material besteht.
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das Substrat durch Ätzen, insbesondere durch naßchemisches Ätzen, abgedünnt ist.
12. Halbleiterbauelement nach einem der Ansprüche 1 bis 11 , dadurch gekennzeichnet, daß im Subtrat oder in der vorderseitigen Schichtstruktur eine Ätzstop¬ schicht angeordnet ist.
13. Halbleiterbauelement nach Anspruch 12, dadurch gekennzeichnet, daß derÄtzstop als eine Si02-Schicht ausgebildet ist.
14. Halbleiterbauelement nach Anspruch 13, dadurch gekennzeichnet, daß die im Si-Substrat angeordnete Si02-Schicht mit dem SIMOX-Verfah¬ ren hergestellt ist.
15. Halbleiterbauelement nach Anspruch 14, dadurch gekennzeichnet, daß auf dem mit dem SIMOX-Verfahren behandelten Substrat vorderseitig eine Epitaxie-Schicht aufgebracht ist.
16. Halbleiterbauelement nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß die Kontaktanschlüsse an die elektronischen Elemente ausschließlich an der Vorderseite angebracht sind.
17. Halbleiterbauelement nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß das Halbleiterbauelement in einen Träger eingepaßt ist, der eine Ober¬ fläche aufweist, die vorzugsweise mit der vorderseitigen Oberfläche des Halbleiterbauelements flüchtet, und der mit Leiterbahnen beschichtet ist, die mit den elektrischen Anschlüssen des Halbleiterbauelements leitend verbunden sind.
18. Halbleiterbauelement nach Anspruch 17, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterbauelements und die Oberfläche des Trägers mit einer oder mehreren Polymerbeschichtungen aus Polyimiden, Epoxidharz oder anderen chemisch resistenten Materialien vorderseitig vollständig abgedeckt sind.
19. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der An¬ sprüche 1 bis 18, gekennzeichnet durch folgendende Verfahrensschritte:
- Erzeugung einer Si02-Schicht unterhalb der vorderseitigen Oberfläche eines Siliziumwafers mit dem SIMOX-Verfahren,
- Erzeugung eines Transistors mit Polysiliziumgate durch CMOS - kompatible Technologie,
- Aufbringen von Leiterbahnmaterialien, bestehend aus temperaturbe¬ ständigen Metallen wie Wolfram und Titan,
- Abdeckung des gesamten Wafers mit geeigneten Silizium¬ oxid/Siliziumnitrid Schichtstapeln,
- positionierte rückseitige Strukturierung, bei der das abzudünnende Gebiet freigelegt wird,
- anisotrope Ätzung des freigelegten Siliziumgebietes, vorzugsweise mit KOH oάerTMAH,
- Entfernung der Rückenseitenätzmaske, vollständiges oder teiiweises Entfernen des SIMOX-Si02 im Kanal des Transistors,
- wahlweises Aufbringen von Isolatorschichten, beispielsweise bestehen aus Siliziumoxid/Siliziumnitrid,
- Aufbringen von ionensensitiven Schichten, wie Alumosilicatgläsern und lonophore mit Polymeren,
- Strukturierung der Bondpads,
- Einbringen des Sensors in einen Träger,
- Anschluß der Bonddrähte des Sensors an die Leiterbahnen auf dem Träger, - abschließende Polymerbeschichtung der Vorderseite
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß eine an den SIMOX-Verfahrensprozeß anschließende Si-Epitaxie durchgeführt wird.
21. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß als Substrat < 100 > -Silizium verwendet wird.
PCT/DE1994/000201 1993-03-13 1994-02-21 Halbleiterbauelement insbesondere zur ionendetektion WO1994022006A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4308081.2 1993-03-13
DE19934308081 DE4308081A1 (de) 1993-03-13 1993-03-13 Halbleiterbauelement, insbesondere zur Ionendetektion

Publications (1)

Publication Number Publication Date
WO1994022006A1 true WO1994022006A1 (de) 1994-09-29

Family

ID=6482760

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1994/000201 WO1994022006A1 (de) 1993-03-13 1994-02-21 Halbleiterbauelement insbesondere zur ionendetektion

Country Status (2)

Country Link
DE (1) DE4308081A1 (de)
WO (1) WO1994022006A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004079355A1 (de) * 2003-03-07 2004-09-16 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V: Ionensensitiver feldeffekttransistor und verfahren zum herstellen eines ionensensitiven feldeffekttransistors
US7888708B2 (en) 2004-01-21 2011-02-15 Hitachi, Ltd. Examination apparatus for biological sample and chemical sample
WO2011049428A1 (en) * 2009-10-20 2011-04-28 Mimos Berhad Inverted isfet
WO2012118364A1 (en) * 2011-03-03 2012-09-07 Mimos Berhad A sensor system and a method for fabricating thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19636582C1 (de) * 1996-09-09 1997-11-27 Forschungszentrum Juelich Gmbh Sensor zur ortsaufgelösten simultanen Messung von Ionenkonzentrationen und der Struktur von Oberflächen
DE10163557B4 (de) * 2001-12-21 2007-12-06 Forschungszentrum Jülich GmbH Transistorbasierter Sensor mit besonders ausgestalteter Gateelektrode zur hochempfindlichen Detektion von Analyten
EP1353170A3 (de) * 2002-03-28 2004-02-04 Interuniversitair Micro-Elektronica Centrum (IMEC) Sensor in Form eines Feldeffekttransistors
EP1348951A1 (de) * 2002-03-29 2003-10-01 Interuniversitair Micro-Elektronica Centrum Sensor in Form eines durch Moleküle gesteuerter Feldeffekttransistors mit zwei Gates
DE10221799A1 (de) * 2002-05-15 2003-11-27 Fujitsu Ltd Silicon-on-Insulator-Biosensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3330975A1 (de) * 1983-08-27 1985-03-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren und anordnung zur kapselung eines halbleiterbauelementes
EP0149330A1 (de) * 1983-12-08 1985-07-24 General Signal Corporation ISFET-Sensor und Verfahren zur Herstellung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2510260A1 (fr) * 1981-07-24 1983-01-28 Suisse Fond Rech Microtech Dispositif semiconducteur sensible aux ions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3330975A1 (de) * 1983-08-27 1985-03-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren und anordnung zur kapselung eines halbleiterbauelementes
EP0149330A1 (de) * 1983-12-08 1985-07-24 General Signal Corporation ISFET-Sensor und Verfahren zur Herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A.SIBBALD: "A chemical-sensitive integrated-circuit: The operational transducer", SENSORS AND ACTUATORS, vol. 7, 1985, pages 23 - 38 *
HITOSHI YAGI AND TADASHI SAKAI: "Rear-Gate ISFET with a membrane locking structure using an ultrahigh concentration selective boron diffusion technique", SENSORS AND ACTUATORS, vol. B13, May 1993 (1993-05-01), LAUSANNE, pages 212 - 216, XP000382705 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004079355A1 (de) * 2003-03-07 2004-09-16 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V: Ionensensitiver feldeffekttransistor und verfahren zum herstellen eines ionensensitiven feldeffekttransistors
US7321143B2 (en) 2003-03-07 2008-01-22 Fraunhofer-Gesellschaft Zur Forderun Der Angewandten Forschung E.V. Ion-sensitive field effect transistor and method for producing an ion-sensitive field effect transistor
US7888708B2 (en) 2004-01-21 2011-02-15 Hitachi, Ltd. Examination apparatus for biological sample and chemical sample
WO2011049428A1 (en) * 2009-10-20 2011-04-28 Mimos Berhad Inverted isfet
WO2012118364A1 (en) * 2011-03-03 2012-09-07 Mimos Berhad A sensor system and a method for fabricating thereof

Also Published As

Publication number Publication date
DE4308081A1 (de) 1994-09-22

Similar Documents

Publication Publication Date Title
DE19537285B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer flexiblen Anordnung, Halbleiterelement, Feldeffektsensor mit beweglichem Gate, Verfahren zur Verwendung eines Transistors mit beweglichem Gate als Sensor, sowie kapazitiver Sensor
DE3226555C2 (de)
DE4430811C1 (de) Verfahren zum Herstellen eines integrierten ionensensitiven Feldeffekttransistors in CMOS-Silizium-Planartechnologie
DE4309207C2 (de) Halbleitervorrichtung mit einem piezoresistiven Drucksensor
DE19602442C2 (de) Halbleiter-Verbundsensor
DE102004061796A1 (de) Mikromechanisches kapazitives Sensorelement
DE2704373A1 (de) Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen
DE4309206C1 (de) Halbleitervorrichtung mit einem Kraft- und/oder Beschleunigungssensor
EP1601957B1 (de) Ionensensitiver feldeffekttransistor und verfahren zum herstellen eines ionensensitiven feldeffekttransistors
EP1436607B1 (de) Ionensensitiver feldeffekttransistor und verfahren zum herstellen eines ionensensitiven feldeffekttransistors
DE19814857C2 (de) Gassensor nach dem Prinzip der Austrittsarbeitsmessung
WO1994022006A1 (de) Halbleiterbauelement insbesondere zur ionendetektion
DE3918769A1 (de) Halbleiterdrucksensor und verfahren zu seiner herstellung
DE10019408C2 (de) Feldeffekttransistor, insbesondere zur Verwendung als Sensorelement oder Beschleunigungssensor, und Verfahren zu dessen Herstellung
DE19846232A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Rückseitenkontaktierung
EP1583957A1 (de) Ionensensitiver feldeffekttransistor und verfahren zum herstellen eines ionensensitiven feldeffekttransistors
EP0342274A1 (de) Anordnung zur Verminderung von Piezoeffekten in mindestens einem in einem Halbleitermaterial angeordneten piezoeffekt-empfindlichen elektrischen Bauelement und Verfahren zur Herstellung dieser Anordnung
DE102009045693B4 (de) Mikromechanisches Bauteil für eine Hall-Sensorvorrichtung und Herstellungsverfahren für ein mikromechanisches Bauteil für eine Hall-Sensorvorrichtung
DE4430812C1 (de) Verfahren zum Herstellen eines ionensensitiven Feldeffekttransistors mit Rückseitenkontakt
DE19816245A1 (de) Verfahren zur Kontaktierung eines elektrischen Bauelements und elektrisches Bauelement
DE4115398C2 (de)
DE4017265A1 (de) Mikromechanisches bauelement und verfahren zur herstellung desselben
DE4115399C1 (en) Integrated circuit - having ion-sensitive liq. sensor and reference electrode having gold@ layer
DE19543893C1 (de) Verfahren zum Ausrichten von in einem Substrat zu erzeugenden Strukturen
DE10359217A1 (de) Elektrische Durchkontaktierung von HL-Chips

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase