JPH0764767A - 加算装置 - Google Patents
加算装置Info
- Publication number
- JPH0764767A JPH0764767A JP5214700A JP21470093A JPH0764767A JP H0764767 A JPH0764767 A JP H0764767A JP 5214700 A JP5214700 A JP 5214700A JP 21470093 A JP21470093 A JP 21470093A JP H0764767 A JPH0764767 A JP H0764767A
- Authority
- JP
- Japan
- Prior art keywords
- data
- positive
- negative
- adder
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
力したとき、その3個のデータのうち1個のデータのみ
が正または負の値であって最終キャリーが0のときは
A+B+C の加算結果を反転した結果を選択し、3個
のデータのうち1個のデータのみが正または負の値であ
って最終キャリーが1のときは A+B+C の加算結
果を選択し、3個のデータの全てが正または負の値であ
るときはA+B+C+1 の加算結果を選択する。 【効果】 入力する絶対値形式データが負の値であると
きに仮数部の2の補数を生成してそれを負の値として加
算し、その加算結果が負の値となったとき、再び仮数部
の2の補数を生成して絶対値形式とする処理を行う必要
がなくなるため、処理時間およびハードウエアを削減す
ることが可能になる。
Description
式の3個のデータを加算するための加算装置に関する。
を加算する加算装置は、例えば浮動小数点加算装置の仮
数部の加算装置として使用されている。
示すブロック図である。
びC0 は、浮動小数点データの符号部と仮数部とである
符号付き絶対値形式データ6の3個のデータである。第
一の2の補数処理回路20は、データA0 およびB0 お
よびC0 のそれぞれの符号が負であるとき、それぞれの
仮数部の2の補数を生成してそれぞれデータAおよびB
およびCとして出力する。加算器23は、仮数部のデー
タAおよびBおよびCを入力してそれらの加算処理を行
う。第二の2の補数処理回路21は、加算器23におけ
る加算処理結果が負であるときに2の補数を生成して絶
対値形式のデータとする処理を行い、その結果を仮数部
加算結果8として出力する。符号算出回路22は、加算
器23における加算処理結果が正であるとき正とし、負
であるとき負とした符号部加算結果7を出力する。
に動作する。
A0 およびB0 およびC0 のうちデータA0 が負である
ときは、第一の2の補数処理回路20は、データA0 の
仮数部の2の補数を生成してそれをデータAとし、デー
タB0 およびC0 の仮数部はそのままデータBおよびC
として出力する。データAおよびBおよびCは、加算器
23において加算される。この加算結果が正の値である
ときは、第二の2の補数処理回路21はその値をそのま
ま仮数部加算結果8として出力し、加算結果が負の値で
あるときは、2の補数処理回路21は、2の補数を生成
して仮数部加算結果8として出力する。
の加算装置は、入力する絶対値形式データが負の値であ
るときは、仮数部の2の補数を生成してそれを負の値と
して加算し、加算結果が負の値となったときは、再び仮
数部の2の補数を生成して絶対値形式とする処理を行っ
ている。このような2の補数を生成する処理は、全ビッ
トを反転してから1を加算しなければならないため、処
理時間およびハードウエアが大きくなるという欠点を有
している。
号を有する絶対値形式の3個のデータを入力し前記3個
のデータのうち1個のデータのみが正または負の値であ
るときそのデータの1の補数を生成する第一の反転回路
と、前記第一の反転回路からの3個のデータの加算を行
う第一の加算器と、前記第一の反転回路からの3個のデ
ータを加算して更に1を加算した結果と最終キャリーと
を出力する第二の加算器と、前記第一の加算器の演算結
果の1の補数を生成する第二の反転回路と、前記第一の
加算器および前記第二の加算器および前記第二の反転回
路の出力信号を入力して指定された条件に従ってそれら
のうちの一つをを選択する選択回路と、前記絶対値形式
の3個のデータの正または負の値の数および前記最終キ
ャリーの値から正または負の符号を決定する符号算出回
路とを備えている。
する絶対値形式の3個のデータを入力し前記3個のデー
タのうち1個のデータのみが正または負の値であるとき
そのデータの1の補数を生成する第一の反転回路と、前
記第一の反転回路からの3個のデータの加算を行う第一
の加算器と、前記第一の反転回路からの3個のデータを
加算して更に1を加算した結果と最終キャリーとを出力
する第二の加算器と、前記第一の加算器の演算結果の1
の補数を生成する第二の反転回路と、前記絶対値形式の
3個のデータのうち1個のデータのみが正または負の値
であって前記最終キャリーが0のときは前記第二の反転
回路の出力を選択し前記3個のデータのうち1個のデー
タのみが正または負の値であって前記最終キャリーが1
のときは前記第一の加算器の出力を選択し前記3個のデ
ータの全てが正または負の値であるときは前記第二の加
算器の出力を選択する選択回路と、前記絶対値形式の3
個のデータのうち2個のデータが正の値であって前記最
終キャリーが1のときは正とし前記絶対値形式の3個の
データのうち2個のデータが正の値であって前記最終キ
ャリーが0のときは負とし前記絶対値形式の3個のデー
タのうち2個のデータが負の値であって前記最終キャリ
ーが1のときは負とし前記絶対値形式の3個のデータの
うち2個のデータが負の値であって前記最終キャリーが
0のときは正とし前記3個のデータの全てが正の値であ
るときは正とし前記3個のデータの全てが負の値である
ときは負とした符号部加算結果を出力する符号算出回路
とを備えている。
て説明する。
である。
びC0 は、浮動小数点データの符号部と仮数部とである
符号付き絶対値形式データ1の3個のデータである。反
転回路12は、データA0 およびB0 およびC0 のうち
の1個のデータのみが正または負の値であるとき、その
データの仮数部を反転させたデータAおよびBおよびC
を出力する。第一の加算器10は、仮数部のデータAお
よびBおよびCを入力してそれらの加算処理を行う。第
二の加算器11は、仮数部のデータAおよびBおよびC
を入力してそれらの加算してさらに1を加算した処理結
果と最終キャリーとを出力する。第二の反転回路15
は、加算器10の演算結果の1の補数を生成する。選択
回路13は、データA0 およびB0 およびC0 のうち1
個のデータのみが正または負の値であって、最終キャリ
ーが0のときは第二の反転回路15の出力を選択し、3
個のデータのうち1個のデータのみが正または負の値で
あって最終キャリーが1のときは第二の加算器11の出
力を選択し、3個のデータの全てが正または負の値であ
るときは、最終キャリーの値に無関係に第一の加算器1
0の出力を選択して仮数部加算結果3として出力する。
符号算出回路14は、データA0 およびB0 およびC0
の符号と第二の加算器11からの最終キャリーとを入力
し、データA0 およびB0 およびC0 のうち2個のデー
タが正の値であって最終キャリーが1のときは正とし、
データA0 およびB0 およびC0 のうち2個のデータが
正の値であって最終キャリーが0のときは負とし、デー
タA0 およびB0 およびC0 のうち2個のデータが負の
値であって最終キャリーが1のときは負とし、データA
0 およびB0 およびC0 のうち2個のデータが負の値で
あって最終キャリーが0のときは正とし、データA0 お
よびB0 およびC0 の全てが正の値であるときは正と
し、データA0 およびB0 およびC0 の全てが負の値で
あるときは負とした符号部加算結果2を出力する。
において、データA0 およびB0 およびC0 のうち1個
のデータのみが正または負の値であって最終キャリーが
0のときは第二の反転回路15の出力が仮数部の加算結
果となり、データA0 およびB0 およびC0 のうち1個
のデータのみが正または負の値であって最終キャリーが
1のときは第二の加算器11の出力が仮数部の加算結果
となる理由について説明する。
よびCとし、データCのみが負の値であるとすると、
ければ最終キャリーが存在することがわかる。すなわ
ち、 A+B−C が正のときは 最終キャリー=1 A+B−C が負のときは 最終キャリー=0 となる。
−C の値の正負がわかる。
対値表現のために2の補数を生成しなければならない。
るとき(最終キャリーが0のとき)は、Cをあらかじめ
反転させてから加算器に入力し、その加算結果を反転さ
せればよいことがわかる。
る。
A0 およびB0 およびC0 のうちデータA0 およびB0
が負であり、データC0 のみが正であるときは、反転回
路12は、データC0 のみの仮数部を反転させたデータ
AおよびBおよびCを加算器10および11に出力す
る。加算器11は A+B+C+1 の加算を行い、加
算器10は A+B+C の加算を行う。反転回路15
は、加算器10の加算結果を入力してそれを反転した結
果を出力する。加算器11における加算処理後の最終キ
ャリーの有無によって仮数部の加算結果が正と値になる
かまたは負の値になるかを判断できる。もし最終キャリ
ーがなかった場合は、A0 +B0 +C0は負である。選
択回路13は、A+B+C の1の補数である反転回路
15の出力を選択し、それを仮数部加算結果3として出
力する。符号算出回路14は、データC0 のみが正であ
り、最終キャリーが0であるため、符号を負とした符号
部加算結果2を出力する。
数部の加算装置として使用される場合の例であるが、他
の絶対値演算の必要な加算装置に使用できることな当然
である。
は、符号を有する絶対値形式の3個のデータを入力した
とき、その3個のデータのうち1個のデータのみが正ま
たは負の値であって最終キャリーが0のときは A+B
+C の加算結果を反転した結果を選択し、3個のデー
タのうち1個のデータのみが正または負の値であって最
終キャリーが1のときは A+B+C の加算結果を選
択し、3個のデータの全てが正または負の値であるとき
は A+B+C+1 の加算結果を選択することによ
り、入力する絶対値形式データが負の値であるときに仮
数部の2の補数を生成してそれを負の値として加算し、
その加算結果が負の値となったとき、再び仮数部の2の
補数を生成して絶対値形式とする処理を行う必要がなく
なるため、処理時間およびハードウエアを削減すること
が可能になるという効果がある。
る。
Claims (2)
- 【請求項1】 符号を有する絶対値形式の3個のデータ
を入力し前記3個のデータのうち1個のデータのみが正
または負の値であるときそのデータの1の補数を生成す
る第一の反転回路と、前記第一の反転回路からの3個の
データの加算を行う第一の加算器と、前記第一の反転回
路からの3個のデータを加算して更に1を加算した結果
と最終キャリーとを出力する第二の加算器と、前記第一
の加算器の演算結果の1の補数を生成する第二の反転回
路と、前記第一の加算器および前記第二の加算器および
前記第二の反転回路の出力信号を入力して指定された条
件に従ってそれらのうちの一つをを選択する選択回路
と、前記絶対値形式の3個のデータの正または負の値の
数および前記最終キャリーの値から正または負の符号を
決定する符号算出回路とを備えることを特徴とする加算
装置。 - 【請求項2】 符号を有する絶対値形式の3個のデータ
を入力し前記3個のデータのうち1個のデータのみが正
または負の値であるときそのデータの1の補数を生成す
る第一の反転回路と、前記第一の反転回路からの3個の
データの加算を行う第一の加算器と、前記第一の反転回
路からの3個のデータを加算して更に1を加算した結果
と最終キャリーとを出力する第二の加算器と、前記第一
の加算器の演算結果の1の補数を生成する第二の反転回
路と、前記絶対値形式の3個のデータのうち1個のデー
タのみが正または負の値であって前記最終キャリーが0
のときは前記第二の反転回路の出力を選択し前記3個の
データのうち1個のデータのみが正または負の値であっ
て前記最終キャリーが1のときは前記第一の加算器の出
力を選択し前記3個のデータの全てが正または負の値で
あるときは前記第二の加算器の出力を選択する選択回路
と、前記絶対値形式の3個のデータのうち2個のデータ
が正の値であって前記最終キャリーが1のときは正とし
前記絶対値形式の3個のデータのうち2個のデータが正
の値であって前記最終キャリーが0のときは負とし前記
絶対値形式の3個のデータのうち2個のデータが負の値
であって前記最終キャリーが1のときは負とし前記絶対
値形式の3個のデータのうち2個のデータが負の値であ
って前記最終キャリーが0のときは正とし前記3個のデ
ータの全てが正の値であるときは正とし前記3個のデー
タの全てが負の値であるときは負とした符号部加算結果
を出力する符号算出回路とを備えることを特徴とする加
算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5214700A JP2901463B2 (ja) | 1993-08-31 | 1993-08-31 | 加算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5214700A JP2901463B2 (ja) | 1993-08-31 | 1993-08-31 | 加算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0764767A true JPH0764767A (ja) | 1995-03-10 |
JP2901463B2 JP2901463B2 (ja) | 1999-06-07 |
Family
ID=16660160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5214700A Expired - Fee Related JP2901463B2 (ja) | 1993-08-31 | 1993-08-31 | 加算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2901463B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011086133A (ja) * | 2009-10-16 | 2011-04-28 | Fujitsu Ltd | 浮動小数点加算器 |
-
1993
- 1993-08-31 JP JP5214700A patent/JP2901463B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011086133A (ja) * | 2009-10-16 | 2011-04-28 | Fujitsu Ltd | 浮動小数点加算器 |
Also Published As
Publication number | Publication date |
---|---|
JP2901463B2 (ja) | 1999-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9146707B2 (en) | Generating a fast 3x multiplicand term for radix-8 booth multiplication | |
JP3345894B2 (ja) | 浮動小数点乗算器 | |
JP3304971B2 (ja) | 絶対値演算回路 | |
JP4274633B2 (ja) | 累乗演算装置 | |
JP2901463B2 (ja) | 加算装置 | |
JPH1091397A (ja) | 演算回路 | |
JPH0511980A (ja) | 桁あふれ検出方式とその回路 | |
JPS62197868A (ja) | パイプライン構成の直線近似変換回路 | |
JP2991788B2 (ja) | 復号器 | |
JPS5966790A (ja) | 演算回路 | |
JP3187402B2 (ja) | 浮動小数点データ加減算回路 | |
JP3286793B2 (ja) | キャリアウトを確定する回路及び方法 | |
JPH10333885A (ja) | 乗算回路 | |
JP2550597B2 (ja) | 2乗器 | |
JP2681968B2 (ja) | 演算処理装置 | |
JPH09101877A (ja) | 乗算演算方法及び乗算演算装置 | |
JP2777265B2 (ja) | 高基数開平演算装置 | |
JP2890412B2 (ja) | 符号変換回路 | |
KR0154773B1 (ko) | 두 수의 차로써 표현되는 숫자를 위한 곱셈기 | |
JPH05119969A (ja) | 積和演算器 | |
JPH0773015A (ja) | 固定小数点データ加算装置 | |
JP2797773B2 (ja) | 逆数演算装置 | |
JPH11312076A (ja) | 10進演算装置 | |
JPH04312120A (ja) | 浮動小数点加減算器 | |
JPS63159929A (ja) | 溢れ符号生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990209 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |