JPH11312076A

JPH11312076A - １０進演算装置

Info

Publication number: JPH11312076A
Application number: JP11815398A
Authority: JP
Inventors: Hideo Yamashita; 英男山下; Takeshi Koishikawa; 剛小石川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-04-28
Filing date: 1998-04-28
Publication date: 1999-11-09

Abstract

(57)【要約】【課題】本発明は、演算速度の高速化とゲート数の削減
を実現する１０進演算装置の提供を目的とする。【解決手段】１０進演算装置の備える１０進桁加算回路
が、第１オペランドと第２オペランドの１の補数とを加
算する加算手段と、キャリーの発生しない桁については
１０進補正値を減算し、下位桁からのキャリーを受け取
る桁については１を加算し、最下位桁については１を加
算する第１の演算ブロック手段と、キャリーの発生する
桁については１０進補正値を加算し、下位桁からのキャ
リーを受け取る桁については１を加算する第２の演算ブ
ロック手段と、第２の演算ブロック手段の出力値の反転
値を算出する反転手段と、最上位桁のキャリー発生の有
無に応じて、第１の演算ブロック手段か反転手段の出力
値のいずれか一方を選択する選択手段とを備えるように
構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２進化１０進表現
のデータを演算対象として、２つのデータの演算処理を
実行する１０進演算装置に関し、特に、演算速度の高速
化とゲート数の削減を実現する１０進演算装置に関す
る。

【０００２】計算機では、２進化１０進表現のデータを
演算対象として、２つのデータの加減算処理を実行する
１０進演算装置が非常に沢山用いられている。計算機の
計算速度の向上を図るために、この１０進演算装置の演
算速度の高速化を図る必要があるとともに、計算機のハ
ードウェア量の削減を図るために、この１０進演算装置
のゲート数の削減を図る必要がある。

【０００３】

【従来の技術】一般に、２進化１０進データは、符号部
と絶対値表現された数値部で表現され、数値部は１桁
（４ビット）が０〜９までの値を持つ。＋符号をビット
列（１１１０）、−符号を（１１１１）とすると、例え
ば、（＋１９９８）は、と表される。また、（−５２２３）は、と表される。そして、２進化１０進表現の演算結果は、
この数値部に対して行われた数値部の演算結果に、結果
の符号部を付加することによって求まる。

【０００４】２進化１０進表現の２つのデータを加算す
る場合、各桁に＋６を補正しつつ桁々の加算を行い、加
算の結果、キャリーアウトのない桁については、初めに
行った補正分を引き戻すために−６の補正を行い、キャ
リーアウトのある桁についてはこの−６の補正を行わな
いとともに、下位桁からのキャリーを受け取る桁につい
ては＋１することで、最終的な加算結果を得ることにな
る。

【０００５】例えば、（３８５２）と（２９５１）との
加算を具体例にして説明すると、図１１に示すように、
先ず最初に、ステップ１で、各桁に＋６を補正しつつ桁
々の加算を行い、続いて、ステップ２で、キャリーアウ
トのない桁については−６の補正を行い、続いて、ステ
ップ３で、下位桁からのキャリーを受け取る桁について
は＋１することで、最終的な加算結果である（６８０
３）を得るのである。

【０００６】なお、各桁に＋６を補正しつつ桁々の加算
を行うのは、例えば“７＋８＝１５”で説明するなら
ば、“０１１１”と“１０００”とを加算すると、“１
１１１”となるが、“０１１０”を補正しつつ、“０１
１１”と“１０００”とを加算すると、“（０００１)
(０１０１）”となって、直ちに２進化１０進表現が実
現できるからである。

【０００７】一方、２進化１０進表現の２つのデータの
減算値は、図１２に示すように、減数（引く方の数）の
９の補数をとって被減数（引かれる方の数）と加算し、
最下位桁に＋１することで得られる。この加算過程で
は、上述した＋６の補正を行う必要がある。ここで、あ
る数の９の補数に＋６した値は、その数の１の補数（そ
の数のビット値を反転したもの）となる。

【０００８】これから、２進化１０進表現の２つのデー
タの減算値は、減数の１の補数をとり、＋６の補正を行
わずに被減数と減数との加算を行い、加算の結果、キャ
リーアウトのない桁については−６の補正を行い、キャ
リーアウトのある桁についてはこの−６の補正を行わな
いとともに、下位桁からのキャリーを受け取る桁と最下
位桁とについては＋１することで得られることになる。

【０００９】但し、このようにして求まる減算値は、
「被減数≧減数」のときには正しい値となるが、「被減
数＜減数」のときには正しい値とならず、その値の１０
の補数が正しい値となる。

【００１０】例えば、被減数（５１２８）と減数（３４
２７）との減算を具体例にして説明すると、図１３に示
すように、先ず最初に、ステップ１で、減数のビット値
を反転（例えば、(0011)→(1100)）させることで減数の
１の補数をとって、この減数の１の補数と被減数とを加
算し、続いて、ステップ２で、キャリーアウトのない桁
については−６の補正を行い、続いて、ステップ３で、
下位桁からのキャリーを受け取る桁と最下位桁とについ
ては＋１することで、最終的な減算結果である（１７０
１）を得るのである。

【００１１】また、例えば、被減数（４８２７）と減数
（６１９２）との減算を具体例にして説明すると、図１
４に示すように、先ず最初に、ステップ１で、減数の１
の補数をとって、この減数の１の補数と被減数とを加算
し、続いて、ステップ２で、キャリーアウトのない桁に
ついては−６の補正を行い、続いて、ステップ３で、下
位桁からのキャリーを受け取る桁と最下位桁とについて
は＋１し、続いて、ステップ４で、ステップ３の加算値
の１０の補数をとることで、最終的な減算結果である
（−１３５５）を得るのである。

【００１２】ここで、図１３及び図１４の具体例から分
かるように、減数の１の補数と被減数とを加算したとき
に、「被減数≧減数」のときには、最上位の桁がキャリ
ーを発生することになるが、「被減数＜減数」のときに
は、このキャリーは発生しない。

【００１３】以上説明したように、２進化１０進表現の
２つのデータの減算値を求める演算処理は、「被減数≧
減数」と「被減数＜減数」とで異なるものとなる。これ
から、従来では、図１５に示すように、被減数と減数の
１の補数との加算値を算出する加算器と、加算器の出力
値の１０の補数を算出する補数生成回路と、補数生成回
路の出力値か加算器の出力値のいずれか一方を選択する
選択回路とを備える構成を採って、加算器の出力値の最
上位桁がキャリーを発生するときには、選択回路が加算
器の出力値を選択し、キャリーを発生しないときには、
選択回路が補数生成回路の出力値を選択することで、２
進化１０進表現の２つのデータの減算値を求めるという
構成を採っていた。

【００１４】また、別の従来技術として、図１６に示す
ように、本来の被減数と本来の減数の１の補数との加算
値を算出する加算器Ａと、本来の被減数の１の補数と本
来の減数との加算値を算出する加算器Ｂと、加算器Ａの
出力値が加算器Ｂの出力値のいずれか一方を選択する選
択回路とを備える構成を採って、加算器Ａの出力値の最
上位桁がキャリーを発生するときには、選択回路が加算
器Ａの出力値を選択し、キャリーを発生しないときに
は、選択回路が加算器Ｂの出力値を選択することで、２
進化１０進表現の２つのデータの減算値を求めるという
構成を採るというものもあった。

【００１５】

【発明が解決しようとする課題】しかしながら、図１５
に示す従来技術に従っていると、被減数と減数との大小
関係により演算処理が異なり、「被減数＜減数」のとき
には、１０の補数を求める処理が必要となることで、処
理時間が増大するという問題点がある。

【００１６】また、図１６に示す従来技術に従っている
と、加算器Ａと加算器Ｂという２つの加算器が必要とな
ることから、ゲート数が増大するという問題点がある。
本発明はかかる事情に鑑みてなされたものであって、演
算速度の高速化とゲート数の削減を実現する新たな１０
進演算装置の提供を目的とする。

【００１７】

【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明を具備する１０進桁加算
回路であって、第１オペランドと第２オペランドとの加
減算を実行する１０進演算装置で備えられるものであ
る。

【００１８】本発明を具備する１０進桁加算回路１は、
桁に対応付けて設けられるものであって、加算手段１０
と、第１の演算ブロック手段１１と、第２の演算ブロッ
ク手段１２と、反転手段１３と、選択手段１４とを備え
る。

【００１９】この加算手段１０は、加算モードのとき
に、いずれか一方に１０進補正値の加算された第１及び
第２オペランドを入力とし、減算モードのときに、第１
オペランドと第２オペランドの１の補数とを入力とし
て、この２つの入力値を加算する。

【００２０】第１の演算ブロック手段１１は、キャリー
の発生しない桁については１０進補正値を減算し、下位
桁からのキャリーを受け取る桁については１を加算し、
減算モードのときの最下位桁については１を加算する。
第２の演算ブロック手段１２は、キャリーの発生する桁
については１０進補正値を加算し、下位桁からのキャリ
ーを受け取る桁については１を加算する。

【００２１】反転手段１３は、第２の演算ブロック手段
１２の出力値の反転値を算出する。選択手段１４は、演
算種別と最上位桁のキャリー発生の有無とに応じて、第
１の演算ブロック手段１１か反転手段１３の出力値のい
ずれか一方を選択する。

【００２２】このように構成される本発明の１０進桁加
算回路１では、加算モードのときには、加算手段１０
は、いずれか一方に１０進補正値（＋６）の加算された
第１及び第２オペランドを入力として、この２つの入力
値を加算する。

【００２３】加算モードのときには、選択手段１４が第
１の演算ブロック手段１１の出力値を選択するので、第
１の演算ブロック手段１１が有効に動作して、第１の演
算ブロック手段１１は、加算手段１０の加算結果を受け
て、キャリーの発生しない桁については１０進補正値を
減算し、下位桁からのキャリーを受け取る桁については
１を加算する。

【００２４】例えば、（３８５２）と（２９５１）との
加算を具体例にして説明すると、加算手段１０は、（３
８５２）と（２９５１）と（６６６６）との加算値を算
出することになるので、第１の演算ブロック手段１１
は、図２に示すように、キャリーの発生しない桁につい
ては１０進補正値を減算し、下位桁からのキャリーを受
け取る桁については１を加算することで、加算結果の
（６８０３）を算出し、これが選択手段１４により選択
されて最終的な加算結果として出力される。

【００２５】一方、減算モードのときには、加算手段１
０は、第１オペランドと第２オペランドの１の補数とを
入力として、この２つの入力値を加算する。これを受け
て、第１の演算ブロック手段１１は、キャリーの発生し
ない桁については１０進補正値を減算し、下位桁からの
キャリーを受け取る桁と最下位桁とについては１を加算
する。一方、第２の演算ブロック手段１２は、キャリー
の発生する桁については１０進補正値を加算し、下位桁
からのキャリーを受け取る桁については１を加算する。

【００２６】例えば、第１オペランドが（５１２６）
で、第２オペランドが（３４２７）のときには、加算手
段１０は、（５１２６）と（３４２７）の１の補数であ
る（ＣＢＤ８）との加算値を算出することになるので、
第１の演算ブロック手段１１は、図３に示すように、キ
ャリーの発生しない桁については１０進補正値を減算
し、下位桁からのキャリーを受け取る桁と最下位桁とに
ついては１を加算することで、中間結果の（１７０１）
を算出し、一方、第２の演算ブロック手段１２は、キャ
リーの発生する桁については１０進補正値を加算し、下
位桁からのキャリーを受け取る桁については１を加算す
ることで、中間結果の（７Ｄ０６）を算出する。

【００２７】この第２の演算ブロック手段１２の中間結
果を受けて、反転手段１３は、第２の演算ブロック手段
１２の出力値の反転値を算出することで、中間結果の
（８２Ｆ９）を算出することになるが、選択手段１４
は、減算モードのときに、最上位桁がキャリーを発生す
るときには、第１の演算ブロック手段１１の算出値を選
択して出力することになるので、この場合には、第１の
演算ブロック手段１１の算出する（１７０１）が最終的
な減算結果として出力される。

【００２８】また、例えば、第１オペランドが（４８３
７）で、第２オペランドが（６１９２）のときには、加
算手段１０は、（４８３７）と（６１９２）の１の補数
である（９Ｅ６Ｄ）との加算値を算出することになるの
で、第１の演算ブロック手段１１は、図４に示すよう
に、キャリーの発生しない桁については１０進補正値を
減算し、下位桁からのキャリーを受け取る桁と最下位桁
とについては１を加算することで、中間結果の（８６４
５）を算出し、一方、第２の演算ブロック手段１２は、
キャリーの発生する桁については１０進補正値を加算
し、下位桁からのキャリーを受け取る桁については１を
加算することで、中間結果の（ＥＣＡＡ）を算出する。

【００２９】この第２の演算ブロック手段１２の中間結
果を受けて、反転手段１３は、第２の演算ブロック手段
１２の出力値の反転値を算出することで、中間結果の
（１３５５）を算出することになるが、選択手段１４
は、減算モードのときに、最上位桁がキャリーを発生し
ないときには、第２の演算ブロック手段１２の算出値を
選択して出力することになるので、この場合には、第２
の演算ブロック手段１１の算出する（１３５５）が最終
的な減算結果として出力される。

【００３０】このように、本発明の１０進桁加算回路１
を使って１０進演算装置を構成すると、「被減数≧減
数」のときの減算処理と、「被減数＜減数」のときの減
算処理とが同一構成で実現され、これにより、「被減数
＜減数」のときにも、１０の補数を求める処理が不要と
なることで高速化処理を実現できるようになる。そし
て、２つの加算器を用いる構成を採らないので、ゲート
数の増大をもたらすという問題も起こらない。

【００３１】

【発明の実施の形態】以下、実施の形態に従って本発明
を詳細に説明する。図４に、本発明の適用される１０進
演算装置の装置構成を図示する。

【００３２】この図に示すように、本発明の適用される
１０進演算装置は、第１オペランドと第２オペランドの
符号を判定することで、加算モードであるのか減算モー
ドであるのかを判定する符号判定回路２０と、第２オペ
ランドの１の補数を発生する補数発生回路２１と、第２
オペランドの各桁に＋６を補正する＋６補正回路２２
と、符号判定回路２０が減算モードであることを判定す
るときに、補数発生回路２１の出力値を選択して出力
し、符号判定回路２０が加算モードであることを判定す
るときに、＋６補正回路２２の出力値を選択して出力す
る選択回路２３と、第１オペランドと選択回路２３の出
力値とを入力として、加減算処理を実行する１０進加算
回路２４とで構成される。

【００３３】この１０進加算回路２４は、桁に対応付け
て設けられて、桁の加減算値を算出するとともに、その
ときのキャリーアウト（図中のａで示すもの）を上位桁
に出力する１０進桁加算回路２５-i（ｉ＝１〜ｎ）と、
１０進桁加算回路２５-iのキャリー伝播信号を入力とし
て、最上位桁のキャリーの発生の有無を検出するととも
に、その検出信号（図中のｂで示すもの）を１０進桁加
算回路２５-iに出力する１０進ＣＬＡ回路２６とを備え
る。

【００３４】図６に、本発明を具備する１０進桁加算回
路２５-iの一実施例を図示する。この図に示すように、
本発明の１０進桁加算回路２５-iは、入力される２つの
桁値（４ビットで表される）の加算値を算出する２進加
算回路２５０と、２進加算回路２５０の算出値を入力と
して、キャリーの発生しない桁については−６を補正す
る第１の補正回路２５１と、２進加算回路２５０の算出
値を入力として、キャリーの発生する桁については＋６
を補正する第２の補正回路２５２と、第１の補正回路２
５１の出力値を入力として、下位桁からのキャリーを受
け取る桁については１を加算し、減算モードのときの最
下位桁については１を加算する第１の桁上がり補正回路
２５３と、第２の補正回路２５２の出力値を入力とし
て、下位桁からのキャリーを受け取る桁については１を
加算する第２の桁上がり補正回路２５４と、第２の桁上
がり補正回路２５４の出力値の反転値を算出する反転回
路２５５と、加算モードのときと、減算モードで、かつ
１０進ＣＬＡ回路２６が最上位桁のキャリーの発生を検
出するときに、第１の桁上がり補正回路２５３の出力値
を選択し、減算モードで、かつ１０進ＣＬＡ回路２６が
最上位桁のキャリーの発生を検出しないときに、反転回
路２５５の出力値を選択する選択回路２５６とを備え
る。

【００３５】従来技術に従っていると、「被減数＜減
数」のときに、１０の補数を求める処理が必要となる。
１０の補数というのは、９の補数をとって最下位桁に＋
１をしたものである。しかるに、図７に示すように、あ
る値の９の補数に＋６したものは、その値の１の補数
（その値の反転値）となっている。

【００３６】これから、本発明では、第１の桁上がり補
正回路２５３の出力値の１０の補数を求める処理に代え
て、予め余分に＋６しておいて、その１の補数をとるこ
とで、「被減数＜減数」のときの減算値を求めるという
演算手法を用いる。

【００３７】この演算手法を実現するために、本発明で
は、第２の補正回路２５２／第２の桁上がり補正回路２
５４／反転回路２５５を設ける構成を採る。すなわち、
第１の桁上がり補正回路２５３の演算ルートを通る場
合、第１の補正回路２５１で、キャリーの発生しない桁
については−６する補正を行っているので、余分に＋６
するという補正は、２進加算回路２５０の算出値を入力
として、キャリーの発生する桁について＋６を補正する
という処理を行う第２の補正回路２５２を設けることで
実現できるからである。

【００３８】そして、これに合わせて、第１の桁上がり
補正回路２５３に代えて、最下位桁については１を加算
しない第２の桁上がり補正回路２５４と、その第２の桁
上がり補正回路２５４の出力値の反転値を算出する反転
回路２５５とを設ける構成を採るのである。

【００３９】次に、具体例を使って、このように構成さ
れる本発明の１０進桁加算回路２５-iを用いる１０進演
算装置の演算処理について説明する。先ず最初に、加算
処理について説明する。

【００４０】例えば、第１オペランドが（３８５２）
で、第２オペランドが（２９５１）であるときの加算を
具体例にして説明すると、＋６補正回路２２は、（２９
５１）と（６６６６）との加算値を算出する。

【００４１】選択回路２３は、符号判定回路２０により
加算モードであることが判定されると、＋６補正回路２
２の出力値を選択して１０進加算回路２４に入力する。
これから、１０進加算回路２４には、（３８５２）と、
（２９５１）と（６６６６）との加算値とが入力される
ことになる。

【００４２】これを受けて、２進加算回路２５０は、図
８に示すように、（Ｂ₁７₁０９）を算出する。ここ
で、添字は、右に位置する桁のキャリーを示している。
加算モードのときには、選択回路２５６は、第１の桁上
がり補正回路２５３の出力値を選択して出力することに
なるので、第１の補正回路２５１及び第１の桁上がり補
正回路２５３の処理について説明するならば、第１の補
正回路２５１は、２進加算回路２５０の出力する（Ｂ₁
７₁０９）を受けて、図８に示すように、キャリーの発
生しない桁については−６を補正することで、（５₁７
₁０３）を算出する。

【００４３】そして、この第１の補正回路２５１の出力
する（５₁７₁０３）を受けて、第１の桁上がり補正回
路２５３は、下位桁からのキャリーを受け取る桁につい
ては１を加算することで、（６８０３）を算出する。

【００４４】選択回路２５６は、加算モードであるとき
には、第１の桁上がり補正回路２５３の出力値を選択し
て出力するので、最終的な演算結果として（６８０３）
を出力する。

【００４５】次に、「被減数≧減数」のときの減算処理
について説明する。例えば、第１オペランドが（５２１
８）で、第２オペランドが（３４２７）であるときの減
算を具体例にして説明すると、補数発生回路２１は、
（３４２７）の１の補数である（ＣＢＤ８）を算出す
る。

【００４６】選択回路２３は、符号判定回路２０により
減算モードであることが判定されると、補数発生回路２
１の出力値を選択して１０進加算回路２４に入力する。
これから、１０進加算回路２４には、（５２１８）と
（ＣＢＤ８）とが入力されることになる。

【００４７】これを受けて、２進加算回路２５０は、図
９に示すように、（₁１ＣＦ₁０）を算出する。ここ
で、添字は、右に位置する桁のキャリーを示している。
この２進加算回路２５０の出力する（₁１ＣＦ₁０）を
受けて、第１の補正回路２５１は、図９に示すように、
キャリーの発生しない桁については−６を補正すること
で、（₁１６９₁０）を算出する。一方、第２の補正回
路２５２は、図９に示すように、キャリーの発生する桁
については＋６を補正することで、（₁７ＣＦ₁６）を
算出する。

【００４８】この第１の補正回路２５１の出力する（₁
１６９₁０）を受けて、第１の桁上がり補正回路２５３
は、図９に示すように、下位桁からのキャリーを受け取
る桁と最下位桁とについては１を加算することで、（１
７０１）を算出する。一方、この第２の補正回路２５２
の出力する（₁７ＣＦ₁６）を受けて、第２の桁上がり
補正回路２５４は、図９に示すように、下位桁からのキ
ャリーを受け取る桁については１を加算することで、
（７Ｄ０６）を算出する。

【００４９】そして、この第２の桁上がり補正回路２５
４の出力する（７Ｄ０６）を受けて、反転回路２５５
は、その（７Ｄ０６）の反転値である（８２Ｆ９）を算
出する。

【００５０】選択回路２５６は、減算モードにあるとき
にあって、最上位桁がキャリーを発生するときには、第
１の桁上がり補正回路２５３の出力値を選択して出力す
るので、最終的な演算結果として（１７０１）を出力す
る。

【００５１】次に、「被減数＜減数」のときの減算処理
について説明する。例えば、第１オペランドが（４８３
７）で、第２オペランドが（６１９２）であるときの減
算を具体例にして説明すると、補数発生回路２１は、
（６１９２）の１の補数である（９Ｅ６Ｄ）を算出す
る。

【００５２】選択回路２３は、符号判定回路２０により
減算モードであることが判定されると、補数発生回路２
１の出力値を選択して１０進加算回路２４に入力する。
これから、１０進加算回路２４には、（４８３７）と
（９Ｅ６Ｄ）とが入力されることになる。

【００５３】これを受けて、２進加算回路２５０は、図
１０に示すように、（Ｄ₁６９₁４）を算出する。ここ
で、添字は、右に位置する桁のキャリーを示している。
この２進加算回路２５０の出力する（Ｄ₁６９₁４）を
受けて、第１の補正回路２５１は、図１０に示すよう
に、キャリーの発生しない桁については−６を補正する
ことで、（７₁６３₁４）を算出する。一方、第２の補
正回路２５２は、図１０に示すように、キャリーの発生
する桁については＋６を補正することで、（Ｄ₁Ｃ９₁
Ａ）を算出する。

【００５４】この第１の補正回路２５１の出力する（７
₁６３₁４）を受けて、第１の桁上がり補正回路２５３
は、図１０に示すように、下位桁からのキャリーを受け
取る桁と最下位桁とについては１を加算することで、
（８６４５）を算出する。一方、この第２の補正回路２
５２の出力する（Ｄ₁Ｃ９₁Ａ）を受けて、第２の桁上
がり補正回路２５４は、図１０に示すように、下位桁か
らのキャリーを受け取る桁については１を加算すること
で、（ＥＣＡＡ）を算出する。

【００５５】そして、この第２の桁上がり補正回路２５
４の出力する（ＥＣＡＡ）を受けて、反転回路２５５
は、その（ＥＣＡＡ）の反転値である（１３５５）を算
出する。

【００５６】選択回路２５６は、減算モードにあるとき
にあって、最上位桁がキャリーを発生しないときには、
第２の桁上がり補正回路２５４の出力値を選択して出力
するので、最終的な演算結果として（１３５５）を出力
する。但し、「被減数＜減数」のときには、この出力値
に「−」の符号が付加されることになる。

【００５７】このようにして、本発明の１０進桁加算回
路２５-iを用いる１０進演算装置では、「被減数≧減
数」のときの減算処理と、「被減数＜減数」のときの減
算処理とが同一構成で実現されることになる。

【００５８】図示実施例に従って本発明を説明したが、
本発明はこれに限定されるものではない。例えば、実施
例では、「第１の補正回路２５１→第１の桁上がり補正
回路２５３」、「第２の補正回路２５２→第２の桁上が
り補正回路２５４」という演算順序を採ったが、この逆
となる、「第１の桁上がり補正回路２５３→第１の補正
回路２５１」、「第２の桁上がり補正回路２５４→第２
の補正回路２５２」という演算順序を採ることも可能で
ある。

【００５９】

【発明の効果】以上説明したように、本発明の１０進桁
加算回路１を使って１０進演算装置を構成すると、「被
減数≧減数」のときの減算処理と、「被減数＜減数」の
ときの減算処理とが同一構成で実現され、これにより、
「被減数＜減数」のときにも、１０の補数を求める処理
が不要となることで高速化処理を実現できるようにな
る。そして、２つの加算器を用いる構成を採らないの
で、ゲート数の増大をもたらすという問題も起こらな
い。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の説明図である。

【図３】本発明の説明図である。

【図４】本発明の説明図である。

【図５】１０進演算装置の装置構成図である。

【図６】１０進桁加算回路の一実施例である。

【図７】補数の説明図である。

【図８】実施例の演算処理の説明図である。

【図９】実施例の演算処理の説明図である。

【図１０】実施例の演算処理の説明図である。

【図１１】加算処理の演算方法の説明図である。

【図１２】補数の説明図である。

【図１３】減算処理の演算方法の説明図である。

【図１４】減算処理の演算方法の説明図である。

【図１５】従来技術の説明図である。

【図１６】従来技術の説明図である。

【符号の説明】

１１０進桁加算回路１０加算手段１１第１の演算ブロック手段１２第２の演算ブロック手段１３反転手段１４選択手段

Claims

【特許請求の範囲】

【請求項１】桁に対応付けて設けられる１０進桁加算
回路を備えて、第１オペランドと第２オペランドとの減
算を実行する１０進演算装置において、上記１０進桁加算回路が、第１オペランドと第２オペランドの１の補数とを加算す
る加算手段と、キャリーの発生しない桁については１０進補正値を減算
し、下位桁からのキャリーを受け取る桁については１を
加算し、最下位桁については１を加算する第１の演算ブ
ロック手段と、キャリーの発生する桁については１０進補正値を加算
し、下位桁からのキャリーを受け取る桁については１を
加算する第２の演算ブロック手段と、上記第２の演算ブロック手段の出力値の反転値を算出す
る反転手段と、最上位桁のキャリー発生の有無に応じて、上記第１の演
算ブロック手段か上記反転手段の出力値のいずれか一方
を選択する選択手段とを備えることを、特徴とする１０進演算装置。
【請求項２】桁に対応付けて設けられる１０進桁加算
回路を備えて、第１オペランドと第２オペランドとの加
減算を実行する１０進演算装置において、上記１０進桁加算回路が、加算モードのときに、いずれか一方に１０進補正値の加
算された第１及び第２オペランドを入力とし、減算モー
ドのときに、第１オペランドと第２オペランドの１の補
数とを入力として、この２つの入力値を加算する加算手
段と、キャリーの発生しない桁については１０進補正値を減算
し、下位桁からのキャリーを受け取る桁については１を
加算し、減算モードのときの最下位桁については１を加
算する第１の演算ブロック手段と、キャリーの発生する桁については１０進補正値を加算
し、下位桁からのキャリーを受け取る桁については１を
加算する第２の演算ブロック手段と、上記第２の演算ブロック手段の出力値の反転値を算出す
る反転手段と、演算種別と最上位桁のキャリー発生の有無とに応じて、
上記第１の演算ブロック手段か上記反転手段の出力値の
いずれか一方を選択する選択手段とを備えることを、特徴とする１０進演算装置。