JPH0758313B2 - 回路基板検査方法 - Google Patents

回路基板検査方法

Info

Publication number
JPH0758313B2
JPH0758313B2 JP63106867A JP10686788A JPH0758313B2 JP H0758313 B2 JPH0758313 B2 JP H0758313B2 JP 63106867 A JP63106867 A JP 63106867A JP 10686788 A JP10686788 A JP 10686788A JP H0758313 B2 JPH0758313 B2 JP H0758313B2
Authority
JP
Japan
Prior art keywords
circuit board
tolerance
impedance
value
inspected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63106867A
Other languages
English (en)
Other versions
JPH01277778A (ja
Inventor
秀明 南
英彰 若松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP63106867A priority Critical patent/JPH0758313B2/ja
Publication of JPH01277778A publication Critical patent/JPH01277778A/ja
Publication of JPH0758313B2 publication Critical patent/JPH0758313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品等が実装された回路基板の良否を
検査する回路基板検査方法に関するものである。
〔従来例〕
電子部品等が実装された回路基板の検査にインサーキッ
トテスタと称される回路基板検査装置が利用されるよう
になってきた。この種の装置は被検査回路基板個々の回
路内容によって種々の測定が実行できるように構成され
ており、その一般的な例が第6図に示されている。
すなわち、信号源1は例えば直流定電圧源(DC.V)、直
流定電流源(DC.A)、交流定電圧源(AC.V)からなり、
スキャナ2を介して被検査回路基板(以下、「テスト基
板」と言う。)3へ測定用信号を加え、その応答信号を
スキャナ4にて測定部5へ取り込むようになっている。
測定部5は例えば直流電圧測定器(DC.Vメータ)、直流
電流測定器(DC.Aメータ)、LC測定器(L.Cメータ)を
備えており、基板上の部品種類によりソフトウェアでそ
れに適した測定ユニットを定め測定を行うようになって
いる。なお、測定系を切り換えるコントローラ6などが
設けられている。
この従来装置を用いてテスト基板3に装着された抵抗6
の値を求める場合には、例えば交流定電圧源1aから測定
用電圧を加えて流れる電流を測定部5に取り込み、直流
に変換したのちDC.Aメータ5aにて測定し、その抵抗値を
求めて規格値などと比較するようにしている。
〔発明が解決しようとする課題〕
上記従来の検査方法によると、部品個々の値を測定でき
るという利点がある。しかしながら、抵抗などは例えば
外部からの誘導による影響を受けて測定値が部品規格値
以上にばらつくことがあり、その程度は回路構成によっ
ても異なるが一般には高抵抗であるほど大きくなること
が知られている。
この場合、従来の検査方法においては部品規格に定めら
れている許容差を良否判定の許容差とするか、もしくは
それに一律的に所定値を加算して良否判定の許容差とな
しているが、前者の場合には良品を不良と誤判定するお
それがあり、後者の場合には加算値の大きさにより不良
を良と誤判定したり良を不良と誤判定することがある。
また、同一基板内における同一規格値の抵抗であっても
回路が異なると誘導等の影響が異なり、測定抵抗値は必
ずしも等しくはならないという現象が生じる。
したがって、誤測定を避けるためには各抵抗に対してそ
れぞれ許容差を設定する必要があるが、それにはいわゆ
るカットアンドトライ的な繁雑な作業が伴い、従来の検
査方法においては適切な許容差を設定することが実際上
困難であった。
この発明は上記の事情に鑑みなされたもので、その目的
は、あらかじめ良品と確認されている回路基板の抵抗値
を測定して得られたインピーダンスデータから特に繁雑
な作業を必要とせずに抵抗値のバラツキと誘導等による
測定誤差に対しての許容差をそれぞれ求め、同一条件で
測定したテスト基板のインピーダンスデータが上記許容
差内にあるかどうかを比較することにより誤判定を防止
するようにした高精度の回路基板検査方法を提供するこ
とにある。
〔課題を解決するための手段〕
この発明を実施するための装置が第1図に示されている
が、上記課題を解決するため測定部15には下記イないし
ハの手段が備えられている。
イ.例えばテスト基板13に装着された被測定抵抗のイン
ピーダンスZXに対するバラツキの許容差α1をあらかじ
め複数の良品基板を測定して得られたデータから求める
許容差設定手段15a。
ロ.上記抵抗のインピーダンスZXに対して例えば誘導等
による測定誤差の増加分α2を同様に良品基板の測定デ
ータから求め、これを上記バラツキの許容差α1へ自動
的に加える加算値設定手段15b。
ハ.上記抵抗のインピーダンス測定データZXを良品基板
から求めた基準値Zμと例えば次の式にて比較し良否判
定を行う比較手段15c。
(判定式) Zμ−(α1+α2)ZXZμ+(α1+α2) ……(1
a) ならば良と判定。
ZX<Zμ−(α1+α2) ……(1b) もしくは ZX>Zμ+(α1+α2) ……(1c) ならば不良と判定。
〔作用〕
上記の手段を備えることにより、被測定抵抗が有するイ
ンピーダンスのバラツキに例えば誘導による測定誤差等
が加わった場合でもその良否は正しく判定される。
〔実施例〕
第1図を再び参照すると、例えば信号源11から発せられ
た測定用交流電圧はスキャナ12を介してテスト基板13上
のインピーダンスZXを有する抵抗に加えられ、その応答
信号はスキャナ14を介して測定部15に取り込まれ測定さ
れるようになっている。この場合、信号源11、テスト基
板13、測定部15間の測定回路は基板13に設けられた図示
しない測定点に応じてスキャナ12及び14により切り換え
られ、また、信号源11からは所定周波数の測定用交流電
圧が例えば1サイクル送出されるようになっているが、
それらの動作は測定部15内の検査プログラムに基づいて
コントローラ16が制御するようになっている。
この実施例においては、上記したようにテスト基板の測
定に先立ってまず良品と確認されている複数の回路基板
の測定が行われ、インピーダンスのバラツキに対する許
容差α1と誘導等に基づくインピーダンス測定誤差に対
する許容差α2の各データを吸収し、しかるのちテスト
基板を測定して上記式(1a)ないし式(1c)によりその
良否を判定するようにしている。
この場合、上記バラツキに対する許容差α1と誘導等に
よる測定誤差の許容差α2は、例えば次の式にて求める
ようになっている。
α1=k1σ+Zμ×k2%〔Ω〕 ……(2) α2=Zμ×{k3δ(m−k4)+1}%〔Ω〕 ……
(3) ここで、k1,k2はバラツキに関して定められた定数、k3
は誘導等に関して定められた定数、mは測定点における
基準インピーダンスZμの値を例えばZμ×10m〔Ω〕
又はZμEm〔Ω〕と表した場合のベキ指数を意味する変
数、k4は誘導等の影響を受けないとみなし得る比較的低
抵抗の値を上記同様に表した場合のベキ指数を意味する
定数、1は測定誤差に関して定められた固定の量であ
る。
まず、許容差α1について第2図を参照しながら説明す
ると、横軸のZμは例えば良品基板n個の同一測定点に
おいて測定したインピーダンスZSiの平均値であって、
すなわちその測定点の基準インピーダンスZSを表し、そ
の両側は平均値からの偏差を表している。また、縦軸に
は供試基板の数を基準化して示してある。
同図において、平均値Zμは であり、nを適当な大きさにすると各偏差値に対する基
板の数の分布状態は例えば実線で示されるように平均値
Zμに対して左右対称の正規分布に近似する。よって、
その自乗平均値σを から求めると、供試基板数の99%強が±3σの範囲内に
入り、この範囲から外れる数は良く知られているように
1%以下となる。
この場合、供試基板にはすべて良品が用いられているの
で、3σから外れた1%以下の数も良品として判定する
必要がある。そこでこの実施例においては測定誤差等も
考慮し、例えば式(2)のk1を3、21を2%とおき、 α1=3σ+0.02Zμ[Ω] ……(2a) に設定されている。
ここで、例えばテスト基板のインピーダンス分布が第2
図の点線で示されるようになっているものとすると、こ
の許容差α1を適用することによりそのバラツキに対す
る良否の検査を十分な精度で行うことができる。
次に、誘導等による測定誤差の許容差α2について第3
図を参照しながら説明すると、誘導が無い場合の良品基
板とテスト基板の測定データは同図(イ),(ロ)に示
されるように上記第2図と同様になることは明らかであ
る。しかし誘導がある場合には良品基板の被測定抵抗に
加える正規の電圧へ誘導による電圧が加わり、測定され
るインピーダンスは同図(ハ)に示されるように大きく
ばらついてしまう。したがってα2を誘導に対する許容
差として与えておけば、この場合も誤判定は生じにくく
なる。
この場合、誘導によるインピーダンス測定誤差の増加量
は測定装置が置かれた周囲の状況や被測定基板の回路基
板によって異なるため、その許容差は装置の使用者側が
それぞれ検査プログラムで定めることになるが、その値
を理論的に解析して求めることは一般に困難である。し
かし、比較的低い抵抗に対する誘導等の影響は通常無視
できるほど小さいことが知られている。そこで、この実
施例においては良品基板の測定データを考慮して定数k3
を例えばk3=2とし、定数k4については、例えば10kΩ
より小さい値の抵抗に対して実用上許容差を設定する必
要が無いものとみなし、k4=3とおいている。
これらの定数を式(3)に適用すると、 α2=Zμ×{2(m−3)+1}%〔Ω〕 =Zμ×β%〔Ω〕 ……(3a) となる。ただし β=2(m−3)+1 ……(4) である。
ここで、抵抗値が10kΩ未満の抵抗RをR×10mΩと表す
と、0<R<10の場合にはm3である。この抵抗を測
定する際適用される基準インピーダンスは、同様にZμ
×10mΩなる値を有し、かつ、0<Zμ<10、m3で
ある。よって、基準インピーダンスのベキ指数mの値を
式(4)に代入すると括弧内はゼロもしくは負となる
が、この実施例においてはそれをゼロとみなし、10kΩ
未満のインピーダンス測定については例えばβ=1%と
するようにしている。各被測定抵抗値に対するβの値を
例えば式(4)により求めて図示すると第4図のように
なる。
上記の説明における定数k3,k4の値、固定量の1%、及
びβの値は一例を示したものであり、基板測定の実情に
合わせて適宜変更されることは当然である。また、式
(3a)にて求めた許容差α2は被測定抵抗により種々の
値となるが、例えば下位の数値を適当な単位で四捨五入
したりゼロに丸めるようにしてもよい。なお、バラツキ
に対する許容差α1は誘導が無いことを確認してから良
品基板を測定して定めるか、あるいは、例えばシールド
ルーム(電磁遮蔽室)内で良品基板を測定したデータに
より定めることが望ましい。誘導等の影響の有無は同じ
良品基板を所定の検査場所で測定し両データを比較すれ
ばわかるから、その程度により許容差α2の値を定めれ
ばよい。
ちなみに、第5図には上記許容差α1及びα2を例えば測
定部15にて自動設定する場合の一例が流れ線図で示され
ている。
〔効果〕
以上、詳細に説明したように、この発明においては良品
と確認されている複数の回路基板の各測定点におけるイ
ンピーダンスをそれぞれ測定してその平均値Zμを当該
測定点の基準インピーダンスとするとともに、平均値Z
μと上記インピーダンス測定データとの自乗平均値σの
3倍すなわち3σを算出し、この3σに例えば平均値Z
μの2%を加えた値α1=3σ+Zμ×2%をテスト基
板のインピーダンスバラツキに対する許容差として設定
するようになっている。
また、例えば良品基板の測定データを勘案して定められ
た定数k3と被測定インピーダンスの大きさに関連する変
数mなどを含む係数βを算出し、上記測定点の基準イン
ピーダンスZμにこの係数βを乗じて得られる値α2
Zμ×βを例えば誘導により増加するインピーダンス測
定誤差に対しての許容差として上記バラツキの許容差α
1へ自動的に加算し、この加算値±(α1+α2)をテス
ト基板に対する良否判定の許容差として設定するように
なっている。
したがってこの回路基板検査方法によれば、テスト基板
が有する本来のインピーダンスのバラツキに対してはも
とより、誘導等の影響によるインピーダンス測定誤差の
増加も含めて正確な良否判定を自動的に行うことができ
る。
【図面の簡単な説明】
第1図ないし第5図はこの発明の実施例に係り、第1図
はこの発明が適用された回路基板検査装置の構成の一例
を示すブロック線図、第2図は良否判定許容差α1の設
定原理説明図、第3図及び第4図は良否判定許容差α2
の設定原理説明図、第5図は許容差α1,α2を測定部に
て自動的に設定する場合の一例を示すフローチャート、
第6図は従来装置の構成を示すブロック線図である。 図中、11は信号源、13は被検査回路基板、15は測定部で
ある。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】信号源から被検査回路基板に測定用交流信
    号を加えて得られる応答信号に基づいて上記被検査回路
    基板の測定点におけるインピーダンスを測定部にて測定
    するとともに、該測定値をあらかじめ良品基板から取り
    込んだ基準値と比較して所定の許容差内にあるか否かに
    より上記被検査回路基板の良否を判定する回路基板検査
    方法において、 上記被検査回路基板のインピーダンスのバラツキに対し
    ては上記良品基板からあらかじめ求められているインピ
    ーダンス分布特性の3σに所定値を加えた第1の許容差
    を設定し、誘導等による上記被検査回路基板のインピー
    ダンス測定誤差の増加に対しては上記良品基板からあら
    かじめ求められているインピーダンスの大きさに応じて
    定められた第2の許容差を上記第1の許容差に自動的に
    加算して上記被検査回路基板の良否判定を行なうことを
    特徴とする回路基板検査方法。
JP63106867A 1988-04-28 1988-04-28 回路基板検査方法 Expired - Fee Related JPH0758313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63106867A JPH0758313B2 (ja) 1988-04-28 1988-04-28 回路基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63106867A JPH0758313B2 (ja) 1988-04-28 1988-04-28 回路基板検査方法

Publications (2)

Publication Number Publication Date
JPH01277778A JPH01277778A (ja) 1989-11-08
JPH0758313B2 true JPH0758313B2 (ja) 1995-06-21

Family

ID=14444494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63106867A Expired - Fee Related JPH0758313B2 (ja) 1988-04-28 1988-04-28 回路基板検査方法

Country Status (1)

Country Link
JP (1) JPH0758313B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959942B2 (ja) * 2005-01-18 2012-06-27 日本電産リード株式会社 基板検査装置、基板検査プログラム及び基板検査方法
JP2011180147A (ja) * 2011-04-22 2011-09-15 Nidec-Read Corp 基板検査装置、及び基板検査方法
KR20210144838A (ko) * 2019-03-29 2021-11-30 니혼덴산리드가부시키가이샤 측정 방법 및 검사 장치

Also Published As

Publication number Publication date
JPH01277778A (ja) 1989-11-08

Similar Documents

Publication Publication Date Title
JP2000171529A (ja) 回路欠陥検出システム及び回路欠陥検出方法
JPH08242100A (ja) 製造欠陥分析装置
EP1039389A1 (en) Method and apparatus for adaptively learning test error sources to reduce the total number of test measurements required in real-time
JPH04305170A (ja) 伝送線のインピーダンスの精密測定の方法
US20050075076A1 (en) Method and apparatus for measuring impedance of electrical component under high interference conditions
JPH0758313B2 (ja) 回路基板検査方法
JP3216171B2 (ja) Ic試験装置の較正方法
KR960019094A (ko) 다기능 측정기
KR19980029967A (ko) 고주파 측정 오차 보정 방법
EP0424825B1 (en) Method for measuring DC current/voltage characteristic of semi-conductor device
JP3049446B2 (ja) 回路基板検査装置における測定用ピンの接触不良検出方法
JP3283986B2 (ja) インピーダンス測定装置
JP2866965B2 (ja) 回路基板検査装置における最良測定条件データの生成方法
JP3241777B2 (ja) インサーキットテスタ用オープンテスト装置
JPH06174565A (ja) ロードセル
US6829553B2 (en) Method of and apparatus for measuring the correctness of and correcting an automatic test arrangement
JPH09203764A (ja) 四端子測定法による接続不良リードの有無判別方法
JP3025681B1 (ja) 電位差法計測における校正方法および電位差法計測装置
CN206788230U (zh) 一种高速can总线物理层指标的测试系统
CN107607858B (zh) 模组开路位置的确定方法、系统、装置及可读存储介质
JPH02128171A (ja) 回路基板検査装置における良否判定用比較基準値及び許容差の補正方法
KR960002279B1 (ko) 매스 플로우 콘트롤러 유량의 전대역 자동 점검 방법
JP2006250743A (ja) π型インピーダンス回路網のインピーダンス測定方法および測定装置
Ridler Evaluating the uncertainty in measurements-general principles
KR100780685B1 (ko) 반도체 메모리 장치의 임피던스 측정 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees