JPH0758030A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH0758030A JPH0758030A JP20380793A JP20380793A JPH0758030A JP H0758030 A JPH0758030 A JP H0758030A JP 20380793 A JP20380793 A JP 20380793A JP 20380793 A JP20380793 A JP 20380793A JP H0758030 A JPH0758030 A JP H0758030A
- Authority
- JP
- Japan
- Prior art keywords
- reaction tube
- gas
- cooling
- tube
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【構成】減圧ＣＶＤ装置において、反応管が外反応管１
１と内反応管１２とからなる二重構造を有し、内反応管
１２と外反応管１１間に反応ガスを流入させるようにガ
ス導入口１６が設けられており、内反応管１２がボ−ト
１４を挿入した際に二つ以上の部分に分割するしきい
と、内反応管１２自体を冷却する冷却構造と、内反応管
１２と外反応管１１間の反応ガスをしきいで区切られた
各々の部分に流入、流出させる少なくとも一つ以上の導
入口及び排気口とを有していることを特徴とする。 【効果】本発明によれば、反応ガスの活性化、反応管内
のガス濃度の均一性の向上及び堆積温度の低温化を図る
ことが出来、堆積させた膜の厚さがより均一で、且つ、
その堆積速度が高められたＣＶＤ装置を提供できる。
１と内反応管１２とからなる二重構造を有し、内反応管
１２と外反応管１１間に反応ガスを流入させるようにガ
ス導入口１６が設けられており、内反応管１２がボ−ト
１４を挿入した際に二つ以上の部分に分割するしきい
と、内反応管１２自体を冷却する冷却構造と、内反応管
１２と外反応管１１間の反応ガスをしきいで区切られた
各々の部分に流入、流出させる少なくとも一つ以上の導
入口及び排気口とを有していることを特徴とする。 【効果】本発明によれば、反応ガスの活性化、反応管内
のガス濃度の均一性の向上及び堆積温度の低温化を図る
ことが出来、堆積させた膜の厚さがより均一で、且つ、
その堆積速度が高められたＣＶＤ装置を提供できる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜を堆積するＣＶＤ装
置に関し、特に、半導体又は絶縁体薄膜を形成するのに
使用されるものである。
置に関し、特に、半導体又は絶縁体薄膜を形成するのに
使用されるものである。
【０００２】
【従来の技術】従来、半導体製造プロセス中において、
半導体ウェーハ上に薄膜を形成する方法の一つとして、
Chemical Vapor Deposition （以下、ＣＶＤと略記す
る）という高温環境下で化学反応を生じさせて酸化膜や
窒化膜などの薄膜をウェーハ上に堆積させる方法が用い
られており、特に半導体基板上に多結晶シリコン膜、非
晶質シリコンであるアモルファスシリコン膜（以下、ａ
−Ｓｉ膜と略記する）等の薄膜を形成する際には減圧Ｃ
ＶＤが多く用いられている。
半導体ウェーハ上に薄膜を形成する方法の一つとして、
Chemical Vapor Deposition （以下、ＣＶＤと略記す
る）という高温環境下で化学反応を生じさせて酸化膜や
窒化膜などの薄膜をウェーハ上に堆積させる方法が用い
られており、特に半導体基板上に多結晶シリコン膜、非
晶質シリコンであるアモルファスシリコン膜（以下、ａ
−Ｓｉ膜と略記する）等の薄膜を形成する際には減圧Ｃ
ＶＤが多く用いられている。
【０００３】減圧ＣＶＤの際に用いる従来の減圧ＣＶＤ
装置の例について、図３〜図６を参照しながらａ−Ｓｉ
膜の薄膜形成を例にとって説明する。図３は、従来にお
ける横型減圧ＣＶＤ装置の断面図を、図４は従来におけ
る縦型減圧ＣＶＤ装置の断面図を示している。
装置の例について、図３〜図６を参照しながらａ−Ｓｉ
膜の薄膜形成を例にとって説明する。図３は、従来にお
ける横型減圧ＣＶＤ装置の断面図を、図４は従来におけ
る縦型減圧ＣＶＤ装置の断面図を示している。
【０００４】図３、図４に示した従来の装置の作動とし
ては、まず反応管３１内にガス導入口３５からＳｉＨ
4 、ＰＨ3 等の反応ガスを流し込み、反応管３１のガス
排出口３６から接続されたブースターポンプ、ドライポ
ンプで排気して反応ガスの圧力を一定に保つ。反応管３
１はヒータ３４によって外部から加熱されており、それ
によって反応管３１内に設置された半導体基板３２の温
度が高温に保たれている。これにより反応ガスは反応管
３１内で熱分解し、反応生成物が半導体基板３２上に堆
積する構造となっている。
ては、まず反応管３１内にガス導入口３５からＳｉＨ
4 、ＰＨ3 等の反応ガスを流し込み、反応管３１のガス
排出口３６から接続されたブースターポンプ、ドライポ
ンプで排気して反応ガスの圧力を一定に保つ。反応管３
１はヒータ３４によって外部から加熱されており、それ
によって反応管３１内に設置された半導体基板３２の温
度が高温に保たれている。これにより反応ガスは反応管
３１内で熱分解し、反応生成物が半導体基板３２上に堆
積する構造となっている。
【０００５】また、図５、図６はそれぞれ、図３、図４
に示した従来例に分散管を加えた構造を持つ横型減圧Ｃ
ＶＤ装置の断面図、縦型減圧ＣＶＤ装置の断面図を示し
ている。この分散管５１は反応ガスを半導体基板各々に
行き渡らせるためのものである。例えば、ガス導入口３
５を通じてＳｉＨ4 を流し込み、同時に、分散管５１を
通じてＰＨ3 を流入するという方法が用いられる。反応
ガスの導入は二手に分かれるが、排気系は一手に絞られ
ている。
に示した従来例に分散管を加えた構造を持つ横型減圧Ｃ
ＶＤ装置の断面図、縦型減圧ＣＶＤ装置の断面図を示し
ている。この分散管５１は反応ガスを半導体基板各々に
行き渡らせるためのものである。例えば、ガス導入口３
５を通じてＳｉＨ4 を流し込み、同時に、分散管５１を
通じてＰＨ3 を流入するという方法が用いられる。反応
ガスの導入は二手に分かれるが、排気系は一手に絞られ
ている。
【０００６】尚、半導体基板に対して反応ガスが接しや
すいように、図４及び図６に示したような縦型減圧ＣＶ
Ｄ装置のボ−トの基板各々を載置している台は、例えば
４本の柱によって上下の台に接続され、これらの繋がり
によって一つのボ−トとして形成されている。
すいように、図４及び図６に示したような縦型減圧ＣＶ
Ｄ装置のボ−トの基板各々を載置している台は、例えば
４本の柱によって上下の台に接続され、これらの繋がり
によって一つのボ−トとして形成されている。
【０００７】しかし、上述した図３や図４に示す様な減
圧ＣＶＤ装置を用いると、ボート３３に設置されている
半導体基板３２の位置により、半導体基板３２間に膜厚
のバラツキが生じる。これは生産面においても非常に大
きな問題となってしまう。
圧ＣＶＤ装置を用いると、ボート３３に設置されている
半導体基板３２の位置により、半導体基板３２間に膜厚
のバラツキが生じる。これは生産面においても非常に大
きな問題となってしまう。
【０００８】この問題を解決する方法として、反応管３
１内で温度勾配をつける方法や反応管３１内に図５や図
６のように分散管５１を入れるなどの方法があるのだ
が、前者においては半導体基板３２の大口径化につれて
反応管３１自体も大きくなってしまい、温度勾配の調整
が困難になり、又、たとえ温度勾配の調整がとれても、
温度により形成しようとする膜の膜質（配向性，応力）
が変わってしまうという問題が生じてくる。後者におい
ては、細い分散管５１を用いるため洗浄時のメンテナン
スがしにくく、破損しやすい。更に、反応管３１内に分
散管５１を挿入させるスペースをとるため反応管３１が
大口径になってしまう為、装置自体の小型化も困難にな
る。
１内で温度勾配をつける方法や反応管３１内に図５や図
６のように分散管５１を入れるなどの方法があるのだ
が、前者においては半導体基板３２の大口径化につれて
反応管３１自体も大きくなってしまい、温度勾配の調整
が困難になり、又、たとえ温度勾配の調整がとれても、
温度により形成しようとする膜の膜質（配向性，応力）
が変わってしまうという問題が生じてくる。後者におい
ては、細い分散管５１を用いるため洗浄時のメンテナン
スがしにくく、破損しやすい。更に、反応管３１内に分
散管５１を挿入させるスペースをとるため反応管３１が
大口径になってしまう為、装置自体の小型化も困難にな
る。
【０００９】又、従来技術を用いてａ−Ｓｉ膜の膜厚を
均一性よく形成する方法として、堆積温度を下げたり、
圧力を下げたりしてａ−Ｓｉ膜の形成をすることは可能
なのだが、どちらの条件もａ−Ｓｉ膜の堆積速度が低下
してしまう。堆積速度が低下するということは、当然、
ａ−Ｓｉ膜を形成するための堆積時間は長くなることを
表しており、又、反応ガスも、堆積時間が延びた分だけ
それまでよりも多くの量が消費されることになる。これ
はウェーハの単位時間当りの処理枚数を示すスループッ
ト値が小さくなってしまい、又、経済的にも問題であ
る。
均一性よく形成する方法として、堆積温度を下げたり、
圧力を下げたりしてａ−Ｓｉ膜の形成をすることは可能
なのだが、どちらの条件もａ−Ｓｉ膜の堆積速度が低下
してしまう。堆積速度が低下するということは、当然、
ａ−Ｓｉ膜を形成するための堆積時間は長くなることを
表しており、又、反応ガスも、堆積時間が延びた分だけ
それまでよりも多くの量が消費されることになる。これ
はウェーハの単位時間当りの処理枚数を示すスループッ
ト値が小さくなってしまい、又、経済的にも問題であ
る。
【００１０】
【発明が解決しようとする課題】本発明は前記欠点に鑑
みてなされたもので、反応管内でのガス濃度の不均一性
をなくして膜厚の均一化を図ることと、堆積速度を上げ
ることによりスループットを向上させることを目的とす
る。
みてなされたもので、反応管内でのガス濃度の不均一性
をなくして膜厚の均一化を図ることと、堆積速度を上げ
ることによりスループットを向上させることを目的とす
る。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明では、半導体基板を複数枚載置するボ−トを挿
入可能で、反応ガスを流入するためのガス導入口と反応
ガスを排出するためのガス排気口とを有する反応管と、
この反応管の外側に設けられたヒ−タとを有する半導体
製造装置において、前記反応管が内反応管と外反応管と
からなる二重構造を有し、前記内反応管と前記外反応管
間に反応ガスを流入させるように前記ガス導入口が設け
られており、前記内反応管が前記ボ−トを挿入した際に
二つ以上の部分に分割するしきいと、前記内反応管自体
を冷却する冷却構造と、前記内反応管と前記外反応管間
の反応ガスを前記しきいで区切られた各々の部分に流
入、流出させる少なくとも一つ以上の導入口及び排気口
とを有していることを特徴とする半導体製造装置を提供
する。
に本発明では、半導体基板を複数枚載置するボ−トを挿
入可能で、反応ガスを流入するためのガス導入口と反応
ガスを排出するためのガス排気口とを有する反応管と、
この反応管の外側に設けられたヒ−タとを有する半導体
製造装置において、前記反応管が内反応管と外反応管と
からなる二重構造を有し、前記内反応管と前記外反応管
間に反応ガスを流入させるように前記ガス導入口が設け
られており、前記内反応管が前記ボ−トを挿入した際に
二つ以上の部分に分割するしきいと、前記内反応管自体
を冷却する冷却構造と、前記内反応管と前記外反応管間
の反応ガスを前記しきいで区切られた各々の部分に流
入、流出させる少なくとも一つ以上の導入口及び排気口
とを有していることを特徴とする半導体製造装置を提供
する。
【００１２】また、前記内反応管自体を冷却する冷却構
造が、前記内反応管の管内に冷却用ガスを流入、流出さ
せる冷却用ガス導入口及び冷却用ガス排気口とを有し、
冷却用ガスにＮ2 ，Ａｒ等の不活性ガス、及びＡirを用
いることからなることを特徴とする半導体製造装置を提
供する。
造が、前記内反応管の管内に冷却用ガスを流入、流出さ
せる冷却用ガス導入口及び冷却用ガス排気口とを有し、
冷却用ガスにＮ2 ，Ａｒ等の不活性ガス、及びＡirを用
いることからなることを特徴とする半導体製造装置を提
供する。
【００１３】
【作用】上述のように構成された本発明の半導体製造装
置によれば、反応ガスの活性化、反応管内のガス濃度の
均一性の向上及び堆積温度の低温化を図ることにより、
堆積速度を上げ、膜厚がより均一化された半導体基板を
得ることが出来、スループットを向上させることが可能
となる。
置によれば、反応ガスの活性化、反応管内のガス濃度の
均一性の向上及び堆積温度の低温化を図ることにより、
堆積速度を上げ、膜厚がより均一化された半導体基板を
得ることが出来、スループットを向上させることが可能
となる。
【００１４】
【実施例】本発明の一実施例について、図１、図２
（ａ）〜（ｃ）を参照しながら説明する。図１は本発明
を用いたＣＶＤ装置の断面図である。従来例と異なり、
反応管が外側と内側とで２重となっており、外反応管１
１はヒータ１５によって外部から加熱される。反応ガス
は外反応管１１と内反応管１２との間に設置されたガス
導入口１６から流し入れられ、ガス排出口１７から接続
されたブースターポンプ、ドライポンプで排気して反応
ガスの圧力を一定に保つ様にされている。また、内反応
管１２には冷却用ガス導入口１８及び冷却用ガス排気口
１９が設けられている。更に、内反応管１２によってボ
ート１４に載置された半導体基板１３がいくつかの部屋
に分かれる様になっており、それぞれの部屋に反応ガス
が流入する導入口と流出する排気口とが設けられてい
る。尚、半導体基板に対して反応ガスが接しやすいよう
に、図１に示したような縦型減圧ＣＶＤ装置のボ−トの
基板各々を載置している台は、例えば４本の柱によって
上下の台に接続され、これらの繋がりによって一つのボ
−トとして形成されている。
（ａ）〜（ｃ）を参照しながら説明する。図１は本発明
を用いたＣＶＤ装置の断面図である。従来例と異なり、
反応管が外側と内側とで２重となっており、外反応管１
１はヒータ１５によって外部から加熱される。反応ガス
は外反応管１１と内反応管１２との間に設置されたガス
導入口１６から流し入れられ、ガス排出口１７から接続
されたブースターポンプ、ドライポンプで排気して反応
ガスの圧力を一定に保つ様にされている。また、内反応
管１２には冷却用ガス導入口１８及び冷却用ガス排気口
１９が設けられている。更に、内反応管１２によってボ
ート１４に載置された半導体基板１３がいくつかの部屋
に分かれる様になっており、それぞれの部屋に反応ガス
が流入する導入口と流出する排気口とが設けられてい
る。尚、半導体基板に対して反応ガスが接しやすいよう
に、図１に示したような縦型減圧ＣＶＤ装置のボ−トの
基板各々を載置している台は、例えば４本の柱によって
上下の台に接続され、これらの繋がりによって一つのボ
−トとして形成されている。
【００１５】次に、図１に示した本発明によるＣＶＤ装
置を用いてのａ−Ｓｉ膜の堆積の実施例について以下に
示す。外反応管１１は外部ヒータにより約６３０℃に加
熱され、内反応管１２にはその管内に冷却用のＮ2 ガス
を１０ｌ/min流すことにより、外反応管１１より約８０
℃低い約５５０℃に保たれている。そのため当然なが
ら、内反応管１２内にボ−ト１４により設置されている
半導体基板１３の温度も、約５５０℃に保たれることと
なる。この状態でガス導入口よりＳｉＨ4 ガスを８００
ml/min程度流し、反応管内の圧力を約１３３Ｐａに設定
すると、約４８オングストローム/minの堆積速度でａ−
Ｓｉ膜を半導体基板上に堆積させることが出来る。
置を用いてのａ−Ｓｉ膜の堆積の実施例について以下に
示す。外反応管１１は外部ヒータにより約６３０℃に加
熱され、内反応管１２にはその管内に冷却用のＮ2 ガス
を１０ｌ/min流すことにより、外反応管１１より約８０
℃低い約５５０℃に保たれている。そのため当然なが
ら、内反応管１２内にボ−ト１４により設置されている
半導体基板１３の温度も、約５５０℃に保たれることと
なる。この状態でガス導入口よりＳｉＨ4 ガスを８００
ml/min程度流し、反応管内の圧力を約１３３Ｐａに設定
すると、約４８オングストローム/minの堆積速度でａ−
Ｓｉ膜を半導体基板上に堆積させることが出来る。
【００１６】上述のように、外反応管１１を内反応管１
２内より温度を高くすることにより、反応ガスが外反応
管１１と内反応管１２間を通過中に、ａ−Ｓｉ膜堆積に
必要な反応ガスの熱分解をより活発にする。また、外反
応管１１より冷却された内反応管１２内に反応ガスを導
入することで、堆積速度は下げること無く、堆積温度を
下げて、ａ−Ｓｉ膜を均一性良く形成させることが可能
となる。これらの結果として、反応管を二重構造とする
ことにより、反応ガスの熱分解効率を活発にし、更に、
その分解した反応ガスを堆積温度の低い状態の半導体基
板に導入することで、堆積速度を増してａ−Ｓｉ膜を形
成することが出来る。そしてこの堆積速度の増加によ
り、スル−プット値の向上を図ることができる。
２内より温度を高くすることにより、反応ガスが外反応
管１１と内反応管１２間を通過中に、ａ−Ｓｉ膜堆積に
必要な反応ガスの熱分解をより活発にする。また、外反
応管１１より冷却された内反応管１２内に反応ガスを導
入することで、堆積速度は下げること無く、堆積温度を
下げて、ａ−Ｓｉ膜を均一性良く形成させることが可能
となる。これらの結果として、反応管を二重構造とする
ことにより、反応ガスの熱分解効率を活発にし、更に、
その分解した反応ガスを堆積温度の低い状態の半導体基
板に導入することで、堆積速度を増してａ−Ｓｉ膜を形
成することが出来る。そしてこの堆積速度の増加によ
り、スル−プット値の向上を図ることができる。
【００１７】本発明の一実施例では冷却用にＮ2 ガスを
使用しているが、他にＡｒ等の不活性ガス、及びＡir等
を使用しても差支えない。また、内反応管１２内に熱分
解した反応ガスを導入する際に、内反応管１２内が３つ
の部屋に分割されており、それぞれの部屋にガス導入
口，排気口が設置されているため、内反応管内でのガス
濃度が均一に保たれ、その結果、半導体基板間での膜厚
の均一性を向上させることが出来る。本発明の一実施例
ではしきいは三箇所に設けられているが、この分割する
ためのしきいは目的、用途に応じて複数箇所設定しても
差支えない。
使用しているが、他にＡｒ等の不活性ガス、及びＡir等
を使用しても差支えない。また、内反応管１２内に熱分
解した反応ガスを導入する際に、内反応管１２内が３つ
の部屋に分割されており、それぞれの部屋にガス導入
口，排気口が設置されているため、内反応管内でのガス
濃度が均一に保たれ、その結果、半導体基板間での膜厚
の均一性を向上させることが出来る。本発明の一実施例
ではしきいは三箇所に設けられているが、この分割する
ためのしきいは目的、用途に応じて複数箇所設定しても
差支えない。
【００１８】図２は半導体基板間の膜厚分布について、
ガス導入口からの位置に対してのａ−Ｓｉ膜の膜厚を用
いて示したグラフであり、（ａ）は図１に示した本発明
の一実施例によるＣＶＤ装置を使用した場合の膜厚分布
図、（ｂ）は図４に示した従来例によるＣＶＤ装置を使
用した場合の膜厚分布図、（ｃ）は図６に示した従来例
によるＣＶＤ装置を使用した場合の膜厚分布図を表して
いる。
ガス導入口からの位置に対してのａ−Ｓｉ膜の膜厚を用
いて示したグラフであり、（ａ）は図１に示した本発明
の一実施例によるＣＶＤ装置を使用した場合の膜厚分布
図、（ｂ）は図４に示した従来例によるＣＶＤ装置を使
用した場合の膜厚分布図、（ｃ）は図６に示した従来例
によるＣＶＤ装置を使用した場合の膜厚分布図を表して
いる。
【００１９】図２（ａ）は、上述した本発明の一実施例
に於けるＣＶＤ装置を用いた場合に堆積したａ−Ｓｉ膜
の膜厚を測定して、炉口からの距離と膜厚の均一性につ
いて評価した結果を示したもので、ここに示すように反
応管内で±１．７％の分布値が得られた。
に於けるＣＶＤ装置を用いた場合に堆積したａ−Ｓｉ膜
の膜厚を測定して、炉口からの距離と膜厚の均一性につ
いて評価した結果を示したもので、ここに示すように反
応管内で±１．７％の分布値が得られた。
【００２０】又、同様の実験を図４に示した一従来例で
ある縦型減圧ＣＶＤ装置で堆積温度約５５０℃、圧力約
１３３Ｐａ、ＳｉＨ4 ガス流量約８００ml/minで行った
ところ、約２８オングストローム/minの堆積速度でａ−
Ｓｉ膜が半導体基板上に堆積させることが出来、この堆
積したａ−Ｓｉ膜の膜厚を上記同様に測定して均一性を
評価したところ、図２（ｂ）に示すように、反応管内で
±１４．６％の分布値が得られた。
ある縦型減圧ＣＶＤ装置で堆積温度約５５０℃、圧力約
１３３Ｐａ、ＳｉＨ4 ガス流量約８００ml/minで行った
ところ、約２８オングストローム/minの堆積速度でａ−
Ｓｉ膜が半導体基板上に堆積させることが出来、この堆
積したａ−Ｓｉ膜の膜厚を上記同様に測定して均一性を
評価したところ、図２（ｂ）に示すように、反応管内で
±１４．６％の分布値が得られた。
【００２１】又、図６に示した分散管を具備する従来の
縦型減圧ＣＶＤ装置を用いた場合は図２（ｃ）に示すよ
うにａ−Ｓｉ膜の膜厚の均一性は±８．４％の分布値が
得られた。又、このときの堆積速度は約２９オングスト
ローム/minであった。
縦型減圧ＣＶＤ装置を用いた場合は図２（ｃ）に示すよ
うにａ−Ｓｉ膜の膜厚の均一性は±８．４％の分布値が
得られた。又、このときの堆積速度は約２９オングスト
ローム/minであった。
【００２２】以上のように、本発明による半導体製造装
置を用いることにより、堆積速度が約１．７倍以上に、
且つ、堆積膜厚の分布割合が従来に比較して非常に小さ
い半導体基板を得ることができる。また、本発明によれ
ば、反応管の長さ、直径が大きくなればなるほど大きな
効果を得ることが出来る。
置を用いることにより、堆積速度が約１．７倍以上に、
且つ、堆積膜厚の分布割合が従来に比較して非常に小さ
い半導体基板を得ることができる。また、本発明によれ
ば、反応管の長さ、直径が大きくなればなるほど大きな
効果を得ることが出来る。
【００２３】本発明を用いることにより反応管内での反
応ガス分圧を従来技術に比べ均一に保つことができ、そ
の結果、膜厚のより均一な薄膜を半導体基板上に形成す
ることができる。又、反応管内に温度差をもうけること
により反応ガスの熱分解率を高め、その結果、半導体基
板上に堆積させる薄膜の堆積速度を高めることができ、
スループットを向上させることが可能となる。又、本発
明においては、図５や図６に示した分散管のような特別
な治具を使用することもなく、反応管の洗浄時のメンテ
ナンス，破損しにくい点で省力化することができる。
応ガス分圧を従来技術に比べ均一に保つことができ、そ
の結果、膜厚のより均一な薄膜を半導体基板上に形成す
ることができる。又、反応管内に温度差をもうけること
により反応ガスの熱分解率を高め、その結果、半導体基
板上に堆積させる薄膜の堆積速度を高めることができ、
スループットを向上させることが可能となる。又、本発
明においては、図５や図６に示した分散管のような特別
な治具を使用することもなく、反応管の洗浄時のメンテ
ナンス，破損しにくい点で省力化することができる。
【００２４】
【発明の効果】本発明によれば、堆積させた膜の厚さが
より均一で、且つ、その堆積速度が高められたＣＶＤ装
置を提供できる。
より均一で、且つ、その堆積速度が高められたＣＶＤ装
置を提供できる。
【図１】本発明に於けるＣＶＤ装置の一実施例を示した
概略図、
概略図、
【図２】半導体基板間の膜厚分布を示すグラフであり、
（ａ）は図１に示した本発明の一実施例によるＣＶＤ装
置を使用した場合の膜厚分布図、（ｂ）は図４に示した
従来例によるＣＶＤ装置を使用した場合の膜厚分布図、
（ｃ）は図６に示した従来例によるＣＶＤ装置を使用し
た場合の膜厚分布図、
（ａ）は図１に示した本発明の一実施例によるＣＶＤ装
置を使用した場合の膜厚分布図、（ｂ）は図４に示した
従来例によるＣＶＤ装置を使用した場合の膜厚分布図、
（ｃ）は図６に示した従来例によるＣＶＤ装置を使用し
た場合の膜厚分布図、
【図３】従来の横型減圧ＣＶＤ装置例を示した断面図、
【図４】従来の縦型減圧ＣＶＤ装置例を示した断面図、
【図５】分散管を有する従来の横型減圧ＣＶＤ装置例を
示した断面図、
示した断面図、
【図６】分散管を有する従来の縦型減圧ＣＶＤ装置例を
示した断面図。
示した断面図。
１１ 外反応管 １２ 内反応管 １３ 半導体基板 １４ ボート １５ ヒータ １６ ガス導入口 １７ ガス排気口 １８ 冷却用ガス導入口 １９ 冷却用ガス排気口
Claims (2)
- 【請求項１】 半導体基板を複数枚載置するボ−トを挿
入可能で、反応ガスを流入するためのガス導入口と反応
ガスを排出するためのガス排気口とを有する反応管と、 この反応管の外側に設けられたヒ−タとを有する半導体
製造装置において、 前記反応管が内反応管と外反応管とからなる二重構造を
有し、前記内反応管と前記外反応管間に反応ガスを流入
させるように前記ガス導入口が設けられており、前記内
反応管が前記ボ−トを挿入した際に二つ以上の部分に分
割するしきいと、前記内反応管自体を冷却する冷却構造
と、前記内反応管と前記外反応管間の反応ガスを前記し
きいで区切られた各々の部分に流入、流出させる少なく
とも一つ以上の導入口及び排気口とを有していることを
特徴とする半導体製造装置。 - 【請求項２】 前記内反応管自体を冷却する冷却構造
が、前記内反応管の管内に冷却用ガスを流入、流出させ
る冷却用ガス導入口及び冷却用ガス排気口とを有し、冷
却用ガスにＮ2 ，Ａｒ等の不活性ガス、及びＡirを用い
ることからなることを特徴とする請求項１記載の半導体
製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20380793A JPH0758030A (ja) | 1993-08-18 | 1993-08-18 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20380793A JPH0758030A (ja) | 1993-08-18 | 1993-08-18 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758030A true JPH0758030A (ja) | 1995-03-03 |
Family
ID=16480058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20380793A Withdrawn JPH0758030A (ja) | 1993-08-18 | 1993-08-18 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758030A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020017633A (ko) * | 2000-08-31 | 2002-03-07 | 윤종용 | 화학기상 증착장치 |
| US6881295B2 (en) * | 2000-03-28 | 2005-04-19 | Nec Electronics Corporation | Air-tight vessel equipped with gas feeder uniformly supplying gaseous component around plural wafers |
| KR100705423B1 (ko) * | 2001-04-24 | 2007-04-09 | 삼성전자주식회사 | 반도체 장치의 막 형성 방법 |
| JP2008172205A (ja) * | 2006-12-12 | 2008-07-24 | Hitachi Kokusai Electric Inc | 基板処理装置、半導体装置の製造方法、および反応容器 |
| CN102732856A (zh) * | 2011-03-31 | 2012-10-17 | 东京毅力科创株式会社 | 立式分批式成膜装置 |
| JP2014518193A (ja) * | 2011-07-06 | 2014-07-28 | ダウ グローバル テクノロジーズ エルエルシー | 多孔質針状ムライト体の製造方法 |
| KR101463592B1 (ko) * | 2013-07-10 | 2014-11-21 | 주식회사 유진테크 | 기판 처리장치 |
| JP2019054232A (ja) * | 2017-09-12 | 2019-04-04 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | クーリングユニット、断熱構造体及び基板処理装置、半導体装置の製造方法並びにプログラム |
| US11043402B2 (en) | 2017-09-12 | 2021-06-22 | Kokusai Electric Corporation | Cooling unit, heat insulating structure, and substrate processing apparatus |
-
1993
- 1993-08-18 JP JP20380793A patent/JPH0758030A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6881295B2 (en) * | 2000-03-28 | 2005-04-19 | Nec Electronics Corporation | Air-tight vessel equipped with gas feeder uniformly supplying gaseous component around plural wafers |
| KR20020017633A (ko) * | 2000-08-31 | 2002-03-07 | 윤종용 | 화학기상 증착장치 |
| KR100705423B1 (ko) * | 2001-04-24 | 2007-04-09 | 삼성전자주식회사 | 반도체 장치의 막 형성 방법 |
| JP2008172205A (ja) * | 2006-12-12 | 2008-07-24 | Hitachi Kokusai Electric Inc | 基板処理装置、半導体装置の製造方法、および反応容器 |
| JP2009135551A (ja) * | 2006-12-12 | 2009-06-18 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2012099864A (ja) * | 2006-12-12 | 2012-05-24 | Hitachi Kokusai Electric Inc | 基板処理装置、半導体装置の製造方法、および反応管 |
| CN102732856A (zh) * | 2011-03-31 | 2012-10-17 | 东京毅力科创株式会社 | 立式分批式成膜装置 |
| JP2012212819A (ja) * | 2011-03-31 | 2012-11-01 | Tokyo Electron Ltd | 縦型バッチ式成膜装置 |
| JP2014518193A (ja) * | 2011-07-06 | 2014-07-28 | ダウ グローバル テクノロジーズ エルエルシー | 多孔質針状ムライト体の製造方法 |
| US9517940B2 (en) | 2011-07-06 | 2016-12-13 | Dow Global Technologies Llc | Method for making porous acicular mullite bodies |
| KR101463592B1 (ko) * | 2013-07-10 | 2014-11-21 | 주식회사 유진테크 | 기판 처리장치 |
| WO2015005607A1 (ko) * | 2013-07-10 | 2015-01-15 | 주식회사 유진테크 | 기판 처리장치 |
| JP2019054232A (ja) * | 2017-09-12 | 2019-04-04 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | クーリングユニット、断熱構造体及び基板処理装置、半導体装置の製造方法並びにプログラム |
| US11043402B2 (en) | 2017-09-12 | 2021-06-22 | Kokusai Electric Corporation | Cooling unit, heat insulating structure, and substrate processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5700520A (en) | Low temperature, high pressure silicon deposition method | |
| US6486083B1 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| JPH09330884A (ja) | エピタキシャル成長装置 | |
| US6867147B2 (en) | Method of surface treatment of semiconductor | |
| JP2011012331A (ja) | 気相成長装置及び気相成長方法 | |
| JPH0758030A (ja) | 半導体製造装置 | |
| JP2008218734A (ja) | 気相成長方法および気相成長装置 | |
| JP3434972B2 (ja) | 半導体素子の製造方法及びその装置 | |
| JP2005039153A (ja) | 基板処理装置および半導体デバイスの製造方法 | |
| JP3057744B2 (ja) | 減圧ｃｖｄ装置 | |
| JPH11260734A (ja) | 半導体装置の製造方法 | |
| JP3076268B2 (ja) | 減圧気相成長装置 | |
| JPH10102256A (ja) | Ｃｖｄ装置 | |
| JPH1050613A (ja) | エピタキシャル成長装置 | |
| JP2001023910A (ja) | 半導体製造装置 | |
| JPH06140343A (ja) | Ｃｖｄ装置及びその装置を使用する成膜方法 | |
| JPH07307292A (ja) | 成膜方法およびこれに用いる減圧ｃｖｄ装置 | |
| JPH0458530A (ja) | 半導体製造装置 | |
| JPH0582453A (ja) | 半導体製造装置 | |
| JPH05121337A (ja) | 固体表面と気体とを反応させる方法 | |
| JPH0322522A (ja) | 気相成長装置 | |
| JPH08139029A (ja) | 減圧型気相成長装置及びそれを用いた気相成長方法 | |
| JPH0745532A (ja) | 減圧ｃｖｄ装置及び成膜方法 | |
| JPH06163418A (ja) | 減圧ｃｖｄ装置 | |
| JPH11186171A (ja) | 半導体製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |