JPH0754501B2 - アクセス要求信号処理回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の処理装置が共有資源を共有する場合の
複数処理装置から共有資源へのアクセス調停を高速，高
効率を行うことにより、特にマルチ・プロセツサ・シス
テム等の複数処理装置システムにおける共有資源へのア
クセス調停処理に好的な信号制御回路に関する。

〔従来の技術〕

共有資源へのアクセス調停用信号制御回路は、密結合の
マルチ・マイクロ・プロセツサ等、複数処理装置から成
るシステムの共有資源の共有又は共有資源を介した処理
装置間の通信等の制御を矛盾なく行うために不可欠なも
のである。

従来の共有資源へのアクセス調停は、IEEE−796バスの
調停ロジツクのように、長期間に渡つてバスを専有し、
比較的大規模なデータを転送する用途には向つている
が、１ワード単位の小規模なランダムデータ転送を行う
場合、バス調停のためのハードウエア・ロジツクのオー
バーヘツドが大きく無駄なバス専有時間が生じてバスネ
ツクが起つたり、必要以上にプロセツサを待たせなけれ
ばならない等アクセス効率の面で問題があつた。また優
先順位処理に関しては、優先順位の付け方が一通りであ
る場合には、低位優先順位の処理装置が長期にわたつて
アクセスできないロツク状態が生じたり、ほぼ平等な優
先順位処理を行つている場合には、優先順位処理が複雑
化してさらに大きな調停オーバーヘツドを生じてしま
い、トータルでのプロセツサの待ち時間が長くなる等の
問題があつた。アクセス効率に関しては特公昭60−1902
2号公報にみられるように、待たされたプロセツサの接
続をなるべく無駄なく行いバス効率を高める方式もあ
る。

〔発明が解決しようとする問題点〕

この方式はシステムクロツクに同期した厳密なクロツク
制御を行つておらず、したがつてきめ細かな信号制御が
できないため、本当の意味で最高効率のアクセス調停処
理とは言えない。他に古来からのアービタにみられるよ
うなクロツク制御を利用せずほぼ先に到達したアクテイ
ブなアクセス要求信号に対してアクセス許可信号をアク
テイブにするものもあるが、上記同様きめ細かな信号制
御を行わないため、必要以上に共有資源を専有したり、
ロシツクに振動を生じ信頼性に欠けたり等の問題があ
る。

本発明は、複数の処理から成り、それらが共有資源を共
有するシステムにおいて、共有資源への高速，高効率な
ランダム・アクセスを可能にする共有資源アクセイ調停
用信号制御回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明の上記の目的は、きめ細かな信号制御とタイミン
グの信頼性向上を狙つて信号制御回路に入力されるアク
セス要求信号をある適切な周期を持つクロツク又は、シ
ステム全体の同期をとつているシステムクロツク等に同
期させるアクセス要求信号同期化部と、同期化したアク
セス要求信号のうちアクテイブなものをある適切なタイ
ミングでラツチして取り込み、その後直ちにゲートを閉
じて取り込まれた信号の処理がすべて終了するまでその
状態を保ち、それより後のクロツクタイミングでアクテ
イブに転じたアクセス要求信号を通過させずバツフアし
ておく機能を有するアクセス要求信号ゲート部と、アク
セス要求信号ゲート部にラツチされたアクテイブなアク
セス要求信号に対して優先順位を付け、その時点で最も
高い優先順位を持つた処理装置に対しアクセス許可信号
をアクテイブにするアクセス優先順位決定部とを設ける
ことに達成される。

〔作用〕

アクセス許可信号がアクテイブになり、目的とする共有
資源へのアクセスを許可された処理装置はワード・アク
セス・レベルの必要最小限の処理を共有資源上で行い、
タイミング的にその処理が終了しているであろう最適な
時刻にアクセス要求信号を非アクテイブにする。そのタ
イミングを受けてアクセス要求信号ゲート部の対応する
フリツプ・フロツプにラツチされたアクセス優先順位決
定部へのアクテイブなアクセス要求信号をクリアして非
アクテイブな状態に戻す。アクセス優先順位決定部は、
残つたアクセス要求信号ゲート部から出力されるアクテ
イブなアクセス要求信号に対して優先順位処理を行つて
いく。アクセス要求信号ゲート部は、ラツチされていた
すべてのアクテイブなアクセス要求信号の処理が完了す
るとゲートを一斉に開け、バツフアに待たされているか
あるいは以後の新たなクロツクタイミングでアクテイブ
に転じたアクセス要求信号のグループを取り込む。上述
のアービトレーシヨン処理はすべてハードウエア化する
ことによリアクセス要求信号同期化部から出力されたク
ロツク・ピリオド単位で変化するアクセス要求信号の変
化から１クロツク以内で実行される。また、アクセス優
先順位決定部は、共有資源を共有している処理装置０〜
ｎに対し、０から順にｎへ高位の優先順位を付ける優先
順位決定回路と、それとは逆にｎから順に０へ高位の優
先順位を付ける優先順位回路とを設け、アクセス要求信
号ゲート部のゲート開くタイミングで２つの優先順位決
定回路を切り換えて、すべての処理装置に対し全体とし
てほぼ平等の優先順位を持たせ共有資源へのアクセス確
率をほぼ平等化している。すなわち、アクセス要求信号
同期化部は、きめ細かな信号制御と調停処理における高
い信頼性を提供し、アクセス要求信号ゲート部は、ほぼ
最初に到達したアクセス要求信号を優先する働きと、ラ
ツチゲート機能により特定の処理装置が長期間アクセス
できないロツク状態を回避し、またアクセス優先順位決
定部は、ごく簡単な手法によりハードウエアのアービト
レーシヨン速度を損うことなく処理装置それぞれにほぼ
平等な共有資源へのアクセス環境を提供する。

〔実施例〕

以下、本発明の実施例と図面を参照して説明する。

第１図は本発明の信号制御回路の一実施例のブロツク図
を第２図はそのロジツクの詳細をそれぞれ示している。
これらの図において、１は複数の処理装置からの共有資
源へのアクセス要求信号群（HIアクテイブ）、２はアク
セス要求群１を基準クロツクに同期化させるためのアク
セス要求信号同期化部である。３は同期化部２を通過し
たアクセス要求信号群のうち適切なもののみを優先順位
処理部へ送り出し、それら以外を通過させずバツフアし
ておくためのアクセス要求信号ゲート部である。４はア
クセス要求信号ゲート部を通過したアクテイブなアクセ
ス要求信号群に対して優先順位を付けるアクセス優先順
位決定部である。６は同期化用クロツクを生成するアク
セス要求信号同期化クロツク発生部である。７はアクセ
ス許可信号7A（PnAck）に対して適当な遅延補正を行
い、信号制御回路５内部で生じたゲート遅延によるヒゲ
等を取り除くための遅延補正部である。８は各プロセツ
サ内で使用可能なアクセス許容信号である。

アクセス要求信号群１はまずアクセス要求信号同期化部
２に入力され、システムクロツク6Aによりアクセス要求
信号同期化クロツク発生部６で生成された同期用クロツ
ク6Bによりクロツクピリオドごとにそれぞれフリツプ・
フロツプ2a,2bにラツチされてアクセス要求信号ゲート
部３の入力に送り出される。アクセス要求信号ゲート部
３では以前にラツチされゲート内に取り込まれたアクテ
イブなアクセス要求信号グループに対しての共有資源へ
のアクセス調停処理がすべて完了していないうちは入力
ゲートを閉じた状態になつている。それらの処理がすべ
て完了すると第２図に示すアクセス要求信号ゲート部３
のフリツプ・フロツプ3a〜3pはゲートを開き、次のアク
テイブなアクセス要求信号のグループをラツチしてゲー
ト内へ取り込むことができるようなロジツクとなつてい
る。すなわち、アクセス要求信号ゲート部３は、ゲート
が開いている時にアクテイブなアクセス要求信号が新た
に入力された場合、同じクロツクピリオドのタイミング
で入力されたアクテイブな信号をすべてラツチし、直ち
にゲート3a〜3pを閉じて、それ以後のクロツクピリオド
のタイミングでアクテイブに転じたアクセス要求信号は
通過させずバツフアして待たせておく機能がある。ま
た、取り込んだアクテイブなアクセス要求信号のアクセ
ス調停処理を行つている間に通過させずにバツフアして
おいたアクテイブなアクセス要求信号のグルーフは、ゲ
ート内のアクテイブなアクセス要求信号に対する処理が
すべて完了しバツフアが開かれた時一斉にラツチされゲ
ート内に取り込まれることがわかる。したがつて、シス
テム全体での共有資源へのアクセスが比較的疎に行われ
る場合には、１クロツクでも早く時刻にアクセス要求を
出力した処理装置が優先される。ラツチされてゲート内
に取り込まれたアクテイブなアクセス要求信号のグルー
プに対しては、アクセス優先順位決定部４でアクセスを
許容される順番が決定される。アクセス優先順位決定部
４では、アクセス要求信号ゲート部３にラツチされてい
るアクテイブなアクセス要求信号に対し、プライオリテ
イエンコーダ4a〜4dとデコーダ4e〜4hにより4Aの部分で
はアクセス要求信号POREQ〜P15REQの順に高位の優先順
位を付け、4Bの部分ではアクセス要求信号P15REQ〜PORE
Qの順に高位の優先順位を付けるロジツクとなつてい
る。それら２つの優先順位決定部の処理結果を、アクセ
ス要求信号ゲート部３のゲートが開くタイミングで分周
回路4Dを駆動することによつてマルチ・プレクサ4i〜4l
を切り換えて交互に選択する手法により、平均してほぼ
平等の優先順位を各処理装置に与えるように工夫してい
る。アクセス優先順位決定部４では、アクテイブなアク
セス要求信号群から最終的に１つが選択され、それに対
してアクセス許可信号7Aが出力される。

アクセス許可信号7Aは、本信号制御回路５内で生じたゲ
ート遅延によるタイミングのずれを補正するために遅延
補正部７へ入力される。遅延補正部７を通過した最終の
アクセス許可信号群８（L0アクテイブ）は、各プロセツ
サ・バスを共有資源へ接続するためのバス・スイツチ・
バツフア等のON−OFF信号として利用するとともに、ア
クセスを許可されない処理装置を待たせるためのウエイ
ト信号やバス同期用のレデイ信号をアクセス要求信号群
１とNANDもしくはANDをとることによつて生成し、対応
する処理装置に与える。

アクセスを許可された処理装置は、共有資源上での必要
な処理が終了し、共有資源を開放しても良い最適なタイ
ミングでアクセス要求信号群１のうち自身のアクセス要
求信号を非アクテイブにし、それを受けてアクセス要求
信号ゲート部３は対応するフリツプ・フロツプ3a〜3pの
アクテイブなラツチデータを解除して非アクテイブにす
る。それにより、アクセス優先順位決定部は次の優先順
位処理を行うか、もしくはアクセス要求信号ゲート部３
にアクテイブな信号が存在しない場合にはそこに新たに
アクテイブなアクセス要求信号のグループがラツチされ
るまですべてのアクセス許可信号を非アクテイブにす
る。

以上の信号制御処理グループを第２図に示す簡単なラン
ダムロジツクで実現することにより、ランダム・アクセ
スによつても効率が低下せず、しかもロツク状態を生じ
ないため、ほぼ平等なアクセス確率を各処理装置に与え
ることのできる高速，高効率な共有資源アクセス調停用
信号制御回路を提供できる。

次に第３図により本回路を利用して複数の処理装置が１
つの共有資源をアクセスする場合の調停されたアクセス
タイミングを時間軸に沿つて説明する。

第３図は、５台のプロセツサP0〜P4が１つの共有メモリ
をかなり頻繁にアクセスする場合を想定して本回路によ
るアクセス要求信号PnREQ（HIアクテイブ）の調停の様
子をタイムチヤートに表わしたものである。上部に示し
た０〜25の数字はプロセツサのクロツクになんらかの形
で同期したアクセス要求信号同期化用クロツクの各クロ
ツクピリオドを示している。数字が大きい程遅い時刻を
表わしており、アクセス要求信号同期化部２ではこれら
のタイミングでアクセス要求信号をクロツクに同期させ
る。Rnで示される信号は、アクセス要求信号同期化部２
を通過した要求信号であり、これらに対して以後の調停
処理がなされアクセス許可信号▲▼（Loアク
テイブ）が調停結果として出力される。▲▼
（Loアクテイブ）はプロセツサを待たせる信号である三
角部のタイミングデWAITnがアクテイブな場合プロセツ
サのアクセスサイクルに１クロツク挿入されて結果的に
プロセツサが待たされることになる。第３図においては
三角印の数より１少ないクロツク数の合計がプロセツサ
P0〜P4の待たされる時間を示している。なお、プロセツ
サP0〜P4は通常２クロツクでアクセスを完了する。同期
用クロツクは、アクセス許可信号PnREQが出力されたら
次のクロツクピリオドで直ちにそれを同期化できる様
に、クロツクピリオドに対し必要最小限のセツトアツプ
タイムtsを保証する最適なタイミングにセツトしてお
く。下部に示したＡとＢの記号はアクセス要求信号ゲー
ト部のゲートが開くタイミングに同期して切り換えられ
る２種類の優先順位決定回路の選択状況を示しており、
ＡがP4からP0へ順に高位な優先順位を付けるフエイズ、
ＢがP0からP4へ順に高位な優先順位を付けるフエイズを
表わしている。まずクロツクピリオド（以下CPと略す）
１においてP0REQとP1REQの２つのアクテイブなアクセス
要求信号を捉えてそれぞれR0及びR1を得ている。これら
は同時信号として処理され、アクセス要求信号ゲート部
にラツチされる。優先順位処理はまずこの２つの信号に
対して行われ、CP2以後で捉えられたアクテイブなアク
セス要求信号はR0,R1の処理がすべて完了するまで待た
される。この場合P0の方が高位の優先順位を有するため
まずR0が処理されたP0に対してアクテイブなアクセス許
可信号P0ACKが出力される。P1は、R0とR1が重つた期間
である２クロツク分だけ待たされ、CP3でP0のアクセス
処理が完了したことを知ると直ちにP1に対してアクセス
が許可される。このように、優先順位に従つて必要最小
限の時間だけ待たされた後、連続して後続のプロセツサ
をアクセスさせていくことになるため無駄時間はほぼア
クセス調停のための時間であるtaのみと考えて良い。し
かし、本方式ではランダム・アクセスを基本とするた
め、必要最小限な一定期アクセスを許可したら原則とし
て共有資源へのアクセス・サイクルを終了して、次にア
クセスを許可されるプロセツサによるアクセスサイクル
の始動に備えなければならない。taはその切換え準備の
ためのバス安定時間として利用できるため、実質的な無
駄時間はほとんど無いと言つて良い。また、本方式によ
れば、プロセツサのバスサイクルが必要以上に長い場合
でもａに代表する矢印で示すプロセツサがデータを読み
込むタイミングからメモリ等の共有資源のアクセスタイ
ムを十分満たす最小限のクロツク数を共有資源アクセス
期間として定義し抽出することが可能となる。第３図に
示す実施例においてはアクセスを許可されてから次のク
ロツクピリオドとデータを読み込むタイミングからデー
タホールト時間th後の時刻に当たるその次のクロツクピ
リオドとの間でアクセス要求信号PnREQを非アクテイブ
にすることで常に２クロツクだけ共有資源を専有する共
有資源アクセス期間を定義している。CP5でR1の処理も
終了し、アクセス要求信号ゲート部３はゲートを開いて
バツフアされていた信号R2と新たにアクテイブになつた
R3と同時信号としてバツフア内に取り込み、ゲートが開
くタイミングを利用して優先順位処理のフエイズもＢに
切り換える。フエイズＢではP2よりP3の方が高位の優先
順位を持つているため、まずP3の方が先にアクセスを許
可され次にP2にアクセスを許可している。CP19ではCP1
との場合の同様の状況が生じているが、優先順位のフエ
イズがＢであるためP1,P0の順でアクセスが許可されて
いる。本例においてはCP1からCP25の間、常にいずれか
のプロセツサに共有資源へのアクセスが２クロツクずつ
許可されており、ランダム・アクセスであるにもかかわ
らず共有資源側からみてプロセツサやDMAによる専有ブ
ロツク転送と同等、プロセツサやDMAのバスサイクルが
２クロツク以上の場合には少なくとも1.5倍以上の共有
資源使用効率を示すことになる。一方プロセツサ側の処
理効率を見てみると、クロツク周期ｔを100nsとしデー
タ幅を16bitとした場合単位時間当たりの共有資源との
データ入出力回数は第３図の例で各プロセツサ当り2Mby
tes/s（全体で10Mbytes/s）に達し、これは汎用の16bit
DMA程度のアクセス頻度に当たるが、本例においてプロ
セツサの待ち時間はプロセツサの実行する全体の処理時
間に対してわずか14％程度にすぎない。

以上、タイミングチヤートにより本発明の高速，高効率
性及び平等アクセス性の各特性を示した。

〔発明の効果〕

本発明によれば、アクセス要求信号同期化部とアクセス
要求信号ゲート部及びアクセス優先順位決定部を設けて
システムクロツク同期型ハードウエアロジツクを構成
し、処理装置からのアクセス要求信号と、それに対する
調停結果である処理装置へのアクセス許可信号との２種
の信号を各処理装置との間でやりとりすることにより最
適な信号制御ループを形成して、特定の処理装置が長時
間共有資源にアクセスすることができないロツク状態を
生じずに、高速，高効率なアクセス調停処理を行つてア
クセス要求を出している各処理装置を矛盾なく共有資源
へ接続していくことができる。またアクセス優先順位決
定部は、処理０〜ｎを０から順にｎへ高位な優先順位を
付ける優先順位決定回路と、それとは逆にｎから順に０
へ高位な優先順位を付ける優先順位決定回路とを設け組
み合わせて、適切なタイミングで交互に切り換えること
によつて、各処理装置とも平均してほぼ平等な優先順位
が得られるよう工夫し、全体として各処理装置の共有資
源へのアクセス確率をほぼ平等化している。

以上述べたように、本発明によれば、アクセス調停処理
を高速，高効率で行うことができるので、アクセス要求
を出している各処理装置をロックさせることなく共有資
源に接続させることができる。その結果、共有資源に接
続する複数の処理装置のアクセス効率を著しく向上させ
ることができる。

【図面の簡単な説明】

第１図は本発明の信号制御回路の一実施例のブロツク
図、第２図は第１図に示す本発明の信号制御回路の詳細
なハードウエアロジツク図、第３図は本発明の回路で実
行される調停処理例のタイミングチヤートである。 １……アクセス要求信号群、２……アクセス要求信号同
期化部、３……アクセス要求信号ゲート部、４……アク
セス優先順位決定部、５……信号制御回路、６……アク
セス要求信号同期化クロツク発生部、７……遅延補正
部、８……アクセス許可信号群、９……調停遅延、10…
…優先順位切り換え回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】アクセス要求信号をラッチするゲート部と
   前記アクセス要求信号ゲート部でラッチしたアクセス要
   求について優先順位を決定するアクセス優先順位決定部
   とを備え、複数の処理装置からの同一の共有資源へのア
   クセス要求を調停し、任意の時刻に必ずある１台もしく
   は０台の処理装置に前記共有資源へのアクセスを許可す
   る信号を与えるアクセス要求信号処理回路において、 同期化用クロックでアクティブなアクセス要求信号を同
   期化し、前記アクセス要求信号ゲート部に前記同期化し
   たアクセス要求信号を送出するアクセス要求信号同期化
   部を設け、 前記アクセス要求信号ゲート部は、前記同期化用クロッ
   クの同じクロックピリオドで入力された１つ又は複数の
   アクティブなアクセス要求信号をラッチし同一クロック
   ピリオド内でゲートを閉じ、処理を終了した処理装置か
   らのアクセス要求信号が非アクティブに戻る毎にラッチ
   していたアクティブなアクセス要求信号をクリアし、同
   一クロックピリオドでラッチした複数のアクセス要求信
   号がすべてクリアされてそのゲートを開くようにしたこ
   とを特徴とするアクセス要求信号処理回路。
2. 【請求項２】特許請求の範囲第１項記載のアクセス要求
   信号処理回路において、前記アクセス優先順位決定部
   は、対象となる処理装置（０〜ｎ）に対し、０から順に
   ｎへ高位の優先順位を付ける優先順位決定回路Ａと、そ
   れとは逆にｎから０へ高位の優先順位を付ける優先順位
   決定回路Ｂと、これらの優先順位決定回路A,Bを適切な
   タイミングで切り換える手段とを備えたことを特徴とす
   るアクセス要求信号処理回路。
3. 【請求項３】特許請求の範囲第２項記載のアクセス要求
   信号処理回路において、前記アクセス優先順位決定部に
   おける優先順位決定回路を前記アクセス要求信号ゲート
   部のゲートが開かれるタイミングで交互に切り換える手
   段を備えたことを特徴とするアクセス要求信号処理回
   路。