JPH0752986B2 - 広帯域交換機の通話路装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は広帯域交換機、とくにその時分割通話路装置に
関する。

（従来の技術） 広帯域交換機の分配段通話路装置には、狭帯域の情報信
号とそれに関連する広帯域の情報信号を交換する機能を
有するものがある。たとえば、「広帯域交換機の方式構
成」研究実用化報告、第33巻、第11号、第2575〜2596頁
（1984）に記載の広帯域交換機の分配段通話路装置で
は、狭帯域信号とそれに関連する広帯域信号がそれぞれ
別個の通話路にて交換される。

より詳細には、この広帯域交換機の広帯域分配段通話路
装置は、広帯域端局装置（BT）と、その出力に接続され
た高速ディジタルインタフェース回路（HIF）および64k
b/sインタフェース回路（NIF）と、高速ディジタルイン
タフェース回路の出力に接続された高速ディジタル通話
路装置（HSW）と、64kb/sインタフェース回路の出力に
接続された64kb/s通話路装置（NSW）により構成され、
両通話路装置からの出力が他局へ向う。

広帯域端局装置（BT）には、64kb/sの狭帯域情報信号、
384kb/sないし32Mb/sの高速ディジタル情報信号、およ
び32Mb/sの動画情報信号が到来する。高速ディジタルイ
ンタフェース回路（HIF）は、32Mb/sおよび8Mb/sの情報
用光ディジタル信号とのインタフェースをとるインタフ
ェース装置である。また64kb/sインタフェース回路（NI
F）は、2Mb/sに多重化されたディジタル信号とのインタ
フェース装置であり、64kb/s通話路装置（NSW）と同一
ユニット搭載されている。高速ディジタル通話路装置
（HSW）は、伝送帯域8Mb/sおよび32Mb/sのディジタル信
号の交換を行ない、方式最大回線収容能力が1024回線で
ある空間分割形通話路装置である。また64kb/s通話路装
置（NSW）は、64kb/sの情報信号の交換を行なうT1段通
話路である。

たとえば、ある加入者から他の加入者への情報信号の交
換接続において、1536kb/sの高速ディジタル情報信号
Ｈ、および64kb/sの狭帯域情報信号Ｂをトランスペアレ
ントに交換する場合、加入者からの両信号は端局装置BT
にて分離され、高速ディジタル情報信号Ｈは高速ディジ
タル通話路装置（HSW）へ、また狭帯域情報信号Ｂは64k
b/s通話路装置（NSW）へそれぞれ送られる。高速ディジ
タル通話路装置（HSW）および64kb/s通話路装置（NSW）
はそれぞれ、中央制御装置から通話路バスを介して通話
パス設定情報を受けとり、これによってそれぞれのパス
を設定し、両加入者間の交換を行なう。

（発明が解決しようとする問題点） これまでの説明からわかるように、この方式の通話路装
置では、同じ加入者について交換する高速ディジタル情
報信号Ｈと狭帯域情報信号Ｂがそれぞれ別個の通話路装
置で交換される。したがって、交換処理が複雑であるば
かりでなく、両情報信号についてそれぞれ別個に通話路
装置が設けられているのでハードウエア量も多いという
問題点があった。

本発明はこのような従来技術の問題点を解決し、交換処
理が比較的簡素であり、ハードウエア量も比較的少ない
広帯域交換機の通話路装置を提供することを目的とす
る。

（問題点を解決するための手段） 本発明は上述の問題点を解決するために、多元呼を扱う
広帯域交換機の通話路装置は、入出ハイウエイを有し多
元呼を扱う時分割通話路手段と、時分割通話路手段の入
ハイウエイ側に設けられ、高速の情報信号とそれに関連
する狭帯域の情報信号を時分割通話路手段の基本スイッ
チング単位で多重化して入ハイウエイへ出力する多重化
手段と、時分割通話路手段の出ハイウエイ側に設けら
れ、出ハイウエイから出力された多重化された情報信号
を高速の情報信号とそれに関連する狭帯域の情報信号に
分離する分離手段とを有する。

（作用） 本発明によれば、端局装置から到来する高速ディジタル
情報信号と狭帯域情報信号は多重化手段によって時分割
通話路手段の基本スイッチング単位で多重化され、時分
割通話路手段の入ハイウエイに入力される。これは、同
通話路手段によって交換されて出ハイウエイから分離手
段へ出力される。分離手段では、出ハイウエイから出力
された多重化された情報信号が元の高速の情報信号とそ
れに関連する狭帯域の情報信号に分離される。

（実施例） 次に添付図面を参照して本発明による広帯域交換機の通
話路装置の実施例を詳細に説明する。

第１図を参照すると、本実施例の通話路装置は基本的に
は、高速ディジタル情報多重化装置BMAX、時分割分配段
通話路装置BSWおよび高速ディジタル情報分離装置BDMAX
からなる。高速ディジタル情報多重化装置BMAXは、広帯
域加入者線端局装置SLTFから広帯域信号を受け、高速デ
ィジタル情報信号とそれに関連する狭帯域情報信号を多
重化し、時分割分配段通話路装置BSWへのフォワードハ
イウエイFHWにこれを出力する多重化装置である。また
高速ディジタル情報分離装置BDMAXは、通話路装置BSWか
らのバックワードハイウエイBHWが収容され、同ハイウ
エイBHW上に多重化されている広帯域信号を高速ディジ
タル情報信号とそれに関連する狭帯域情報信号に分離し
て広帯域加入者線端局装置SLTBへ向けて出力する多重分
離装置である。

フォワードハイウエイFHWは、本実施例では直列32Mb/s
のハイウエイである。その１フレームは、64タイムスロ
ット（TS）で構成され、その周期は125μs,すなわち8kH
zに相当する。１タイムスロットは直列64ビット（ｂ）
を含む。バックワードハイウエイBHWもこれと同じフォ
ーマットを有するハイウエイである。

時分割分配段通話路装置BSWは、１フレームが並列64ビ
ット、1024多重の信号をフレーム周期125μｓでタイム
スロットごとに交換する時分割通話路であり、その基本
スイッチング単位は512kb/sである。分配段通話路装置B
SWは図示のように、２つの直並列変換回路SP0およびSP1
を有し、その一方SP0には、高速ディジタル情報多重化
装置BMAXからの16本のフォワードハイウエイFHW0〜FHW1
5が収容され、他方SP1には、他局からの16本のフォワー
ドハイウエイFHW16〜FHW31が収容されている。直並列変
換回路SP0およびSP1はそれぞれ、16本のフォワードハイ
ウエイFHW0〜FHW15およびFHW16〜FHW31からの信号をタ
イムスロットごとに直並列変換し、フォーワードハイウ
エイの若番順に並列64ビットの1024多重の信号形式に多
重化する直並列変換装置である。

直並列変換回路SP0およびSP1の出力はそれぞれ、対応す
る時間スイッチT00およびT01に接続されている。時間ス
イッチT00およびT01は、スイッチング速度8MHzで並列64
ビットごとに情報信号の交換を行なう時間交換回路であ
る。それらの出力ハイウエイは時分割空間スイッチＳに
接続されている。

時分割空間スイッチＳは、入側および出側ともそれぞれ
２ハイウエイが収容され、スイッチング速度8MHzで並列
64ビット単位で情報信号の時分割空間交換を行なう交換
回路である。出側の２本のハイウエイは、それぞれ時間
スイッチT10およびT11を介して並直列変換回路PS0およ
びPS1に接続されている。時間スイッチT10およびT11
は、時間スイッチT00およびT01と同様の時間交換回路で
ある。

並直列交換回路PS0およびPS1は、それぞれに入力される
多重化信号、すなわちタイムスロットごとに若番ハイウ
エイの順に並列64ビットが1024多重された情報信号を直
列64タイムスロットのバックワードハイウエイ16本に並
直列変換する並直列変換回路である。並直列変換回路PS
0の16本の出力バックワードハイウエイBHW0〜BHW15は、
高速ディジタル情報分離装置BDMAXに接続され、広帯域
加入者線端局装置SLTBへ送出される。また並直列変換回
路PS1の16本の出力バックワードハイウエイBHW16〜BHW3
1は、他局へ送出される。

なお、上述した時分割分配段通話路装置BSWの交換規模
やフォーワードハイウエイFHWおよびバックワードハイ
ウエイBHWの割当ては、本発明の説明のための一例にす
ぎず、それらは任意である。

第２図には、フォワードハイウエイFHWの信号の一例が
示されている。同図（Ａ）では、32Mb/sの広帯域信号ｆ
が時分割分配段通話路装置BSWのスイッチング単位であ
る512kb/sでタイムスロットHFf0〜Hf63に割り付けられ
て１フレームを構成している。同図（Ｂ）は、768kb/s
の高速ディジタル情報信号Ha0およびHa1,およびそれに
付加される２つの64kb/s狭帯域情報信号Baを含んだ広帯
域信号ａと、384kb/sの高速ディジタル情報信号Hc、お
よび64kb/sの狭帯域情報信号Bcを含んだ広帯域信号ｃを
タイムスロットに多重したフレーム構成の例を示す。バ
ックワードハイウエイBHWもフォーワードハイウエイFHW
と同じ多重則で情報信号が出力される。

第３図を参照すると、高速ディジタル情報多重化装置BM
AXの構成例では、直並列変換回路SP0およびSP1が設けら
れ、これらは、広帯域加入者線端局装置SLTFから8Mb/s
の高速ディジタル情報信号を受けてこれを直並列交換
し、8Mb/sの８ビット並列信号に変換する信号変換回路
である。また、直並列交換回路SP2も設けられ、これ
は、広帯域加入者線端局装置SLTFから64kb/sの狭帯域情
報信号が多重化された2Mb/sのハイウエイ32本を受けて
これを直並列交換し、同じく8Mb/sの８ビット並列信号
に変換する信号変換回路である。

直並列変換回路SP0,SP1およびSP2の出力ハイウエイはそ
れぞれ、時間スイッチT0,T1およびT2に入力される。時
間スイッチT0,T1およびT2は、1024ワード、８ビット並
列の時間スイッチである。これらは、スイッチング速度
8Mb/sの順番書込み（SW）、同4Mb/sのランダム読出し
（RR）でワード単位の時間交換を行なう。それらのラン
ダム読出しの指示は、対応する保持メモリSCM0,SCM1お
よびSCM2から行なわれる。

時間スイッチT0,T1およびT2の各出力ハイウエイHW0,HW1
およびHW2は、多重化装置MAXに入力され、同装置MAX
は、これらのハイウエイHW0,HW1およびHW2をワード単位
に選択し、高速ディジタル情報信号と狭帯域情報信号を
多重化して出力する多重化装置である。この選択的多重
化は、保持メモリHCMからの選択信号により行なわれ
る。

多重化装置MAXの出力ハイウエイは並直列変換回路PSに
入力される。並直列変換回路PSは、多重化装置MAXから
出力される4Mb/s,8ビット並列の情報信号を32Mb/sのフ
ォワードハイウエイFHWに並直列変換する信号変換装置
である。このハイウエイは通話路装置BSWへ送出され
る。

ところで、広帯域加入者線端局装置SLTFから出力される
ｎ（自然数）本の32Mb/s高速ディジタル情報信号ハイウ
エイは、タイムスロット変換回路M32によって通話路装
置BSWにおけるｎ本のフォワードハイウエイに割り付け
られる。これからわかるように、端局装置SLTFからの32
Mb/sの高速ディジタル情報信号は変換回路M32によって
通話路装置BSWの32Mb/sのフォーワードハイウエイFHWに
そのまま割り付けられ、端局装置SLTFからの8Mb/sの高
速ディジタル情報信号および64kb/sの狭帯域情報信号は
時間スイッチT0,T1およびT2、ならびに多重化装置MAXに
より通話路装置BSWの32Mb/sのフォーワードハイウエイF
HWに多重化される。これが、高速ディジタル情報多重化
装置BMAXで実現される多重化則である。

たとえば、1536kb/sの高速ディジタル情報信号Ａとそれ
に付加されている５つの64kb/sの狭帯域情報信号N0〜N4
は、端局装置SLTFから多重化装置BMAXに入力され、同装
置BMAXにて次のようにして多重化される。高速ディジタ
ル情報信号Ａは直並列変換回路SP0に入力され、８ビッ
ト並列の情報信号A0〜A23に変換される。これは時間ス
イッチT0に８アドレスおきに順番に書き込まれる。時間
スイッチT0に書き込まれた様子を第４図（Ａ）に示す。
同様に、狭帯域情報N0〜N4も直並列変換回路SP2に入力
され、８ビット並列の情報信号に変換される。これは時
間スイッチT2に32アドレスおきに順番に書き込まれる。
時間スイッチT2に書き込まれた様子を第４図（Ｄ）に示
す。

時間スイッチT0およびT2に書き込まれたこれらの情報信
号ＡとN0〜N4は、多重化装置MAXにて512kb/sを基本元と
する同一のタイムスロットに多重化される。時間スイッ
チT0およびT2の読出しタイミングを規定する制御情報
は、対応する保持メモリSCM0およびSCM2に格納されてい
る。この制御情報は、信号A0〜A5と信号N0を１つのタイ
ムスロットに多重化し、信号A6〜A11と信号N1を他の１
つのタイムスロットに多重化し、信号A12〜A17と信号N2
を他の１つのタイムスロットに多重化し、信号A18〜A23
と信号N3およびN4を他の１つのタイムスロットに多重化
するように読出しタイミングを規定している。

たとえば信号A0〜A5をアドレスタイミング＃０〜＃５で
時間スイッチT0から読み出すために、保持メモリSCM0の
＃０〜＃５番地には、信号A0〜A5が格納されている時間
スイッチT0の記憶位置のアドレス＃0,＃8,＃16,...,＃4
0が記憶されている（第４図（Ｂ））。この保持メモリS
CM0の＃０〜＃５番地の記憶内容を順番に読み出して時
間スイッチT0の読出しアドレスとすることで、所期のタ
イミングに情報信号A0〜A5を出力することができる（同
（Ｃ））。信号A6〜A23についても同様である。また同
（Ｅ）（Ｆ）に示すように、情報信号N0〜N4についても
同様に、保持メモリSCM2に時間スイッチT2の記憶位置の
アドレスを設定することで所期のタイミングでこれを出
力することができる。

時間スイッチT0およびT2の出力は多重化装置MAXに入力
される。その保持メモリHCMには、多重化装置MAXの入ハ
イウエイHW0〜HW2の選択情報が格納されている。信号A0
〜A5と同N0を同じタイムスロットに多重化するため、保
持メモリHCMの＃０〜＃５番地に「０」が設定され、＃
６番地に「２」が、また＃７番地に「３」が設定されて
いる（同（Ｇ））。

そこで、多重化装置MAXのハイウエイHW0からの入力に時
間スイッチT0の＃０番地からの情報信号A0が入力された
時、保持メモリHCMの＃０番地の内容が読み出される。
そこで多重化装置MAXは、ハイウエイHW0の情報信号A0を
並直列変換回路PSへ送出する（同（Ｈ））。以降、こう
して保持メモリHCMの＃１番地ないし＃511番地の内容が
順次読み出されると、その読出し内容に従って入ハイウ
エイHW0〜HW2が選択され、情報信号A1〜A5,N0、同A6〜A
11,N1,同A12〜A17,N2,および同A18〜A23,N3,N4が適切な
タイミングで順次出力される。

多重化装置の出力は、並直列変換回路PSで32Mb/sの直列
フォーワードハイウエイFHWのフォーマットに変換され
る。このような多重化則に従って、信号A0〜A5と信号N0
が１つのタイムスロットに、信号A6〜A11と信号N1が他
の１つのタイムスロットに、信号A12〜A17と信号N2が他
の１つのタイムスロットに、また信号A18〜A23と信号N3
およびN4が他の１つのタイムスロットに、すなわち合計
４つのタイムスロットに多重化されたことになる。

第５図には、高速ディジタル情報分離装置BDMAXの構成
例が示されている。通話路装置BSWからの１本の32Mb/s
バックワードハイウエイBHWは、直並列変換回路SPBに入
力され、直並列変換回路SPBはこれを4Mb/sの８ビット並
列情報信号に直並列変換する信号変換回路である。その
８ビット並列出力は分離回路DMAXに入力され、分離回路
DMAXは、これを高速ディジタル情報信号と狭帯域情報信
号に分離し、多重化を解く回路である。その出ハイウエ
イを選択する制御情報は、保持メモリHCMBに設定され、
分離回路DMAXは、これに応じて高速ディジタル情報信号
をハイウエイHWB0またはHWB1に選択的に出力し、狭帯域
情報信号を同HWB2に出力する。

これらのバックワードハイウエイHWB0〜HWB2は、時間ス
イッチTB0〜TB2にそれぞれ入力される。時間スイッチTB
0〜TB2はそれぞれ、1024ワードの８ビット並列時間スイ
ッチであり、ワード単位に時間交換を行なう。書込みは
スイッチング速度4Mb/sでランダム（RW）に行なわれ、
読出しは8Mb/sで順次（SR）に行なわれる。ランダム書
込みの指示は、それぞれ対応する保持メモリSCMB0〜SCM
B2に格納されている制御情報に従って行なわれる。

時間スイッチTB0〜TB2の出力ハイウエイは、それぞれ対
応する並直列変換回路PSB0〜PSB2に入力される。並直列
変換回路PSB0,PSB1はそれらに入力される8Mb/sの８ビッ
ト並列信号を８本の8Mb/s直列ハイウエイに並直列変換
する変換回路である。並直列変換回路PSB2は、それらに
入力される8Mb/sの８ビット並列信号を32本の2Mb/s直列
ハイウエイに並直列変換する変換回路である。

通話路装置BSWから出力されるｎ本の32Mb/s広帯域情報
信号は、そのまま広帯域加入者線端局装置SLTBに収容さ
れている。このような構成によって高速ディジタル情報
分離装置BDMAXは、高速ディジタル情報多重化装置BMAX
で施された多重則を解く機能を実現している。

高速ディジタル情報多重化装置BMAXで多重化された広帯
域情報信号Ａを元の情報信号に分離する動作を第６図を
参照して説明する。通話路装置BSWから出力された32Mb/
sハイウエイは、直並列交換回路SPBに入力され（同図
（Ａ））、4Mb/sの８ビット並列ハイウエイに変換され
る（同（Ｂ））。これは多重化装置DMAXに入力され、同
装置DMAXは、保持メモリHCMBから読み出される内容に従
って（同（Ｃ））ハイウエイに入力された情報信号を出
力する。

これによってまず、メモリHCMBの＃０〜＃５番地で指定
されるハイウエイ「０」に入力した情報信号A0〜A5が時
間スイッチTB0へ向けて出力される（同（Ｇ））。同様
にして、メモリHCMBの＃６番地で指定されるハイウエイ
「２」に入力した情報信号N0が時間スイッチTB2へ向け
て出力される（同（Ｄ））。以降、こうして時間スイッ
チTB0およびTB2には、信号A6〜A23,およびN1〜N4が出力
される。

時間スイッチTB0およびTB2の各保持メモリSCMB0およびS
CMB2は、それらから端局装置SLTBへ向けて信号A0〜A23,
およびN0〜N4を出力する際のタイミング位置を考慮した
時間スイッチTB0およびTB2の書込みアドレスが設定され
る。時間スイッチTB0およびTB2には、このアドレスに従
ってランダムにそれぞれ信号A0〜A23,およびN0〜N4が書
き込まれる。この様子を同図（Ｄ）〜（Ｉ）に示す。

たとえば、多重化装置DMAXから時間スイッチTB0へアド
レス＃０〜＃５で出力された信号A0〜A5は（同
（Ｇ））、保持メモリSCMB0のアドレス＃０〜＃５に格
納されている時間スイッチTB0の書込みアドレス0,8,1
6,..,40が順次読み出されるに従って（同（Ｈ））、時
間スイッチTB0の記憶位置＃0,＃8,＃16,..,＃40に格納
される（同（Ｉ））。同様に、多重化装置DMAXから時間
スイッチTB2へアドレス＃６で出力された信号N0は（同
（Ｄ））、保持メモリSCMB2のアドレス＃６に格納され
ている時間スイッチTB2の書込みアドレス０が読み出さ
れると（同（Ｅ））、時間スイッチTB2の記憶位置＃０
に格納される（同（Ｉ））。以下、信号A6〜A23,および
N1〜N4について同様のランダム書込み動作が行なわれ
る。

時間スイッチTB0およびTB2に蓄積された情報信号A0〜A2
3,およびN0〜N4は、これからシーケンシャルに読み出さ
れ、それぞれ並直列変換回路PSB0およびPSB2で直列ハイ
ウエイに変換され、端局装置SLTBに入力される。このよ
うにして高速ディジタル情報分離装置BDMAXでは、広帯
域信号Ａは、高速ディジタル情報信号A0〜A23,および狭
帯域情報信号N0〜N4に分離される。

本実施例の高速ディジタル情報多重化装置BMAXは高速デ
ィジタル情報を時間スイッチT0およびT1で集線比２対１
で集線し、さらに両者の出力を２対１で集線している。
勿論これらの数値は例示であって、呼量に応じて他の数
値による構成も実現できることは言うまでもない。

本方式では、64kb/sx nを基本元としたネットワークに
同じ対地についての複数のリンクを同時接続するため
に、64kb/sx k1,64kb/sx k2,...の呼を （k1,k2,...は自然数）として積み上げて交換したの
ち、分離するように構成されている。したがってこの積
上げ、分離は、加入者線端局装置など、回線オリエンテ
ッドな位置で行なうように構成すると、制御が容易であ
る。また、異なる対地間で送受される情報信号であって
も、ネットワークから見た“対地”が同じであれば、す
なわち同じ高速ディジタル情報分離装置BDMAXに収容さ
れる通信であれば、同一原理で通信できることは明らか
であろう。勿論、基本元は、任意の信号速度ａ（b/s）
の整数ｎ倍であってもよい。

なお上述の実施例では、高速ディジタル情報を多元呼と
して扱っているので、時間スイッチT0およびT1の読出し
においてTSSI則がくずれることがある。これを防止する
ためには、時間スイッチT0およびT1にダブルバッファを
設けるか、TSSI則のくずれた分を分配段通話路装置BSW
にて補正するように構成すればよい。

このように本実施例では、高速ディジタル情報信号Ｈと
それに付加される狭帯域情報信号Ｂを時分割通話路のス
イッチング単位で多重化し、両情報信号が同じ時分割通
話路で同時に交換される。したがって、両情報信号をそ
れぞれ別個の通話路で交換する従来の方式に比較して、
交換処理および通話路装置のハードウエア量とも１通話
路分でよく、構成が簡略化される。したがって、経済的
であり、同一対地複数リンクの制御が簡略に行なわれ
る。

（発明の効果） このように本発明によれば、同じ対地に向う情報信号が
時分割通話路のスイッチング単位で多重化され、同じ時
分割通話路で同時に交換される。したがって、交換処理
および通話路装置の構成が簡略化され、経済的にシステ
ムが構成される。

【図面の簡単な説明】

第１図は本発明による広帯域交換機の通話路装置の実施
例を示す中継方式図、 第２図は、第１図に示す実施例におけるフォワードハイ
ウエイの信号フォーマットの例を示す図、 第３図は同実施例における高速ディジタル情報多重化装
置の構成例を示す機能ブロック図、 第４図は、高速ディジタル情報信号多重化装置の多重化
則を説明するため、時間スイッチの書込み読出し動作の
様子を示す説明図、 第５図は同実施例における高速ディジタル情報分離装置
の構成例を示す機能ブロック図、 第６図は、高速ディジタル情報信号装置の多重分離則を
説明するため、時間スイッチの書込み読出し動作の様子
を示す説明図である。 主要部分の符号の説明 BDMAX……高速ディジタル情報分離装置 BMAX……高速ディジタル情報多重化装置 BSW……時分割分配段通話路装置 DMAX……分離回路 FHW,BHW……ハイウエイ MAX……多重化回路 T0,TB0……時間スイッチ

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１の端局装置から第１の信号速度の高速
   の第１の情報信号と、それに付加される該第１の信号速
   度よりも遅い第２の信号速度の狭帯域の第２の情報信号
   とを受けて、これら情報信号の呼処理を行ない、該呼処
   理の行なわれた第１の情報信号と第２の情報信号を第２
   の端局装置に送る広帯域交換機の通話路装置において、
   該装置は、 前記第１の端局装置からの第１の情報信号と、それに付
   加される第２の情報信号とをそれぞれ入力し、該入力し
   たそれら情報信号を基本スイッチング単位である第３の
   信号速度を持ち、かつ所定のビット数を持つタイムスロ
   ットを所定の複数個有してなる１フレーム信号に含まれ
   るいずれか同一のタイムスロットに多重化して出力する
   多重化手段と、 該多重化手段から第１および第２の情報信号の多重化さ
   れたタイムスロットを含む１フレーム信号を入力し、該
   入力した１フレーム信号内のタイムスロットを前記基本
   スイッチング単位で交換し、該タイムスロットの交換の
   行なわれた１フレーム信号を出力する時分割通話路手段
   と、 該時分割通話路手段からタイムスロットの交換の行なわ
   れた１フレーム信号を入力し、該入力した１フレーム信
   号に含まれている前記第１および第２の情報信号の多重
   化されているタイムスロットから該第１の情報信号とそ
   れに付加される該第２の情報信号を分離し第２の端局装
   置に出力する分離手段とを有することを特徴とする広帯
   域交換機の通話路装置。
2. 【請求項２】特許請求の範囲第１項記載の装置におい
   て、 前記多重化手段は、前記第２の信号速度をａ（b/s）と
   し、前記第１の信号速度をａ（b/s）xi（ｉ＝２、
   ３、...）とするそれぞれ第２および第１の情報信号に
   よる複数の通信リンクを該第２の信号速度ａ（b/s）の
   整数ｎ倍を時間交換処理の基本単位である基本元とする
   第３の信号速度のタイムスロットに多重化するものであ
   り、 前記時分割通話路手段は、該第３の信号速度ａ（b/s）x
   nを基本元とするタイムスロットを基本スイッチング単
   位とし、該基本スイッチング単位でタイムスロットの交
   換を行なうものであり、 前記分離手段は、該交換の行なわれたタイムスロットか
   ら前記複数の通信リンクに分離することを特徴とする通
   話路装置。