JPH0752369B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0752369B2 JPH0752369B2 JP1234721A JP23472189A JPH0752369B2 JP H0752369 B2 JPH0752369 B2 JP H0752369B2 JP 1234721 A JP1234721 A JP 1234721A JP 23472189 A JP23472189 A JP 23472189A JP H0752369 B2 JPH0752369 B2 JP H0752369B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- offset voltage
- transistors
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種電源装置等の負荷試験を行う場合に、定
電流負荷を構成する定電流回路に関するものである。
電流負荷を構成する定電流回路に関するものである。
各種電池や、各種スイッチング電源等の電源装置の負荷
特性を試験する場合に、その電源装置に負荷を接続し、
その負荷に所望の電流を供給するものであり、その負荷
として複数のトランジスタを並列に接続した定電流回路
が用いられている。このような定電流回路の調整を容易
にし、且つ経済的な構成とすることが要望されている。
特性を試験する場合に、その電源装置に負荷を接続し、
その負荷に所望の電流を供給するものであり、その負荷
として複数のトランジスタを並列に接続した定電流回路
が用いられている。このような定電流回路の調整を容易
にし、且つ経済的な構成とすることが要望されている。
〔従来の技術〕 トランジスタを用いた定電流回路は、例えば、第3図に
示すように、トランジスタ31と誤差増幅器32と電流検出
用抵抗33と設定電源34とからなり、被試験電源装置30に
対してトランジスタ31が負荷となるように接続し、誤差
増幅器32の+端子に設定電源34を接続して、設定電源34
から設定電圧Vrを加え、又トランジスタ31に流れる電流
Iに比例した抵抗33(抵抗値R)による電圧(I・R)
を誤差増幅器32の−端子に加え、設定電源34による設定
電圧Vrに対応した一定電流Iがトランジスタ31に流れる
ように構成しているものである。このトランジスタ31
は、電界効果トランジスタを用いた場合を示すものであ
るが、バイポーラトランジスタ等を用いることも可能で
ある。
示すように、トランジスタ31と誤差増幅器32と電流検出
用抵抗33と設定電源34とからなり、被試験電源装置30に
対してトランジスタ31が負荷となるように接続し、誤差
増幅器32の+端子に設定電源34を接続して、設定電源34
から設定電圧Vrを加え、又トランジスタ31に流れる電流
Iに比例した抵抗33(抵抗値R)による電圧(I・R)
を誤差増幅器32の−端子に加え、設定電源34による設定
電圧Vrに対応した一定電流Iがトランジスタ31に流れる
ように構成しているものである。このトランジスタ31
は、電界効果トランジスタを用いた場合を示すものであ
るが、バイポーラトランジスタ等を用いることも可能で
ある。
又1個のトランジスタからなる定電流回路は、数10A〜
数100Aの電流を流すことは不可能であるから、第4図に
示すように、トランジスタ31−1〜31−nを並列に接続
し、誤差増幅器32−1〜32−nの+端子には共通に設定
電源34を接続し、−端子には各トランジスタ31−1〜31
−nに接続した抵抗33−1〜33−nによる電圧を加える
ように接続し、被試験電源装置30から各トランジスタ31
−1〜31−nにI/nの定電流を流すように構成してい
る。
数100Aの電流を流すことは不可能であるから、第4図に
示すように、トランジスタ31−1〜31−nを並列に接続
し、誤差増幅器32−1〜32−nの+端子には共通に設定
電源34を接続し、−端子には各トランジスタ31−1〜31
−nに接続した抵抗33−1〜33−nによる電圧を加える
ように接続し、被試験電源装置30から各トランジスタ31
−1〜31−nにI/nの定電流を流すように構成してい
る。
このような複数のトランジスタ31−1〜31−nを並列に
接続した定電流回路に於いては、設定電源34による設定
電圧Vrを零としても、誤差増幅器31−1〜31−nのオフ
セット電圧により電流が流れる場合がある。このような
オフセット電圧を消去する為に、従来は、例えば、第5
図に示す構成が知られている。
接続した定電流回路に於いては、設定電源34による設定
電圧Vrを零としても、誤差増幅器31−1〜31−nのオフ
セット電圧により電流が流れる場合がある。このような
オフセット電圧を消去する為に、従来は、例えば、第5
図に示す構成が知られている。
第5図に於いて、第4図と同一符号は同一部分を示し、
35−1〜35−nはオフセット電圧消去回路、R1〜R5は抵
抗、+V,−Vは正負極性の電圧である。トランジスタ31
−1〜31−nに流れる電流を検出する抵抗33−1〜33−
nは例えば0.1Ω、オフセット電圧消去回路35−1〜35
−nの抵抗R1は数KΩ程度、抵抗R2は数100KΩの値に選
定されており、この抵抗R2は他の抵抗R3〜R5に比較して
高抵抗値であり、抵抗R5により調整された正極性或いは
負極性の電圧Vxは、数KΩ〜数10KΩの抵抗R3,R4により
分圧され、抵抗R2を介して誤差増幅器32−1〜32−nの
−端子に加えられるから、抵抗33−1〜33−nによる検
出値と抵抗R1を介して合成されることになる。即ち、誤
差増幅器32−1〜32−nの−端子に、 (但し、R4+R3≪R2) の電圧が加えられることになる。又オフセット電圧をVo
fsとすると、Vofs=V(−)となるように、可変抵抗R5
によりVxを調整すれば、オフセット電圧Vofsを消去する
ことができる。
35−1〜35−nはオフセット電圧消去回路、R1〜R5は抵
抗、+V,−Vは正負極性の電圧である。トランジスタ31
−1〜31−nに流れる電流を検出する抵抗33−1〜33−
nは例えば0.1Ω、オフセット電圧消去回路35−1〜35
−nの抵抗R1は数KΩ程度、抵抗R2は数100KΩの値に選
定されており、この抵抗R2は他の抵抗R3〜R5に比較して
高抵抗値であり、抵抗R5により調整された正極性或いは
負極性の電圧Vxは、数KΩ〜数10KΩの抵抗R3,R4により
分圧され、抵抗R2を介して誤差増幅器32−1〜32−nの
−端子に加えられるから、抵抗33−1〜33−nによる検
出値と抵抗R1を介して合成されることになる。即ち、誤
差増幅器32−1〜32−nの−端子に、 (但し、R4+R3≪R2) の電圧が加えられることになる。又オフセット電圧をVo
fsとすると、Vofs=V(−)となるように、可変抵抗R5
によりVxを調整すれば、オフセット電圧Vofsを消去する
ことができる。
基本の定電流回路を構成するトランジスタの許容電流値
を例えば10Aとし、最大設定可能の定電流を200Aとする
と、20個のトランジスタ31−1〜31−20を並列に接続す
る構成が必要になり、それぞれに誤差増幅器32−1〜32
−20を接続すると共に、オフセット電圧消去回路35−1
〜35−20を接続することになり、従って、オフセット電
圧消去の調整個所は20個所となる。
を例えば10Aとし、最大設定可能の定電流を200Aとする
と、20個のトランジスタ31−1〜31−20を並列に接続す
る構成が必要になり、それぞれに誤差増幅器32−1〜32
−20を接続すると共に、オフセット電圧消去回路35−1
〜35−20を接続することになり、従って、オフセット電
圧消去の調整個所は20個所となる。
このように、トランジスタ対応にオフセット電圧消去回
路がそれぞれ必要であることによる回路規模の増大によ
り、価格が上昇することになり、且つ調整個所が非常に
多い欠点があった。
路がそれぞれ必要であることによる回路規模の増大によ
り、価格が上昇することになり、且つ調整個所が非常に
多い欠点があった。
本発明は、オフセット電圧消去回路等を共用化して、経
済化並びに調整の簡単化を図ることを目的とするもので
ある。
済化並びに調整の簡単化を図ることを目的とするもので
ある。
本発明の定電流回路は、1個のオフセット電圧消去回路
を備えたものであり、第1図を参照して説明する。
を備えたものであり、第1図を参照して説明する。
並列に接続されたトランジスタ1−1〜1−nに流れる
電流をそれぞれ電圧値として検出した値の平均値を求め
る抵抗回路網2と、この抵抗回路網2による平均値と各
トランジスタ1−1〜1−nの電流を電圧値として検出
した値との差に対応して各トランジスタ1−1〜1−n
を制御する誤差増幅器3−1〜3−nと、抵抗回路網2
による平均値とオフセット電圧消去値とを加算して出力
するオフセット電圧消去回路4と、このオフセット電圧
消去回路4の出力値と電流設定値との差に対応した出力
信号を、それぞれ抵抗を介して誤差増幅器3−1〜3−
nの出力信号に加算して、各トランジスタ1−1〜1−
nを制御する共通誤差増幅器5とを備えたものである。
電流をそれぞれ電圧値として検出した値の平均値を求め
る抵抗回路網2と、この抵抗回路網2による平均値と各
トランジスタ1−1〜1−nの電流を電圧値として検出
した値との差に対応して各トランジスタ1−1〜1−n
を制御する誤差増幅器3−1〜3−nと、抵抗回路網2
による平均値とオフセット電圧消去値とを加算して出力
するオフセット電圧消去回路4と、このオフセット電圧
消去回路4の出力値と電流設定値との差に対応した出力
信号を、それぞれ抵抗を介して誤差増幅器3−1〜3−
nの出力信号に加算して、各トランジスタ1−1〜1−
nを制御する共通誤差増幅器5とを備えたものである。
抵抗回路網2は、電圧値として検出した各電流検出値を
同抵抗値とした各抵抗2−1〜2−nを介して共通接続
することにより、この共通接続点に於いてトランジスタ
1−1〜1−nに流れる電流の平均値を電圧値として求
めるものである。
同抵抗値とした各抵抗2−1〜2−nを介して共通接続
することにより、この共通接続点に於いてトランジスタ
1−1〜1−nに流れる電流の平均値を電圧値として求
めるものである。
又各誤差増幅器3−1〜3−nは、各トランジスタ1−
1〜1−nの電流検出値と、平均値との差に対応して各
トランジスタ1−1〜1−nを制御するもので、各トラ
ンジスタ1−1〜1−nの電流分担を平均化するもので
ある。
1〜1−nの電流検出値と、平均値との差に対応して各
トランジスタ1−1〜1−nを制御するもので、各トラ
ンジスタ1−1〜1−nの電流分担を平均化するもので
ある。
又オフセット電圧消去回路4は、共通誤差増幅器5のオ
フセット電圧を消去するものであり、この共通誤差増幅
器5は、電流設定値に従って各トランジスタ1−1〜1
−nを制御するもので、各トランジスタ1−1〜1−n
間の電流の分担を、前記誤差増幅器3−1〜3−nによ
り制御するものである。従って、共通誤差増幅器5のオ
フセット電圧を消去することにより、所定の定電流特性
を得ることができる。
フセット電圧を消去するものであり、この共通誤差増幅
器5は、電流設定値に従って各トランジスタ1−1〜1
−nを制御するもので、各トランジスタ1−1〜1−n
間の電流の分担を、前記誤差増幅器3−1〜3−nによ
り制御するものである。従って、共通誤差増幅器5のオ
フセット電圧を消去することにより、所定の定電流特性
を得ることができる。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第2図は本発明の実施例の要部回路図であり、10は被試
験電源装置、11−1〜11−nはトランジスタ、12は抵抗
回路網、12−1〜12−nは抵抗、13−1〜13−nは誤差
増幅器、14はオフセット電圧消去回路、15は共通誤差増
幅器、16−1〜16−nは抵抗、17−1〜17−nは電流検
出用の抵抗、18は設定電源、Ra〜Rdは抵抗、Reは可変抵
抗である。
験電源装置、11−1〜11−nはトランジスタ、12は抵抗
回路網、12−1〜12−nは抵抗、13−1〜13−nは誤差
増幅器、14はオフセット電圧消去回路、15は共通誤差増
幅器、16−1〜16−nは抵抗、17−1〜17−nは電流検
出用の抵抗、18は設定電源、Ra〜Rdは抵抗、Reは可変抵
抗である。
トランジスタ11−1〜11−nは並列に接続されて被試験
電源装置10に接続されるものであり、各トランジスタ11
−1〜11−nに流れる電流は、例えば、0.1Ωの抵抗17
−1〜17−nにより電圧値として検出される。又抵抗12
−1〜12−nは同等の抵抗値で、抵抗17−1〜17−nに
比較して100倍以上の抵抗値とするものであり、個々の
トランジスタ11−1〜11−nの電流検出値に影響を与え
ることなく、抵抗回路網12により電流平均値を電圧とし
て検出することができる。
電源装置10に接続されるものであり、各トランジスタ11
−1〜11−nに流れる電流は、例えば、0.1Ωの抵抗17
−1〜17−nにより電圧値として検出される。又抵抗12
−1〜12−nは同等の抵抗値で、抵抗17−1〜17−nに
比較して100倍以上の抵抗値とするものであり、個々の
トランジスタ11−1〜11−nの電流検出値に影響を与え
ることなく、抵抗回路網12により電流平均値を電圧とし
て検出することができる。
検出値は、 となり、トランジスタ11−1〜11−nの各電流検出値の
平均値が得られる。
平均値が得られる。
又オフセット電圧消去回路14は、抵抗Ra〜Rdと可変抵抗
Reとから構成され、正負の電圧+V,−Vを可変抵抗Reに
より調整して、抵抗Rc,Rdにより分圧し、抵抗Rbを介し
て、抵抗Raを介した電流検出値の平均値と加算し、共通
誤差増幅器15の−端子に加えるものであり、例えば、設
定電源18からの設定値を零とした時の被試験電源装置10
からの電流値が零となるように、可変抵抗Reを調節し
て、オフセット電圧消去値を得ることができる。
Reとから構成され、正負の電圧+V,−Vを可変抵抗Reに
より調整して、抵抗Rc,Rdにより分圧し、抵抗Rbを介し
て、抵抗Raを介した電流検出値の平均値と加算し、共通
誤差増幅器15の−端子に加えるものであり、例えば、設
定電源18からの設定値を零とした時の被試験電源装置10
からの電流値が零となるように、可変抵抗Reを調節し
て、オフセット電圧消去値を得ることができる。
共通誤差増幅器15の+端子に、設定電源18からの設定値
と、オフセット電圧消去回路14からの出力値とが加えら
れ、設定値に対応した電流が各トランジスタ11−1〜11
−nに流れるように、共通誤差増幅器15の出力信号がそ
れぞれ抵抗16−1〜16−nを介して、トランジスタ11−
1〜11−nのベースに加えられる。
と、オフセット電圧消去回路14からの出力値とが加えら
れ、設定値に対応した電流が各トランジスタ11−1〜11
−nに流れるように、共通誤差増幅器15の出力信号がそ
れぞれ抵抗16−1〜16−nを介して、トランジスタ11−
1〜11−nのベースに加えられる。
各トランジスタ11−1〜11−nに流れる電流は、抵抗17
−1〜17−nにより検出され、この検出値と抵抗回路網
12による平均値との差に対応して誤差増幅器13−1〜13
−nによりトランジスタ11−1〜11−nが制御されるか
ら、各トランジスタ11−1〜11−nの電流分担が平均化
される。
−1〜17−nにより検出され、この検出値と抵抗回路網
12による平均値との差に対応して誤差増幅器13−1〜13
−nによりトランジスタ11−1〜11−nが制御されるか
ら、各トランジスタ11−1〜11−nの電流分担が平均化
される。
抵抗回路網12の出力値をR・I/nとし、可変抵抗Reによ
り調整された電圧をVxとし、オフセット電圧消去回路14
の出力電圧をVsとすると、 となる。共通誤差増幅器15の+端子に加える設定電源18
からの設定値をVrとし、その共通誤差増幅器15のオフセ
ット電圧をVfとすると、 が成立する。なお、Ifはオフセット電圧Vfによりトラン
ジスタ11−1〜11−nに流れるオフセット電流である。
り調整された電圧をVxとし、オフセット電圧消去回路14
の出力電圧をVsとすると、 となる。共通誤差増幅器15の+端子に加える設定電源18
からの設定値をVrとし、その共通誤差増幅器15のオフセ
ット電圧をVfとすると、 が成立する。なお、Ifはオフセット電圧Vfによりトラン
ジスタ11−1〜11−nに流れるオフセット電流である。
前述の条件式に於いて、 となるように、可変抵抗Reを調整すると、 Vr=R・I/n となり、オフセット電流を消去して、設定値Vrに対応し
た電流Iを被試験電源装置10から供給することができる
と共に、各トランジスタ11−1〜11−nにはそれぞれI/
nの電流が流れるように制御することができる。
た電流Iを被試験電源装置10から供給することができる
と共に、各トランジスタ11−1〜11−nにはそれぞれI/
nの電流が流れるように制御することができる。
本発明は、前述の実施例のみに限定されるものではな
く、種々付加変更することが可能であり、例えば、トラ
ンジスタ11−1〜11−nをバイポーラトランジスタ等の
トランジスタとすることも可能である。又オフセット電
圧消去回路14に於けるオフセット電圧消去値を調整する
抵抗回路も、他の接続構成とすることができる。
く、種々付加変更することが可能であり、例えば、トラ
ンジスタ11−1〜11−nをバイポーラトランジスタ等の
トランジスタとすることも可能である。又オフセット電
圧消去回路14に於けるオフセット電圧消去値を調整する
抵抗回路も、他の接続構成とすることができる。
以上説明したように、本発明は、並列に接続した各トラ
ンジスタ1−1〜1−nの電流の平均値を求める抵抗回
路網2と、各トランジスタ1−1〜1−nの電流分担を
平均化する誤差増幅器3−1〜3−nと、抵抗回路網2
による平均値とオフセット電圧消去値とを加算して出力
するオフセット電圧消去回路4と、電流設定値に対応し
て各トランジスタ1−1〜1−nを制御する共通誤差増
幅器5とを備えて、この共通誤差増幅器5のオフセット
電圧をオフセット電圧消去回路4に於いて調整したオフ
セット電圧消去値により消去するもので、オフセット電
圧消去回路4は、誤差増幅器3−1〜3−nの個数に関
係なく1個で良いことになり、従って、経済的な構成と
することが可能となり、且つオフセット電圧消去の調整
個所も1個所となるから、調整が容易となる利点があ
る。
ンジスタ1−1〜1−nの電流の平均値を求める抵抗回
路網2と、各トランジスタ1−1〜1−nの電流分担を
平均化する誤差増幅器3−1〜3−nと、抵抗回路網2
による平均値とオフセット電圧消去値とを加算して出力
するオフセット電圧消去回路4と、電流設定値に対応し
て各トランジスタ1−1〜1−nを制御する共通誤差増
幅器5とを備えて、この共通誤差増幅器5のオフセット
電圧をオフセット電圧消去回路4に於いて調整したオフ
セット電圧消去値により消去するもので、オフセット電
圧消去回路4は、誤差増幅器3−1〜3−nの個数に関
係なく1個で良いことになり、従って、経済的な構成と
することが可能となり、且つオフセット電圧消去の調整
個所も1個所となるから、調整が容易となる利点があ
る。
第1図は本発明の原理説明図、第2図は本発明の実施例
の要部回路図、第3図は定電流回路の基本構成説明図、
第4図は従来例の定電流回路の説明図、第5図はオフセ
ット電圧消去回路を備えた従来例の要部回路図である。 1−1〜1−nはトランジスタ、2は抵抗回路網、3−
1〜3−nは誤差増幅器、4はオフセット電圧消去回
路、5は共通号差増幅器である。
の要部回路図、第3図は定電流回路の基本構成説明図、
第4図は従来例の定電流回路の説明図、第5図はオフセ
ット電圧消去回路を備えた従来例の要部回路図である。 1−1〜1−nはトランジスタ、2は抵抗回路網、3−
1〜3−nは誤差増幅器、4はオフセット電圧消去回
路、5は共通号差増幅器である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−66725(JP,A) 特開 昭57−10817(JP,A) 実開 昭60−620(JP,U)
Claims (1)
- 【請求項1】複数のトランジスタ(1−1〜1−n)を
並列接続して定電流負荷を構成する定電流回路に於い
て、 前記各トランジスタ(1−1〜1−n)の電流の平均値
を求める抵抗回路網(2)と、 該抵抗回路網(2)による前記平均値と、前記各トラン
ジスタ(1−1〜1−n)の電流の検出値との差に対応
して前記各トランジスタ(1−1〜1−n)を制御する
誤差増幅器(3−1〜3−n)と、 前記抵抗回路網(2)による前記平均値と、オフセット
電圧消去値とを加算して出力するオフセット電圧消去回
路(4)と、 該オフセット電圧消去回路(4)の出力値と電流設定値
との差に対応した出力信号を、それぞれ抵抗を介して前
記誤差増幅器(3−1〜3−n)の出力信号に加算し
て、前記各トランジスタ(1−1〜1−n)を制御する
共通誤差増幅器(5)とを備えた ことを特徴とする定電流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1234721A JPH0752369B2 (ja) | 1989-09-12 | 1989-09-12 | 定電流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1234721A JPH0752369B2 (ja) | 1989-09-12 | 1989-09-12 | 定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0399308A JPH0399308A (ja) | 1991-04-24 |
JPH0752369B2 true JPH0752369B2 (ja) | 1995-06-05 |
Family
ID=16975334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1234721A Expired - Fee Related JPH0752369B2 (ja) | 1989-09-12 | 1989-09-12 | 定電流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0752369B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040201393A1 (en) * | 2003-04-09 | 2004-10-14 | Keisoku Giken Co., Ltd. | Electronic load apparatus |
JP5308407B2 (ja) * | 2010-07-27 | 2013-10-09 | 旭化成エレクトロニクス株式会社 | 増幅回路 |
JP5210448B1 (ja) * | 2012-11-01 | 2013-06-12 | 株式会社計測技術研究所 | 負荷装置 |
-
1989
- 1989-09-12 JP JP1234721A patent/JPH0752369B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0399308A (ja) | 1991-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5867014A (en) | Current sense circuit having multiple pilot and reference transistors | |
GB2322488A (en) | Battery monitor and circuit breaker | |
JP2000500576A (ja) | 可変電圧素子テスト装置 | |
KR100903405B1 (ko) | 전압인가 전류측정 장치 및 그것에 사용되는 스위치부착 전류 버퍼 | |
US7570114B2 (en) | Common mode rejection calibration method for difference amplifiers | |
US20090273338A1 (en) | Active autoranging current sensing circuit | |
JPH022161B2 (ja) | ||
US4841229A (en) | Method of and circuit for ohmmeter calibration | |
JPH0752369B2 (ja) | 定電流回路 | |
US6069484A (en) | Source measure unit current preamplifier | |
US4804903A (en) | System for measuring load current in an electronically controlled switch | |
US20050146342A1 (en) | Apparatus for generating test stimulus signal having current regardless of internal impedance changes of device under test | |
US7550981B2 (en) | Circuit and method for determining potentiometer wiper resistance | |
US6204647B1 (en) | Battery emulating power supply | |
US4618743A (en) | Monolithic transient protector | |
JP3784168B2 (ja) | 電流測定装置 | |
JP3332660B2 (ja) | 電気量測定装置 | |
JP2565866Y2 (ja) | Icテスタの並列接続デバイス電源 | |
JPH1172529A (ja) | コンデンサの絶縁抵抗測定装置 | |
JPH0774746B2 (ja) | 較正回路 | |
JP2001333891A (ja) | 生体インピーダンス測定装置 | |
SU437978A1 (ru) | Омметр | |
JPS649594B2 (ja) | ||
JP3048377B2 (ja) | 穀物の水分測定装置 | |
JP2000155139A (ja) | 電流検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |