JP5210448B1

JP5210448B1 - 負荷装置

Info

Publication number: JP5210448B1
Application number: JP2012241847A
Authority: JP
Inventors: 憲治似鳥; 征也福本
Original assignee: Keisoku Giken Co Ltd
Current assignee: Keisoku Giken Co Ltd
Priority date: 2012-11-01
Filing date: 2012-11-01
Publication date: 2013-06-12
Anticipated expiration: 2032-11-01
Also published as: JP2014092859A

Abstract

【課題】電源との電気的な接続手段（ケーブル等）のインダクタンス成分に起因する負荷電流の制御の不安定性を低減しつつ、電源に流れる負荷電流を正確にモニターできる負荷装置を提供する。
【解決手段】入力端子ＴＰ１,ＴＰ２の間にＣＲ回路１０を接続したことによって、負荷ケーブルＬＮ１，ＬＮ２のインダクタンス成分に起因した共振等による高い周波数の電流がトランジスタＱ１に流れ難くなるため、電流制御部３０の負帰還制御が不安定になることを防止できる。また、トランジスタＱ１の電流Ｉｄ１をシャント抵抗Ｒｓ１において検出し、ＣＲ回路１０の電流Ｉｄ２をシャント抵抗Ｒｓ２において検出し、これらの検出信号を合成することによって負荷電流Ｉｄの検出信号Ｖ２が生成されるため、過渡的に変化する負荷電流Ｉｄの波形を正しく観測することができる。
【選択図】図１

Description

本発明は、電源の出力に流れる負荷電流を制御する負荷装置に関するものである。

電源装置やバッテリー装置などの研究開発や製造検査においては、負荷のインピーダンスを様々に設定して装置の性能を試験するいわゆる負荷試験が欠かせない。この負荷試験では、一般に、トランジスタを用いて負荷インピーダンスを電子的に調節できるように構成された電子負荷装置が広く利用されている（特許文献１〜７参照）。

特許３４７０２９６号公報明細書特許３４７７６１９号公報明細書特許４１４６４４２号公報明細書特許４６５３８５７号公報明細書特許４９１２２６３号公報明細書特許４９１２２８５号公報明細書特許５０５７５９９号公報明細書

一般に電子負荷装置は、負荷を構成するトランジスタ（負荷トランジスタ）の電流を検出して、この電流検出値と電流指令値との差が小さくなるようにトランジスタのインピーダンスを調節する制御、すなわち負帰還制御を行う。負荷トランジスタは、主にケーブルを介して外部の電源と電気的に接続されるが、このケーブルは高い周波数において伝送線路としての性質を有する。また、負荷トランジスタ自身にも、負帰還制御の周波特性に影響を与える寄生的な容量成分が存在する。そのため、ケーブルが長くなると、ケーブルのインダクタンス成分と負荷トランジスタの容量成分による共振などの影響を受けて負帰還制御が不安定になり、負荷電流の過渡応答の波形にオーバーシュートや発振が生じ易くなる。

電子負荷装置の外側には、ユーザの都合に応じて任意の長さや太さのケーブルが接続され得る。使用条件としてケーブルの長さや太さを規定しても良いが、ユーザの利便性を考慮した場合、そのような条件を課さなくても負帰還制御の不安定性が生じ難くなるように、電子負荷装置の内側において措置を講じることが望ましい。

ケーブルの影響を低減する１つの方法として、ケーブルが接続される電子負荷装置の入力端子間にキャパシタと抵抗の直列回路（ＣＲ回路）を設ける方法が考えられる。ＣＲ回路は、高い周波数においてインピーダンスが小さくなるため、ケーブルのインダクタンス成分に起因する共振等で生じた高い周波数の電流は、負荷トランジスタをバイパスしてＣＲ回路に流れる。これにより、ケーブルのインダクタンス成分による共振が負帰還制御の周波特性に影響を与え難くなるため、負荷電流の制御の安定性が向上する。

しかしながら、電子負荷装置の入力端子間にＣＲ回路を設けた場合、高い周波数の電流は負荷トランジスタをバイパスしてＣＲ回路に流れ易くなる。そうすると、高い周波数成分が多く含まれた過渡応答の場合（例えば電流指令値を急変させた場合）、電源に流れる実際の負荷電流と、電子負荷装置内部の負荷トランジスタに流れる電流との誤差が大きくなる。

通常の電子負荷装置では、上述したように負荷トランジスタの電流を電流指令値に近づくように負帰還制御しているため、ＣＲ回路に流れる電流が大きくなると、電流指令値と実際の負荷電流との誤差が大きくなってしまう。ＣＲ回路の電流による誤差を生じないようにするには、電子負荷装置の入力端子に流れる実際の負荷電流を直接検出して、これを電流指令値に近づくように制御しなくてはならない。しかしながら、そのような制御を行うと、ケーブルのインダクタンス成分による位相の遅れや共振現象の影響を受けて、負帰還系が非常に不安定となる。この場合、負帰還系を安定にするためには帰還ループゲインの帯域を大幅に落とさざるを得ず、電子負荷装置として実用的な応答速度を達成できなくなる。従って、電流指令値に対する実際の負荷電流の誤差を抑えるという観点では、ＣＲ回路に流れる電流をなるべく小さくした方が好ましいが、負荷電流の制御の安定性を保つという観点では、ＣＲ回路に流れる電流をある程度許容しなければならない。

このように、電子負荷装置の入力端子間にＣＲ回路を設けると、実際の負荷電流と電流指令値との誤差が生じることから、特に負荷電流を高速に変化させる場合には、実際の負荷電流の波形をオシロスコープ等で確認して、誤差の大きさが問題ないか否かを確認することが必要となる。また、ＣＲ回路は、ケーブルのインダクタンス成分と共振回路を形成するため、その共振現象によるオーバーシュートや振動が生じているか否かを確認するためにも、電流波形のモニターは必要となる。

従来の電子負荷装置には、負荷電流の過渡応答の波形をオシロスコープ等で簡易的にモニターできるようにするため、負荷トランジスタに流れる電流をシャント抵抗等で検出する電流モニター回路を備えているものがある。しかしながら、入力端子間にＣＲ回路を設けた場合、上述した電流の誤差が存在するため、負荷トランジスタの電流のみを検出する従来の電流モニター回路を用いて過渡応答の波形を観測すると、観測される波形が実際の波形と異なってしまうという問題がある。

そこで、電源と電子負荷装置を接続する負荷ケーブルに絶縁型の電流プローブを取り付けて、負荷電流を直接検出する方法もあるが、この方法では電流プローブが別途必要になるため、電子負荷装置内の電流モニター回路を用いる場合に比べてコストが高くなるという問題がある。

また、電流プローブの替わりに電流検出用のシャント抵抗を負荷ケーブルの途中に挿入して、その電圧降下をオシロスコープ等で観測する方法もある。この方法は、電流プローブを用いる方法に比べてコストを抑えることができるが、複数台の電子負荷装置の入力を並列に接続して使用する際（並列運転の場合）に問題が生じる。すなわち、各電子負荷装置の入力端子がシャント抵抗によって分離されてしまい、電子負荷装置のグランド電位を共通化できなくなる。グランド電位が異なると、１台をマスター装置、他をスレーブ装置として、マスター装置の制御信号をスレーブ装置に分配する簡易な制御方法が利用できなくなり、それぞれの電子負荷装置にグランド電位が異なる制御信号を供給しなくてはならなくなる。

本発明はかかる事情に鑑みてなされたものであり、電源との電気的な接続手段（ケーブル等）のインダクタンス成分に起因する負荷電流の制御の不安定性を低減しつつ、電源に流れる負荷電流を正確にモニターできる負荷装置を提供することにある。

本発明の第１の観点に係る負荷装置は、電源の出力に流れる負荷電流を制御する負荷装置であって、前記電源の一対の出力端子と電気的に接続可能な一対の入力端子と、前記一対の入力端子の間に接続された少なくとも１つのキャパシタ、及び、前記キャパシタに流れる交流電流の経路に設けられた少なくとも１つの抵抗を含むＣＲ回路と、前記一対の入力端子の間に接続され、インピーダンスの調節が可能な半導体素子と、前記半導体素子に流れる電流を検出する第１電流検出部と、前記ＣＲ回路に流れる電流を検出する第２電流検出部と、前記第１電流検出部の検出信号及び前記第２電流検出部の検出信号に基づいて、前記負荷電流の検出信号を生成する検出信号生成部とを有する。

本発明の第２の観点に係る負荷装置は、前記一対の入力端子と、前記ＣＲ回路と、前記半導体素子とを有し、前記ＣＲ回路は、前記キャパシタに基づく静電容量成分及び前記抵抗に基づく抵抗成分の少なくとも一方を、入力される制御信号に応じて可変する。

本発明によれば、電源に接続される一対の入力端子の間にＣＲ回路を設けることによって、電源との接続手段（ケーブル等）のインダクタンス成分に起因した負荷電流の制御の不安定性を低減できる。また、一対の入力端子の間に接続された半導体素子に流れる電流の検出信号と、ＣＲ回路に流れる電流の検出信号とに基づいて負荷電流の検出信号を生成することにより、電源に流れる負荷電流を正確にモニターできる。

第１の実施形態に係る負荷装置の構成の一例を示す図である。第２の実施形態に係る負荷装置におけるＣＲ回路の構成の一例を示す図である。ＣＲ回路の他の一例を示す第１の図である。ＣＲ回路の他の一例を示す第２の図である。ＣＲ回路の他の一例を示す第３の図である。本発明の他の実施形態に係る負荷装置の構成例を示す図である。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る負荷装置の構成の一例を示す図である。
図１に示す負荷装置は、一対の入力端子ＴＰ１，ＴＰ２と、トランジスタＱ１と、シャント抵抗Ｒｓ１，Ｒｓ２と、ＣＲ回路１０と、電流検出信号生成部２０と、電流制御部３０とを有する。
一対の入力端子ＴＰ１，ＴＰ２は、本発明における一対の入力端子の一例である。
トランジスタＱ１は、本発明における半導体素子の一例である。
シャント抵抗Ｒｓ１は、本発明における第１シャント抵抗の一例である。
シャント抵抗Ｒｓ２は、本発明における第２シャント抵抗の一例である。
ＣＲ回路１０は、本発明におけるＣＲ回路の一例である。
電流検出信号生成部２０は、本発明における検出信号生成部の一例である。

一対の入力端子ＴＰ１，ＴＰ２は、負荷ケーブルＬＮ１，ＬＮ２を介して電源装置５の一対の出力端子に接続される。図１の例において、入力端子ＴＰ２は、負荷装置の基準電位（グランド）に接続される。

ＣＲ回路１０は、負荷ケーブルＬＮ１，ＬＮ２のインダクタンス成分に起因した共振による負荷電流の振動を抑制する回路である。ＣＲ回路１０の一方の端子は入力端子ＴＰ１に接続され、他方の端子はシャント抵抗Ｒｓ２を介してグランドに接続される。
図１の例において、ＣＲ回路１０は、直列に接続されたキャパシタＣ１０と抵抗Ｒ１０を含む。キャパシタＣ１０は、入力端子ＴＰ１と入力端子ＴＰ２の間に接続される。抵抗Ｒ１０は、キャパシタＣ１０に流れる交流電流の経路に設けられる。

トランジスタＱ１は、入力端子ＴＰ１と入力端子ＴＰ２の間に接続されており、負荷電流の経路の一部を構成する。トランジスタＱ１のインピーダンスは、電流制御部３０から供給される制御信号に応じて変化し、これにより負荷電流の大きさが変化する。図１の例において、トランジスタＱ１はｎ型ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。トランジスタＱ１のドレインは入力端子ＴＰ１に接続され、ソースはシャント抵抗Ｒｓ１を介してグランドに接続される。

シャント抵抗Ｒｓ１は、トランジスタＱ１に流れる電流の経路に設けられた電流検出用の抵抗であり、図１の例では、トランジスタＱ１のソースに流れる電流Ｉｄ１に比例した電圧を電流検出信号として発生する。
シャント抵抗Ｒｓ２は、ＣＲ回路１０に流れる電流の経路に設けられた電流検出用の抵抗であり、ＣＲ回路１０に流れる電流Ｉｄ２に比例した電圧を電流検出信号として発生する。

電流制御部３０は、入力される制御信号Ｖ１に応じてトランジスタＱ１のインピーダンスを調節する回路である。電流制御部３０は、電流Ｉｄ１によってシャント抵抗Ｒｓ１に生じる電圧が制御信号Ｖ１に応じた電圧に近づくように、トランジスタＱ１のゲート電圧を調節する。

図１の例において、電流制御部３０は、演算増幅器（オペアンプ）ＯＰ１と、抵抗Ｒ３１ａ，Ｒ３１ｂ，Ｒ３２ａ，Ｒ３２ｂ，Ｒ３３ａ，Ｒ３３ｂ，Ｒ３４と、キャパシタＣ３２ａ，Ｃ３２ｂを有する。
オペアンプＯＰ１の正相入力（＋）は、抵抗Ｒ３１ａを介して制御信号Ｖ１を入力する。また、オペアンプＯＰ１の正相入力（＋）は、抵抗Ｒ３３ａを介してグランドに接続される。抵抗Ｒ３２ａ及びキャパシタＣ３２ａの直列回路は、抵抗Ｒ３１ａと並列に接続される。
オペアンプＯＰ１の反転入力（−）は、抵抗Ｒ３１ｂを介してグランドに接続されるとともに、抵抗Ｒ３３ｂを介してトランジスタＱ１のソースに接続される。抵抗Ｒ３２ｂ及びキャパシタＣ３２ｂの直列回路は、抵抗Ｒ３１ｂと並列に接続される。
オペアンプＯＰ１の出力は、抵抗Ｒ３４を介してトランジスタＱ１のゲートに接続される。

オペアンプＯＰ１の正相入力（＋）と反転入力（−）がほぼ同じ電圧となるように負帰還制御が働くものとすると、直流では概ね次の式が成立する。

［数１］
Ｉｄ１＝（Ｒ３３／Ｒ３１）・（Ｖ１／Ｒｓ１） … （１）

式（１）において、「Ｒ３１」は抵抗Ｒ３１ａ，Ｒ３１ｂの抵抗値を示し、「Ｒ３３」は抵抗Ｒ３３ａ，Ｒ３３ｂの抵抗値を示し、「Ｒｓ１」はシャント抵抗Ｒｓ１の抵抗値を示し、「Ｖ１」は制御信号Ｖ１の電圧を示す。
式（１）から分かるように、トランジスタＱ１のソース電流Ｉｄ１は、制御信号Ｖ１の電圧レベルに比例する。

抵抗Ｒ３１ａ，Ｒ３１ｂに並列に接続されたＣＲ直列回路（抵抗Ｒ３２ａ及びキャパシタＣ３２ａ，抵抗Ｒ３２ｂ及びキャパシタＣ３２ｂ）は、シャント抵抗Ｒｓ１の等価直列インダクタンス（ＥＳＬ）の影響による高周波数帯域での負荷電流の減少を抑えるための回路である。ＥＳＬの影響でシャント抵抗Ｒｓ１の高周波帯域のインピーダンスが大きくなると、式（１）の「Ｒｓ１」が大きくなり、電流Ｉｄ１が減少する。抵抗Ｒ３１ａ，Ｒ３１ｂと並列にＣＲ直列回路を設けることにより、高周波帯域において等価的に式（１）の抵抗Ｒ３１ａ，Ｒ３１ｂのインピーダンス「Ｒ３１」が小さくなるため、電流Ｉｄ１の減少が抑制される。

電流検出信号生成部２０は、シャント抵抗Ｒｓ１の電流検出信号とシャント抵抗Ｒｓ２の電流検出信号とに基づいて、負荷電流Ｉｄの検出信号Ｖ２を生成する。すなわち、電流検出信号生成部２０は、シャント抵抗Ｒｓ１の電流検出信号とシャント抵抗Ｒｓ２の電流検出信号とを合成し、その合成した信号を負荷電流Ｉｄの検出信号Ｖ２として出力する。

電流検出信号生成部２０は、例えば図１に示すように、増幅部２１と信号合成部２２を含む。増幅部２１は、シャント抵抗Ｒｓ１の電流検出信号を増幅する。信号合成部２２は、増幅部２１において増幅されたシャント抵抗Ｒｓ１の電流検出信号とシャント抵抗Ｒｓ２の電流検出信号とを合成し、検出信号Ｖ２として出力する。

図１の例において、増幅部２１は、オペアンプＯＰ２と、抵抗Ｒ２１ａ，Ｒ２１ｂ，Ｒ２２ａ，Ｒ２２ｂと、キャパシタＣ２２ａ，Ｃ２２ｂを有する。
オペアンプＯＰ２の反転入力（−）は、抵抗Ｒ２１ａを介してシャント抵抗Ｒｓ１の一方の端子（トランジスタＱ１のソースとシャント抵抗Ｒｓ１との接続点）に接続されるとともに、並列に接続された抵抗Ｒ２２ａ及びキャパシタＣ２２ａを介してオペアンプＯＰ２の出力に接続される。
オペアンプＯＰ２の正相入力（＋）は、並列に接続された抵抗Ｒ２１ｂ，Ｒ２２b及びキャパシタＣ２２ｂを介してグランドに接続される。

また、図１の例において、信号合成部２２は、オペアンプＯＰ３と、抵抗Ｒ２３ａ，Ｒ２３b，Ｒ２４ａ，Ｒ２４ｂ，Ｒ２５ａ，Ｒ２５ｂを有する。
オペアンプＯＰ３の反転入力（−）は、抵抗Ｒ２３ａを介してオペアンプＯＰ２の出力信号Ｖｏ２を入力するとともに、抵抗Ｒ２４ａを介してグランドに接続され、更に、抵抗Ｒ２５ａを介してオペアンプＯＰ３の出力に接続される。
オペアンプＯＰ３の正相入力（＋）は、抵抗Ｒ２４ｂを介してシャント抵抗Ｒｓ２の一方の端子（ＣＲ回路１０とシャント抵抗Ｒｓ２との接続点）に接続されるとともに、並列接続された抵抗Ｒ２３ｂ及び抵抗Ｒ２５ｂを介してグランドに接続される。

増幅部２１の出力信号Ｖｏ２は、次の式で表される。

［数２］
Ｖｏ２＝−（Ｉｄ１・Ｒｓ１）×（Ｒ２２／Ｒ２１） … （２）

式（２）において、「Ｒｓ１」はシャント抵抗Ｒｓ１の抵抗値を示し、「Ｒ２１」は抵抗Ｒ２１ａ，Ｒ２１ｂの抵抗値を示し、「Ｒ２２」は抵抗Ｒ２２ａ，Ｒ２２ｂの抵抗値を示す。
式（２）から分かるように、増幅部２１の出力信号Ｖｏ２はトランジスタＱ１のソース電流Ｉｄ１に比例する。

キャパシタＣ２２ａ，Ｃ２２ｂは、シャント抵抗Ｒｓ１の等価直列インダクタンス（ＥＳＬ）による周波数特性を補償するために設けられている。具体的には、シャント抵抗Ｒｓ１とそのインダクタ成分による時定数が、キャパシタＣ２２ａと抵抗Ｒ２２ａの時定数、並びに、キャパシタＣ２２ｂと抵抗Ｒ２２ｂの時定数と一致するように、キャパシタＣ２２ａ，Ｃ２２ｂの容量値が設定される。シャント抵抗Ｒｓ１のインダクタ成分を「Ｌｓ１」とすると、キャパシタＣ２２ａ，Ｃ２２ｂの容量「Ｃ２２」は次の式を満たすように設定される。

［数３］
Ｃ２２＝Ｌｓ１／（Ｒｓ１・Ｒ２２） … （３）

他方、信号合成部２２の出力信号Ｖ２は、次の式で表される。

［数４］
Ｖ２＝（Ｉｄ２・Ｒｓ２）×（Ｒ２５／Ｒ２４）−Ｖｏ２×（Ｒ２５／Ｒ２３）…（４）

式（４）において、「Ｒｓ２」はシャント抵抗Ｒｓ２の抵抗値を示し、「Ｒ２３」は抵抗Ｒ２３ａ，Ｒ２３ｂの抵抗値を示し、「Ｒ２４」は抵抗Ｒ２４ａ，Ｒ２４ｂの抵抗値を示し、「Ｒ２５」は抵抗Ｒ２５ａ，Ｒ２５ｂの抵抗値を示す。
式（２）を式（４）に代入すると、出力信号Ｖ２は次の式で表される。

［数５］
Ｖ２＝（Ｋ１・Ｉｄ１）＋（Ｋ２・Ｉｄ２） … （５）

式（５）における係数Ｋ１，Ｋ２は、次の式で表される。

［数６］
Ｋ１＝（Ｒ２２／Ｒ２１)×（Ｒ２５／Ｒ２３）×Ｒｓ１ … （６）
Ｋ２＝（Ｒ２５／Ｒ２４）×Ｒｓ２ … （７）

ここで、係数Ｋ１とＫ２が等しくなるように各抵抗の値を定めているものとすると、式（５）から分かるように、信号合成部２２の出力信号Ｖ２は、電流Ｉｄ１とＩｄ２の和に比例する。

以上説明したように、本実施形態に係る負荷装置によれば、入力端子ＴＰ１,ＴＰ２の間にＣＲ回路１０が接続されるため、負荷ケーブルＬＮ１，ＬＮ２のインダクタンス成分に起因した共振等による負荷電流の制御の不安定性を低減することができる。

ＣＲ回路１０を設けない場合、トランジスタＱ１のソース−ドレイン端子から電源装置５側を見たインピーダンスは、負荷ケーブルＬＮ１，ＬＮ２のインダクタンス成分が支配的となり、高周波になるほど高くなる。このインピーダンスが高くなると、トランジスタＱ１の電圧増幅度が高くなるため、高い周波数において負荷電流の帰還ループが不安定になる。

また、負荷ケーブルＬＮ１，ＬＮ２のインダクタンス成分は、主にトランジスタＱ１のドレイン−ソース間の寄生容量とともに共振回路を形成する。直列共振回路のＱ値は、次の式で表される。

［数７］
Ｑ＝（１／Ｒ）・√（Ｌ／Ｃ） …（８）

式（８）において、「Ｒ」は抵抗値、「Ｌ」はインダクタンス、「Ｃ」は静電容量をそれぞれ表す。ＣＲ回路１０を設けない場合、式（８）における「Ｃ」は主にトランジスタＱ１の寄生容量、「Ｌ」は負荷ケーブルＬＮ１，ＬＮ２のインダクタンス成分によって決まり、「Ｒ」は負荷電流経路の抵抗によって決まる。負荷電流経路の抵抗が小さいと、Ｑ値が高くなって共振の振幅が大きくなり、電流波形にオーバーシュートや振動を生じたり、発振現象を起こしたりする場合がある。

これに対し、本実施形態に係る負荷装置では、ＣＲ回路１０を設けているため、トランジスタＱ１のソース−ドレイン端子から電源装置５側を見た高周波のインピーダンスは、ＣＲ回路１０のインピーダンスによって制限される。これにより、高周波におけるトランジスタＱ１の電圧増幅度を抑制し、帰還ループの安定性を保つことができる。

また、本実施形態に係る負荷装置では、ＣＲ回路１０の静電容量をトランジスタＱ１の寄生容量に比べて十分大きな値にすることで、ＣＲ回路１０と負荷ケーブルＬＮ１，ＬＮ２のインダクタンス成分により形成される共振回路が支配的となり、式（８）で近似される共振回路のＱ値を低下させることができる。これにより、Ｑ値を低くして共振の振幅を抑えることができるため、電流波形のオーバーシュートや振動を効果的に抑えることができる。

なお、ＣＲ回路１０のインピーダンスを高くする程、ＣＲ回路１０に流れる電流Ｉｄ２が小さくなるため、負帰還制御されるトランジスタＱ１の電流Ｉｄ１と実際の負荷電流Ｉｄとの誤差を減らせるが、その場合、式（８）に示すＱ値があまり高くなると、電流波形にオーバーシュートや振動が生じ易くなる。Ｑ値が高い場合、共振周波数付近で負荷電流の周波数特性に鋭いピークが生じるため、負荷電流の過渡応答波形に共振周波数の振動やオーバーシュートが現れる。従って、ＣＲ回路１０のインピーダンス（静電容量成分と抵抗成分）は、共振周波数の振動やオーバーシュートが許容範囲に収まるようなＱ値の範囲（例えばＱ値が「１」以下の範囲）で設定することが望ましい。

また、上述した本実施形態に係る負荷装置によれば、トランジスタＱ１の電流Ｉｄ１がシャント抵抗Ｒｓ１において検出され、ＣＲ回路１０の電流Ｉｄ２がシャント抵抗Ｒｓ２において検出され、このシャント抵抗Ｒｓ１の検出信号とシャント抵抗Ｒｓ２の検出信号とが電流検出信号生成部２０において合成されることにより、負荷電流Ｉｄの検出信号Ｖ２が生成される。その結果、電流検出信号生成部２０の検出信号Ｖ２には、ＣＲ回路１０に流れる高い周波数成分の検出信号も含まれることになるため、負荷トランジスタの電流のみを検出していた従来の電流モニター回路を用いる場合に比べて、過渡的に変化する負荷電流の波形を正しく観測することができる。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
図２は、本発明の第２の実施形態に係る負荷装置におけるＣＲ回路１０Ａの構成の一例を示す図である。
本実施形態に係る負荷装置は、図１に示す負荷装置におけるＣＲ回路１０を図２に示すＣＲ回路１０Ａに置き換えたものであり、ＣＲ回路１０Ａ以外の構成は図１に示す負荷装置と同様である。

ＣＲ回路１０Ａは、並列接続されたキャパシタＣ１１〜Ｃ１３と、並列接続された抵抗Ｒ１１〜Ｒ１４と、スイッチ素子ＳＷ１１，ＳＷ１２，ＳＷ２１〜ＳＷ２４を有する。
キャパシタＣ１１〜Ｃ１３による並列回路と抵抗Ｒ１１〜Ｒ１４による並列回路は、直列に接続される。
スイッチ素子ＳＷ１１，ＳＷ１２は、それぞれキャパシタＣ１２，Ｃ１３の電流経路に設けられる。スイッチ素子ＳＷ２１，ＳＷ２２，ＳＷ２３，ＳＷ２４は、それぞれ抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４の電流経路に設けられる。スイッチ素子ＳＷ１１，ＳＷ１２，ＳＷ２１〜ＳＷ２４は、図示しない制御信号に応じて各々オン又はオフする。

スイッチ素子ＳＷ１１，ＳＷ１２の導通状態（オン／オフ）が図示しない制御信号に応じて切り換えられると、並列に接続されるキャパシタ（Ｃ１１〜Ｃ１３）が変化するため、ＣＲ回路１０Ａの容量成分が変化する。例えば、スイッチ素子ＳＷ１１，ＳＷ１２が両方オンすると容量成分が最大になり、スイッチ素子ＳＷ１１，ＳＷ１２が両方オフすると容量成分が最少になる。
また、スイッチ素子ＳＷ２１〜ＳＷ２４の導通状態が図示しない制御信号に応じて切り換えられると、並列に接続される抵抗（Ｒ１１〜Ｒ１４）が変化するため、ＣＲ回路１０Ａの抵抗成分が変化する。例えば、スイッチ素子ＳＷ２１〜ＳＷ２４が全てオンすると抵抗成分が最少になり、スイッチ素子ＳＷ２１〜２４が全てオフすると抵抗成分が最大（電流遮断状態）になる。

図２に示すＣＲ回路１０Ａを備えた負荷装置によれば、負荷ケーブルＬＮ１，ＬＮ２のインダクタンス成分がユーザの使用状況に応じて様々に変化する場合でも（すなわち、負荷ケーブルＬＮ１，ＬＮ２の長さや太さがユーザの使用状況に応じて様々に変化する場合でも）、ＣＲ回路１０Ａの容量成分や抵抗成分を制御信号に応じて変化させることによって、負荷ケーブルＬＮ１，ＬＮ２のインダクタンス成分に起因した共振等によって生じる負荷電流Ｉｄのオーバーシュートや振動を微小に抑えることができる。
具体的には、例えば、負荷電流Ｉｄ１が周期的に変化するような制御信号Ｖ１を電流制御部３０に供給した状態で、オシロスコープ等により観測される検出信号Ｖ２の周期的波形のオーバーシュートや振動が最少となるように、ＣＲ回路１０Ａの容量成分と抵抗成分を調節する。これにより、負荷ケーブルＬＮ１，ＬＮ２の長さや太さが様々に変わる場合でも、負荷電流Ｉｄのオーバーシュートや振動を微小に抑えることができる。

次に、本実施形態に係る負荷装置におけるＣＲ回路の他の例について説明する。

図３は、ＣＲ回路の他の例を示す第１の図である。
図３に示すＣＲ回路１０Ｂは、図２に示すＣＲ回路１０Ａに抵抗Ｒ１５，Ｒ１６，Ｒ１７を設けたものである。抵抗Ｒ１５はキャパシタＣ１１の電流経路に設けられ、抵抗Ｒ１６はキャパシタＣ１２の電流経路に設けられ、抵抗Ｒ１７はキャパシタＣ１３の電流経路に設けられている。

図２に示すＣＲ回路１０Ａでは、キャパシタ（Ｃ１１〜Ｃ１３）やスイッチ素子（ＳＷ１１，ＳＷ１２）などに存在する寄生的なインダクタンス成分とキャパシタ（Ｃ１１〜Ｃ１３）とが並列共振回路を形成するため、高い共振周波数において振動が生じやすい。
そこで、図３に示すＣＲ回路１０Ｂでは、並列接続されたキャパシタ（Ｃ１１〜Ｃ１３）の電流経路にそれぞれ抵抗（Ｒ１５〜Ｒ１７）を設けることによって、並列共振回路のＱ値を低下させ、共振による振動を抑制している。

図４は、ＣＲ回路の他の例を示す第２の図である。
図４に示すＣＲ回路１０Ｃは、図２に示すＣＲ回路１０ＡにおけるキャパシタＣ１１〜Ｃ１３の並列回路をキャパシタＣ１４〜Ｃ１６の直列回路に置き換えたものである。
キャパシタＣ１４〜Ｃ１６による直列回路と抵抗Ｒ１１〜Ｒ１４による並列回路は、直列に接続される。
スイッチ素子ＳＷ１３，ＳＷ１４は、それぞれキャパシタＣ１４，Ｃ１５をバイパスする電流経路に設けられている。スイッチ素子ＳＷ１３，ＳＷ１４は、図示しない制御信号に応じて各々オン又はオフする。

スイッチ素子ＳＷ１３，ＳＷ１４の導通状態（オン／オフ）が図示しない制御信号に応じて切り換えられると、直列に接続されるキャパシタ（Ｃ１４〜Ｃ１６）が変化するため、ＣＲ回路１０Ｃの容量成分が変化する。例えば、スイッチ素子ＳＷ１３，ＳＷ１４が両方オンすると容量成分が最大になり、スイッチ素子ＳＷ１３，ＳＷ１４が両方オフすると容量成分が最少になる。

図４に示すＣＲ回路１０Ｃは、スイッチ素子ＳＷ１３，ＳＷ１４の導通状態をどのように設定しても、キャパシタ（Ｃ１４〜Ｃ１６）と抵抗（Ｒ１２〜Ｒ１４）が直列に接続されるため、図２に示すＣＲ回路１０Ａのような並列共振が生じ難いという利点がある。

図５は、ＣＲ回路の他の例を示す第３の図である。
図５に示すＣＲ回路１０Ｄは、キャパシタＣ１８〜Ｃ２０と、抵抗Ｒ１８〜Ｒ２０と、スイッチ素子ＳＷ１５，ＳＷ１６を有する。キャパシタＣ１８と抵抗Ｒ１８、キャパシタＣ１９と抵抗Ｒ１９、キャパシタＣ２０と抵抗２０がそれぞれ直列に接続され、これらの直列回路が並列に接続される。キャパシタＣ１９及び抵抗Ｒ１９の電流経路にはスイッチ素子ＳＷ１５が設けられ、キャパシタＣ２０及び抵抗Ｒ２０の電流経路にはスイッチ素子ＳＷ１６が設けられる。
図５に示すＣＲ回路１０Ｄにおいても、スイッチ素子ＳＷ１５，ＳＷ１６の導通状態を制御することにより、容量成分及び抵抗成分を変化させることができる。図５に示すＣＲ回路１０Ｄは、図２〜図４に示す他のＣＲ回路に比べて容量成分及び抵抗成分の変化のパターンが少ないものの、スイッチ素子の個数が少ないため構成を簡易化できるという利点がある。

以上、本発明の幾つかの実施形態について説明したが、本発明は上述した実施形態のみに限定されるものではなく、種々のバリエーションを含んでいる。

図１に示す負荷装置では、増幅部２１において増幅されたシャント抵抗Ｒｓ１の検出信号とシャント抵抗Ｒｓ２の検出信号とを信号合成部２２で合成することにより負荷電流Ｉｄの検出信号Ｖ２が生成されるが、本発明はこの例に限定されない。本発明の他の実施形態では、例えば図６において示すように、シャント抵抗Ｒｓ１の検出信号とシャント抵抗Ｒｓ２の検出信号をそれぞれ増幅して合成することにより、負荷電流Ｉｄの検出信号Ｖ２を生成してもよい。

図６に示す負荷装置は、図１に示す負荷装置における電流検出信号生成部２０を電流検出信号生成部２０Ａに置き換えたものである。電流検出信号生成部２０Ａは、電流検出信号生成部２０と同様の構成を有するとともに、増幅部２３を有する。増幅部２３は、シャント抵抗Ｒｓ２の検出信号を増幅して信号合成部２２に入力する。
図６の例において、増幅部２３は、オペアンプＯＰ４と抵抗Ｒ２６ａ，Ｒ２６ｂ，Ｒ２７ａ，Ｒ２７ｂを有する。オペアンプＯＰＯＰ４の反転入力（−）は、抵抗Ｒ２６ａを介してシャント抵抗Ｒｓ２の一方の端子（ＣＲ回路１０とシャント抵抗Ｒｓ２との接続点）に接続されるとともに、抵抗Ｒ２７ａを介してオペアンプＯＰ４の出力に接続される。オペアンプＯＰ４の正相入力（＋）は、並列接続された抵抗Ｒ２６ｂ，Ｒ２７ｂを介してグランドに接続される。

シャント抵抗Ｒｓ２の検出信号を増幅する増幅部２３を設けた場合、式（７）の係数Ｋ２は次式のように表される。

［数８］
Ｋ２＝（Ｒ２５／Ｒ２４）×（Ｒ２７／Ｒ２６）×Ｒｓ２ … （７Ａ）

式（７Ａ）において、「Ｒ２６」は抵抗Ｒ２６ａ，Ｒ２６ｂの抵抗値を示し、「Ｒ２７」は抵抗Ｒ２７ａ，Ｒ２７ｂの抵抗値を示す。

なお、シャント抵抗Ｒｓ２の等価直列インダクタンスによる周波数特性の影響が無視できない場合は、増幅部２１のキャパシタＣ２２ａ，Ｃ２２ｂと同様に、周波数特性の補償用のキャパシタを増幅部２３の抵抗Ｒ２７ａ，Ｒ２７ｂと並列に設けてもよい。これにより、シャント抵抗Ｒｓ２の等価直列インダクタンスによる周波数特性の影響が軽減され、広帯域に渡って周波数特性がフラットになるため、負荷電流Ｉｄの過渡的な波形を忠実に再現できる。

図２〜図４に示すＣＲ回路では、並列接続された複数の抵抗（Ｒ１１〜Ｒ１４）の電流経路をスイッチ素子（ＳＷ２１〜ＳＷ２４）によってオン又はオフすることにより抵抗成分を可変しているが、本発明はこれに限定されない。本発明の他の実施形態では、直列接続された複数の抵抗の一部をスイッチ素子によってバイパスすることにより抵抗成分を可変してもよい。

図２〜図５に示すＣＲ回路におけるキャパシタの個数、抵抗の個数、スイッチ素子の個数、各素子の接続パターンは一例であり、本発明はこれに限定されない。すなわち、本発明におけるＣＲ回路は、制御信号に応じて抵抗成分や容量成分を可変できるものであれば良いので、キャパシタの個数や抵抗の個数、スイッチ素子の個数、各素子の接続パターンなどは任意である。ただし、ＣＲ回路には直流電流が流れないことが好ましいため、抵抗はキャパシタに流れる交流電流の経路に設けられていることが望ましい。

ＣＲ回路において並列（若しくは直列）に接続される複数のキャパシタの各容量値や、並列（若しくは直列）に接続される複数の抵抗の各抵抗値には、所定のパターンの重み付けを与えるようにしてもよい。例えば、最少の素子値（容量値，抵抗値）から小さい順に２倍，４倍，８倍，…（すなわち２のべき乗倍）の素子値を有する複数の素子（キャパシタ，抵抗）を準備し、これらの並列回路（若しくは直列回路）における各素子の電流を、スイッチ素子によってそれぞれオン又はオフしてもよい。各素子値に２のべき乗倍の重み付けを与えることによって、スイッチ回路の各スイッチ素子を制御するバイナリ信号の値に応じて、並列回路（若しくは直列回路）の合成インピーダンスの値を設定することが可能になる。

また、本発明においてＣＲ回路を構成する抵抗やキャパシタは、上述した実施形態のようにスイッチ素子を用いて素子の接続を切り換えるものには限定されておらず、スイッチ素子を用いない他の種々の可変抵抗や可変キャパシタでもよい。

上述した実施形態では、負荷電流の制御用の半導体素子としてＭＯＳＦＥＴを用いているが、本発明はこれに限定されない。本発明の他の実施形態では、インピーダンスの調節が可能な他の種々の半導体素子（バイポーラトランジスタ等）を負荷電流の制御用の素子として使用してもよい。

上述した実施形態に基づいて把握される本発明の技術思想に関して、以下の付記を開示する。

［付記１］
電源の出力に流れる負荷電流を制御する負荷装置であって、
前記電源の一対の出力端子と電気的に接続可能な一対の入力端子と、
前記一対の入力端子の間に接続された少なくとも１つのキャパシタ、及び、前記キャパシタに流れる交流電流の経路に設けられた少なくとも１つの抵抗を含むＣＲ回路と、
前記一対の入力端子の間に接続され、インピーダンスの調節が可能な半導体素子と、
前記半導体素子に流れる電流を検出する第１電流検出部と、
前記ＣＲ回路に流れる電流を検出する第２電流検出部と、
前記第１電流検出部の検出信号及び前記第２電流検出部の検出信号に基づいて、前記負荷電流の検出信号を生成する検出信号生成部と
を有する負荷装置。

［付記２］
前記ＣＲ回路は、前記キャパシタに基づく静電容量成分及び前記抵抗に基づく抵抗成分の少なくとも一方を、入力される制御信号に応じて可変する、
付記１に記載の負荷装置。

［付記３］
前記検出信号生成部は、前記第１電流検出部の検出信号と前記第２電流検出部の検出信号とを合成し、当該合成した信号を前記負荷電流の検出信号として出力する信号合成部を含む、
付記２に記載の負荷装置。

［付記４］
前記検出信号生成部は、前記第１電流検出部の検出信号を増幅する増幅部を含み、
前記信号合成部は、前記増幅部において増幅された前記第１電流検出部の検出信号と前記第２電流検出部の検出信号とを合成する、
付記３に記載の負荷装置。

［付記５］
前記第１電流検出部は、前記半導体素子に流れる電流の経路に設けられた第１シャント抵抗を含み、
前記増幅部は、前記第１シャント抵抗に生じる電圧を増幅する、
付記４に記載の負荷装置。

［付記６］
前記第２電流検出部は、前記キャパシタに流れる電流の経路に設けられた第２シャント抵抗を含み、
前記信号生成部は、前記第２シャント抵抗に生じる電圧に応じた信号と前記増幅部の出力信号とを合成する、
付記５に記載の負荷装置。

［付記７］
前記ＣＲ回路は、複数の前記キャパシタの接続、及び／又は、複数の前記抵抗の接続を前記制御信号に応じて切り換えるスイッチ回路を含む、
付記２乃至６の何れか一項に記載の負荷装置。

［付記８］
前記スイッチ回路は、
並列に接続された複数の前記キャパシタの少なくとも１つの電流が遮断されるように当該少なくとも１つのキャパシタの電流経路に設けられた少なくとも１つのスイッチ素子、
及び／又は、
直列に接続された複数の前記キャパシタの少なくとも１つをバイパスして電流が流れるように当該少なくとも１つのキャパシタをバイパスする電流経路に設けられた少なくとも１つのスイッチ素子、
を含む、
付記７に記載の負荷装置。

［付記９］
前記ＣＲ回路は、並列に接続された複数の前記キャパシタの電流経路にそれぞれ設けられた抵抗を含む、
付記８に記載の負荷装置。

［付記１０］
前記スイッチ回路は、
並列に接続された複数の前記抵抗の少なくと１つの電流が遮断されるように、当該少なくとも１つの抵抗の電流経路に設けられた少なくとも１つのスイッチ素子、
及び／又は、
直列に接続された複数の前記抵抗の少なくとも１つをバイパスして電流が流れるように、当該少なくとも１つの抵抗をバイパスする電流経路に設けられた少なくとも１つのスイッチ素子、
を含む、
付記７乃至９の何れか一項に記載の負荷装置。

［付記１１］
電源の出力に流れる負荷電流を制御する負荷装置であって、
前記電源の一対の出力端子と電気的に接続可能な一対の入力端子と、
前記一対の入力端子の間に接続された少なくとも１つのキャパシタ、及び、前記キャパシタに流れる交流電流の経路に設けられた少なくとも１つの抵抗を含むＣＲ回路と、
前記一対の入力端子の間に接続され、インピーダンスの調節が可能な半導体素子と
を有し、
前記ＣＲ回路は、前記キャパシタに基づく静電容量成分及び前記抵抗に基づく抵抗成分の少なくとも一方を、入力される制御信号に応じて可変する、
負荷装置。

５…電源装置、１０，１０Ａ〜１０Ｄ…ＣＲ回路、２０，２０Ａ…電流検出信号生成部、２１，２３…増幅部、２２…信号合成部、３０…電流制御部、Ｒｓ１，Ｒｓ２…シャント抵抗、Ｃ１１〜Ｃ１６，Ｃ１８〜Ｃ２０…キャパシタ、Ｒ１１〜Ｒ２０…抵抗、ＳＷ１１〜ＳＷ１５，ＳＷ２１〜ＳＷ２４…スイッチ素子、Ｑ１…トランジスタ。

Claims

電源の出力に流れる負荷電流を制御する負荷装置であって、
前記電源の一対の出力端子と電気的に接続可能な一対の入力端子と、
前記一対の入力端子の間に接続された少なくとも１つのキャパシタ、及び、前記キャパシタに流れる交流電流の経路に設けられた少なくとも１つの抵抗を含むＣＲ回路と、
前記一対の入力端子の間に接続され、インピーダンスの調節が可能な半導体素子と、
前記半導体素子に流れる電流を検出する第１電流検出部と、
前記ＣＲ回路に流れる電流を検出する第２電流検出部と、
前記第１電流検出部の検出信号及び前記第２電流検出部の検出信号に基づいて、前記負荷電流の検出信号を生成する検出信号生成部と
を有する負荷装置。
前記ＣＲ回路は、前記キャパシタに基づく静電容量成分及び前記抵抗に基づく抵抗成分の少なくとも一方を、入力される制御信号に応じて可変する、
請求項１に記載の負荷装置。
前記検出信号生成部は、前記第１電流検出部の検出信号と前記第２電流検出部の検出信号とを合成し、当該合成した信号を前記負荷電流の検出信号として出力する信号合成部を含む、
請求項２に記載の負荷装置。
前記検出信号生成部は、前記第１電流検出部の検出信号を増幅する増幅部を含み、
前記信号合成部は、前記増幅部において増幅された前記第１電流検出部の検出信号と前記第２電流検出部の検出信号とを合成する、
請求項３に記載の負荷装置。
前記ＣＲ回路は、複数の前記キャパシタの接続、及び／又は、複数の前記抵抗の接続を前記制御信号に応じて切り換えるスイッチ回路を含む、
請求項２乃至４の何れか一項に記載の負荷装置。
前記スイッチ回路は、
並列に接続された複数の前記キャパシタの少なくとも１つの電流が遮断されるように当該少なくとも１つのキャパシタの電流経路に設けられた少なくとも１つのスイッチ素子、
及び／又は、
直列に接続された複数の前記キャパシタの少なくとも１つをバイパスして電流が流れるように当該少なくとも１つのキャパシタをバイパスする電流経路に設けられた少なくとも１つのスイッチ素子、
を含む、
請求項５に記載の負荷装置。
前記ＣＲ回路は、並列に接続された複数の前記キャパシタの電流経路にそれぞれ設けられた抵抗を含む、
請求項６に記載の負荷装置。
前記スイッチ回路は、
並列に接続された複数の前記抵抗の少なくとも１つの電流が遮断されるように、当該少なくとも１つの抵抗の電流経路に設けられた少なくとも１つのスイッチ素子、
及び／又は、
直列に接続された複数の前記抵抗の少なくとも１つをバイパスして電流が流れるように、当該少なくとも１つの抵抗をバイパスする電流経路に設けられた少なくとも１つのスイッチ素子、
を含む、
請求項５乃至７の何れか一項に記載の負荷装置。
電源の出力に流れる負荷電流を制御する負荷装置であって、
前記電源の一対の出力端子と電気的に接続可能な一対の入力端子と、
前記一対の入力端子の間に接続された少なくとも１つのキャパシタ、及び、前記キャパシタに流れる交流電流の経路に設けられた少なくとも１つの抵抗を含むＣＲ回路と、
前記一対の入力端子の間に接続され、インピーダンスの調節が可能な半導体素子と
を有し、
前記ＣＲ回路は、前記キャパシタに基づく静電容量成分及び前記抵抗に基づく抵抗成分の少なくとも一方を、入力される制御信号に応じて可変する、
負荷装置。