JP2008261722A - プローブ - Google Patents

プローブ Download PDF

Info

Publication number
JP2008261722A
JP2008261722A JP2007104581A JP2007104581A JP2008261722A JP 2008261722 A JP2008261722 A JP 2008261722A JP 2007104581 A JP2007104581 A JP 2007104581A JP 2007104581 A JP2007104581 A JP 2007104581A JP 2008261722 A JP2008261722 A JP 2008261722A
Authority
JP
Japan
Prior art keywords
resistor
probe
variable
amplifier circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007104581A
Other languages
English (en)
Other versions
JP4936125B2 (ja
Inventor
Tetsuhisa Yamada
哲久 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007104581A priority Critical patent/JP4936125B2/ja
Publication of JP2008261722A publication Critical patent/JP2008261722A/ja
Application granted granted Critical
Publication of JP4936125B2 publication Critical patent/JP4936125B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)

Abstract

【課題】 低コストで高周波への対応が容易で分圧比の調整が可能なプローブを実現する。
【解決手段】 プローブ入力信号を分圧回路で分圧し可変利得増幅回路で増幅した後に同軸ケーブルを介してプローブ出力信号として出力するプローブにおいて、プローブ入力信号が一端に供給される第1の抵抗と、この第1の抵抗の他端に一端がそれぞれ接続され他端から分圧した出力を可変利得増幅回路の入力端子に供給する第2の抵抗及び第1の容量と、可変利得増幅回路の入力端子に一端が接続された第2の容量と、可変利得増幅回路の入力端子に一端が接続され他端が接地された低周波信号の分圧比を調整する第1の可変抵抗手段と、第2の容量の他端に一端が接続され他端が接地された高周波信号の分圧比を調整する第2の可変抵抗手段とから構成された分圧回路を設ける。
【選択図】 図1

Description

本発明は、オシロスコープ等の波形観測装置に用いられるプローブに関し、特に低コストで高周波への対応が容易で分圧比の調整が可能なプローブに関する。
従来のオシロスコープ等の波形観測装置に用いられるプローブに関連する先行技術文献としては次のようなものがある。
特開平05−264598号公報 特開平06−331657号公報 特開平07−280838号公報 特開平10−070438号公報 特開2002−111318号公報 特開2005−345469号公報
図7は従来のプローブの一例を示す構成回路図である。図7において、1,2,4及び5は抵抗、3及び6は容量、7は増幅回路、8は同軸ケーブル、100は被観測波形信号であるプローブ入力信号、101はプローブ出力信号である。
また、1,2,3,4,5及び6はRC回路網による分圧回路50を、1,2,3,4,5,6及び7はプローブヘッド51をそれぞれ構成している。
プローブ入力信号100は抵抗1の一端に印加され、抵抗1の他端は抵抗2の一端及び容量3の一端にそれぞれ接続される。抵抗2の他端は容量3の他端、抵抗4の一端及び増幅回路7の入力端子にそれぞれ接続される。
抵抗4の他端は抵抗5の一端及び容量6の一端にそれぞれ接続され、抵抗5の他端は容量6の他端に接続されると共に接地される。
一方、増幅回路7の出力端子は同軸ケーブル8の一端に接続され、同軸ケーブル8の他端からはプローブ出力信号101が出力される。
ここで、図7に示す従来例の動作を説明する。プローブ入力信号100は分圧回路50で分圧され、増幅回路7で適宜増幅された後に同軸ケーブル8を介してプローブヘッド51とは離れた位置にあるオシロスコープにプローブ出力信号101として供給される。
また、分圧回路50では、プローブ入力信号100のうち低周波信号(直流信号を含む)は抵抗1,2,4及び5により分圧比が決定され、プローブ入力信号100のうち高周波信号は容量3及び6により分圧比が決定される。
このため、分圧回路50を構成する抵抗1,2,4及び5や容量3及び6の抵抗値や容量値を調整して、分圧回路50の低周波信号(直流信号を含む)や高周波信号の分圧比を調整する必要性がある。
抵抗値や容量値の調整方法としては、例えば、抵抗として半固定抵抗、容量として容量トリマ等を用いて抵抗値や容量値を調整したり、レーザトリミングを用いて抵抗値や容量値を調整したり、”特許文献4”に記載されているように可変利得増幅回路を用いて抵抗値や容量値を調整したりする。
また、調整される抵抗値や容量値の具体例としては、例えば、抵抗1は”100Ω”、抵抗2は”数10kΩ”、容量3は”1pF以下”、抵抗4は”10Ω”、抵抗5は”数kΩ”及び容量6は”1pF程度”に設計することが一般的である。
この結果、プローブ入力信号100を分圧回路50で分圧し増幅回路7で適宜増幅して同軸ケーブル8を介してプローブヘッド51とは離れた位置にあるオシロスコープに供給することにより、被観測波形信号をオシロスコープで観測することが可能になる。
しかし、図7に示す従来例では、抵抗として半固定抵抗、容量として容量トリマ等を用いて抵抗値や容量値を調整する場合、半固定抵抗や容量トリマは周波数特性が悪いため、高周波への対応が困難であると言った問題点があった。
また、レーザトリミングを用いて抵抗値や容量値を調整する場合、高価なレーザトリミング装置の導入やレーザトリミング可能な材料を選択する等、コストが増大してしまうと言った問題点があった。
さらに、”特許文献4”に記載されているように可変利得増幅回路を用いて抵抗値や容量値を調整する場合、可変利得増幅回路の遅延時間が限りなくゼロであり、尚且つ、分圧する高周波信号以上の高周波数まで動作が可能である等の要求があり、可変利得増幅回路の設計が非常に困難であると言った問題点があった。
従って本発明が解決しようとする課題は、低コストで高周波への対応が容易で分圧比の調整が可能なプローブを実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
プローブ入力信号を分圧回路で分圧し可変利得増幅回路で増幅した後に同軸ケーブルを介してプローブ出力信号として出力するプローブにおいて、
前記プローブ入力信号が一端に供給される第1の抵抗と、この第1の抵抗の他端に一端がそれぞれ接続され他端から分圧した出力を前記可変利得増幅回路の入力端子に供給する第2の抵抗及び第1の容量と、前記可変利得増幅回路の入力端子に一端が接続された第2の容量と、前記可変利得増幅回路の入力端子に一端が接続され他端が接地された低周波信号の分圧比を調整する第1の可変抵抗手段と、前記第2の容量の他端に一端が接続され他端が接地された高周波信号の分圧比を調整する第2の可変抵抗手段とから構成された分圧回路を備えたことにより、低コストで高周波への対応が容易で分圧比の調整が可能になる。
請求項2記載の発明は、
請求項1記載のプローブにおいて、
前記第2の抵抗及び前記第1の容量の他端と前記可変利得増幅回路の入力端子との間にベース接地回路を備えたことにより、プローブ入力信号側から見たインピーダンスを変化させることなく、低周波信号(直流信号を含む)の分圧比や高周波信号の分圧比を調整することが可能になる。
請求項3記載の発明は、
プローブ入力信号を分圧回路で分圧し可変利得増幅回路で増幅した後に同軸ケーブルを介してプローブ出力信号として出力するプローブにおいて、
前記プローブ入力信号が一端にそれぞれ供給される第1の抵抗及び第1の容量と、この第1の抵抗及び第1の容量の他端に一端が接続され他端から分圧した出力を前記可変利得増幅回路の入力端子に供給する第2の抵抗と、前記可変利得増幅回路の入力端子に一端が接続される第2の容量と、前記可変利得増幅回路の入力端子に一端が接続され他端が接地された低周波信号の分圧比を調整する第1の可変抵抗手段と、前記第2の容量の他端に一端が接続され他端が接地された高周波信号の分圧比を調整する第2の可変抵抗手段とから構成された分圧回路を備えたことにより、低コストで高周波への対応が容易で分圧比の調整が可能になる。
請求項4記載の発明は、
請求項3記載のプローブにおいて、
前記第2の抵抗の他端と前記可変利得増幅回路の入力端子との間にベース接地回路を備えたことにより、プローブ入力信号側から見たインピーダンスを変化させることなく、低周波信号(直流信号を含む)の分圧比や高周波信号の分圧比を調整することが可能になる。
請求項5記載の発明は、
請求項1乃至請求項4のいずれかに記載のプローブにおいて、
前記第1の可変抵抗手段が、
一端が前記可変利得増幅回路の入力端子に接続された第3の抵抗と、この第3の抵抗の他端に一端が接続され他端が接地された第4の抵抗と、前記第3の抵抗と前記第4の抵抗の接続点に出力が供給される可変電流源と、前記第3の抵抗の両端が2つの入力端子に接続され出力が前記可変電流源の出力電流を制御する増幅回路とから構成されたことにより、低コストで高周波への対応が容易で分圧比の調整が可能になる。
請求項6記載の発明は、
請求項1乃至請求項4のいずれかに記載のプローブにおいて、
前記第2の可変抵抗手段が、
可変電流源と、前記第2の容量の他端にコレクタ及びベースが接続されると共に前記可変電流源の出力がコレクタ及びベースに供給されエミッタが接地されたトランジスタとから構成されたことにより、低コストで高周波への対応が容易で分圧比の調整が可能になる。
本発明によれば次のような効果がある。
請求項1,2,3,4,5及び請求項6の発明によれば、抵抗と容量とを並列接続すると共に別途抵抗を直列接続した回路に、容量と高周波信号の分圧比を調整する可変抵抗手段とを直列接続すると共に低周波信号(直流信号を含む)の分圧比を調整する可変抵抗手段とを並列に接続した回路を直列接続して分圧回路を構成することにより、低コストで高周波への対応が容易で分圧比の調整が可能になる。
また、請求項2及び請求項4の発明によれば、抵抗と容量とを並列接続すると共に別途抵抗を直列接続した回路と、可変利得増幅回路の入力端子との間にベース接地回路を追加することにより、プローブ入力信号側から見たインピーダンスを変化させることなく、低周波信号(直流信号を含む)の分圧比や高周波信号の分圧比を調整することが可能になる。
以下本発明を図面を用いて詳細に説明する。図1は本発明に係るプローブの一実施例を示す構成ブロック図である。
図1において、9,10,15及び16は抵抗、11及び17は容量、12は可変利得増幅回路、13は同軸ケーブル、14は増幅回路、18はトランジスタ、19及び20は出力電流が可変である可変電流源、100aは被観測波形信号であるプローブ入力信号、101aはプローブ出力信号である。
また、9,10,11,14,15,16,17,18,19及び20は従来例と同様にRC回路網による分圧回路(図示せず)を構成しており、14,15,16及び19は可変抵抗手段52を、18及び20は可変抵抗手段53を、9,10,11,12,14,15,16,17,18,19及び20はプローブヘッド54をそれぞれ構成している。
プローブ入力信号100aは抵抗9の一端に印加され、抵抗9の他端は抵抗10の一端及び容量11の一端にそれぞれ接続される。抵抗10の他端は容量11の他端、可変利得増幅回路12の入力端子、増幅回路14の一方の入力端子、抵抗15の一端及び容量17の一端にそれぞれ接続される。
抵抗15の他端は増幅回路14の他方の入力端子、抵抗16の一端及び可変電流源19の一端にそれぞれ接続され、増幅回路14の出力は可変電流源19の電流値制御入力端子に接続される。
容量17の他端はトランジスタ18のコレクタ及びベース、可変電流源20の一端にそれぞれ接続され、抵抗16の他端はトランジスタ18のエミッタに接続されると共に接地される。また、可変電流源19及び20の他端は電圧源にそれぞれ接続される。
一方、可変利得増幅回路12の出力端子は同軸ケーブル13の一端に接続され、同軸ケーブル13の他端からはプローブ出力信号101aが出力される。
ここで、図1に示す実施例の動作を図2、図3及び図4を用いて説明する。図2は分圧回路における等価回路を説明する説明図、図3は可変抵抗手段52の動作を説明する説明図、図4は可変抵抗手段53の動作を説明する説明図である。
図1において、9,10,11,14,15,16,17,18,19及び20から構成されるRC回路網による分圧回路は、抵抗10と容量11の他端の接続点からプローブ入力信号100aを分圧した出力を可変利得増幅回路12の入力端子に対して供給するように動作する。
図2(a)は図7に示す従来例の分圧回路50を構成する抵抗4の抵抗値を”R1”、抵抗5の抵抗値を”R2”、容量6の容量値を”C1”とした場合を示すものであり、図2(a)に示す回路構成を図2(b)に示すような回路構成に変更しても、図2(a)と図2(b)とは等価である。
すなわち、図2(a)に示す回路構成は、図2(b)に示す容量値が”C1”である容量と抵抗値”R1”である抵抗とを直列接続したものと、抵抗値が”R1+R2”である抵抗とを並列に接続した回路構成と等価になる。
図1において可変抵抗手段52は、抵抗値が”R1+R2”である抵抗と等価であり、可変抵抗手段53は、抵抗値”R1”である抵抗と等価であり、このため、容量17(容量値が”C1”である容量に相当)を加えることにより、14,15,16,17,18,19及び20は、図2(b)に示す回路構成を実現することになる。
そして、抵抗10と容量11とを並列接続すると共に抵抗10に抵抗9を直列接続した回路と図2(b)に示す回路構成を直列接続し、可変抵抗手段52及び53の抵抗値を調整することにより、分圧比の調整が可能な分圧回路を構成することができる。
例えば、可変抵抗手段52は抵抗値(図2(b)中”R1+R2”に相当)を変化させることにより低周波信号(直流信号を含む)の分圧比を調整し、可変抵抗手段53は抵抗値(図2(b)中”R1”に相当)を変化させることにより、容量17の容量値を変化させることなく高周波信号の分圧比を調整することができる。
ここで、さらに、可変抵抗手段52の動作を図3を用いて詳細に説明する。可変抵抗手段52は、可変電流源19から抵抗15における電圧降下に比例する電流を抵抗16に加算して流すことにより、抵抗16における電圧降下を調整して見かけ上の抵抗16の抵抗値を可変とし、低周波信号(直流信号を含む)の分圧比を調整する。
また、可変電流源19は電流値制御入力端子に入力された電圧値に基準電流の値を乗算した出力電流を出力するように動作する。
例えば、増幅回路14の利得を”α”、抵抗15及び16の抵抗値を”R”及び”r”、抵抗15に流れる電流を”i”、可変電流源19の基準電流を”Iref”とした場合、抵抗15における電圧降下は”R・i”となり、増幅回路14の出力電圧値は”α・R・i”となる。
従って、可変電流源19の出力電流”I”は、
I=α・R・i・Iref (1)
となる。
抵抗16には抵抗15に流れる電流”i”に可変電流源19の出力電流”I”が加算された電流が流れることになるので、抵抗16における電圧降下は”r(i+I)”となり、可変抵抗手段52における電圧降下”V”は、
V=R・i+r(i+I)
=R・i+r(i+α・R・i・Iref)
={R+r(1+α・R・Iref)}i (2)
となり、可変抵抗手段52の抵抗値は”R+r(1+α・R・Iref)”となる。
このため、可変電流源19の基準電流”Iref”を調整することにより、可変抵抗手段52の抵抗値(図2(b)中”R1+R2”に相当)を調整することが可能になる。
一方、可変抵抗手段53は、図4に示すように容量17のインピーダンスが最も低くなる高周波信号(入力周波数の上限)で可変電流源20からの出力電流(トランジスタ18のコレクタ電流に相当)を調整してトランジスタ18のエミッタ抵抗を変化させることにより、高周波信号(入力周波数の上限)での分圧比を調整する。
例えば、トランジスタ18のコレクタ電流を”ic”、相互コンダクタンスを”gm”、ボルツマン定数を”k”、絶対温度を”T”、電子電荷を”q”、トランジスタ18の電流利得を”βo”とした場合、トランジスタ18のエミッタ抵抗”re”は、
re=1/{gm(1+1/βo)}
=k・T/{q・ic(1+1/βo)} (3)
となる。
このため、可変電流源20の出力電流(トランジスタ18のコレクタ電流)”ic”を調整することにより、可変抵抗手段53の抵抗値(図2(b)中”R1”に相当)を調整することが可能になる。
すなわち、図1に示す実施例の構成では周波数特性の悪い半固定抵抗や容量トリマや、コストが増大するレーザトリミングを用いることなく、高周波信号の分圧比や低周波信号(直流信号を含む)の分圧比を調整することが可能になる。
この結果、抵抗10と容量11とを並列接続すると共に抵抗9を直列接続した回路に、容量17と高周波信号の分圧比を調整する可変抵抗手段53とを直列接続すると共に低周波信号(直流信号を含む)の分圧比を調整する可変抵抗手段52とを並列に接続した回路を直列接続して分圧回路を構成することにより、低コストで高周波への対応が容易で分圧比の調整が可能になる。
なお、図1に示す実施例では分圧回路を構成する抵抗9及び10と容量11から構成される回路は、プローブ入力信号100aが一端に印加された抵抗9の他端に、抵抗10と容量11とが並列接続された回路が接続される回路構成になっているが、プローブ入力信号100aが一端にそれぞれ印加された抵抗10及び容量11のそれぞれ他端に抵抗9が接続される回路構成であっても構わない。
また、分圧回路内にベース接地回路を追加しても構わない。図5はこのような本発明に係るプローブの他の実施例を示す構成ブロック図である。
図5において9,10,11,12,13,14,15,16,17,18,19,20,52及び53は図1と同一符号を付してあり、21はトランジスタ、100bは被観測波形信号であるプローブ入力信号、101bはプローブ出力信号である。
また、9,10,11,14,15,16,17,18,19,20及び21は従来例と同様にRC回路網による分圧回路(図示せず)を構成しており、9,10,11,12,14,15,16,17,18,19,20及び21はプローブヘッド55を構成している。
プローブ入力信号100bは抵抗9の一端に印加され、抵抗9の他端は抵抗10の一端及び容量11の一端にそれぞれ接続される。抵抗10の他端は容量11の他端及びトランジスタ21のエミッタにそれぞれ接続される。
トランジスタ21のベースは接地され、トランジスタ21のコレクタは可変利得増幅回路12の入力端子、増幅回路14の一方の入力端子、抵抗15の一端及び容量17の一端にそれぞれ接続される。
抵抗15の他端は増幅回路14の他方の入力端子、抵抗16の一端及び可変電流源19の一端にそれぞれ接続され、増幅回路14の出力は可変電流源19の電流値制御入力端子に接続される。
容量17の他端はトランジスタ18のコレクタ及びベース、可変電流源20の一端にそれぞれ接続され、抵抗16の他端はトランジスタ18のエミッタに接続されると共に接地される。また、可変電流源19及び20の他端は電圧源にそれぞれ接続される。
一方、可変利得増幅回路12の出力端子は同軸ケーブル13の一端に接続され、同軸ケーブル13の他端からはプローブ出力信号101bが出力される。
ここで、図5に示す実施例の動作を説明する。但し、差動のプローブ入力信号100bがベース接地回路を追加された分圧回路で分圧され、可変利得増幅回路12で適宜増幅された後に同軸ケーブル13を介してプローブヘッド55とは離れた位置にあるオシロスコープにプローブ出力信号101bして供給される点以外の動作は図1に示す実施例と同様であるので説明は省略する。
この場合、抵抗10と容量11とを並列接続すると共に抵抗9を直列接続した回路と、可変利得増幅回路12の入力端子との間にベース接地回路を追加することにより、プローブ入力信号100b側から見たインピーダンスを変化させることなく、可変抵抗手段52や可変抵抗手段53によって低周波信号(直流信号を含む)の分圧比や高周波信号の分圧比を調整することが可能になる。
また、図1に示すような分圧回路を2つ用いて差動プローブに適用しても構わない。図6はこのような差動プローブに適用した本発明に係るプローブの他の実施例を示す構成ブロック図である。
図6において22,23,25及び26は抵抗、24,27,28及び29は容量、30は可変利得差動増幅回路、31は同軸ケーブルである。
52a及び52bは可変電流源から一方の抵抗における電圧降下に比例する電流を他方の抵抗に加算して流すことにより、他方の抵抗における電圧降下を調整して見かけ上の他方の抵抗の抵抗値を可変とし、低周波信号(直流信号を含む)の分圧比を調整する図1に記載された可変抵抗手段である。
また、53a及び53bは容量のインピーダンスが最も低くなる高周波信号(入力周波数の上限)で可変電流源からの出力電流を調整してトランジスタのエミッタ抵抗を変化させることにより、高周波信号(入力周波数の上限)での分圧比を調整する図1に記載された可変抵抗手段である。
さらに、102及び103は被観測波形信号である差動のプローブ入力信号、104はプローブ出力信号である。
また、22,23,24,25,26,27,28,29,30,52a,52b,53a及び53bはプローブヘッド56を構成している。
プローブ入力信号102は抵抗22の一端に印加され、抵抗22の他端は抵抗23の一端及び容量24の一端にそれぞれ接続される。抵抗23の他端は容量24の他端、容量28の一端、可変利得差動増幅回路30の非反転入力端子、可変抵抗手段52aの一端にそれぞれ接続される。
容量28の他端は可変抵抗手段53aの一端に接続され、可変抵抗手段52a及び53aの他端はそれぞれ接地される。
同様に、プローブ入力信号103は抵抗25の一端に印加され、抵抗25の他端は抵抗26の一端及び容量27の一端にそれぞれ接続される。抵抗26の他端は容量27の他端、容量29の一端、可変利得差動増幅回路30の反転入力端子、可変抵抗手段52bの一端にそれぞれ接続される。
容量29の他端は可変抵抗手段53bの一端に接続され、可変抵抗手段52b及び53bの他端はそれぞれ接地される。
一方、可変利得差動増幅回路30の出力端子は同軸ケーブル31の一端に接続され、同軸ケーブル31の他端からはプローブ出力信号104が出力される。
ここで、図6に示す実施例の動作を説明する。但し、差動のプローブ入力信号102及び103が各々の分圧回路でそれぞれ分圧され、可変利得差動増幅回路30で適宜増幅された後に同軸ケーブル31を介してプローブヘッド56とは離れた位置にあるオシロスコープにプローブ出力信号104として供給される点以外の動作は図1に示す実施例と同様であるので説明は省略する。
本発明に係るプローブの一実施例を示す構成ブロック図である。 分圧回路における等価回路を説明する説明図である。 可変抵抗手段の動作を説明する説明図である。 可変抵抗手段の動作を説明する説明図である。 本発明に係るプローブの他の実施例を示す構成ブロック図である。 本発明に係るプローブの他の実施例を示す構成ブロック図である。 従来のプローブの一例を示す構成回路図である。
符号の説明
1,2,4,5,9,10,15,16,22,23,25,26 抵抗
3,6,11,17,24,27,28,29 容量
7,14 増幅回路
8,13,31 同軸ケーブル
12 可変利得増幅回路
18,21 トランジスタ
19,20 可変電流源
30 可変利得差動増幅回路
50 分圧回路
51,54,55,56 プローブヘッド
52,52a,52b,53,53a,53b 可変抵抗手段
100,100a,100b,102,103 プローブ入力信号
101,101a,101b,104 プローブ出力信号

Claims (6)

  1. プローブ入力信号を分圧回路で分圧し可変利得増幅回路で増幅した後に同軸ケーブルを介してプローブ出力信号として出力するプローブにおいて、
    前記プローブ入力信号が一端に供給される第1の抵抗と、
    この第1の抵抗の他端に一端がそれぞれ接続され他端から分圧した出力を前記可変利得増幅回路の入力端子に供給する第2の抵抗及び第1の容量と、
    前記可変利得増幅回路の入力端子に一端が接続された第2の容量と、
    前記可変利得増幅回路の入力端子に一端が接続され他端が接地された低周波信号の分圧比を調整する第1の可変抵抗手段と、
    前記第2の容量の他端に一端が接続され他端が接地された高周波信号の分圧比を調整する第2の可変抵抗手段とから構成された分圧回路
    を備えたことを特徴とするプローブ。
  2. 前記第2の抵抗及び前記第1の容量の他端と前記可変利得増幅回路の入力端子との間にベース接地回路を備えたことを特徴とする
    請求項1記載のプローブ。
  3. プローブ入力信号を分圧回路で分圧し可変利得増幅回路で増幅した後に同軸ケーブルを介してプローブ出力信号として出力するプローブにおいて、
    前記プローブ入力信号が一端にそれぞれ供給される第1の抵抗及び第1の容量と、
    この第1の抵抗及び第1の容量の他端に一端が接続され他端から分圧した出力を前記可変利得増幅回路の入力端子に供給する第2の抵抗と、
    前記可変利得増幅回路の入力端子に一端が接続される第2の容量と、
    前記可変利得増幅回路の入力端子に一端が接続され他端が接地された低周波信号の分圧比を調整する第1の可変抵抗手段と、
    前記第2の容量の他端に一端が接続され他端が接地された高周波信号の分圧比を調整する第2の可変抵抗手段とから構成された分圧回路
    を備えたことを特徴とするプローブ。
  4. 前記第2の抵抗の他端と前記可変利得増幅回路の入力端子との間にベース接地回路を備えたことを特徴とする
    請求項3記載のプローブ。
  5. 前記第1の可変抵抗手段が、
    一端が前記可変利得増幅回路の入力端子に接続された第3の抵抗と、
    この第3の抵抗の他端に一端が接続され他端が接地された第4の抵抗と、
    前記第3の抵抗と前記第4の抵抗の接続点に出力が供給される可変電流源と、
    前記第3の抵抗の両端が2つの入力端子に接続され出力が前記可変電流源の出力電流を制御する増幅回路とから構成されたことを特徴とする
    請求項1乃至請求項4のいずれかに記載のプローブ。
  6. 前記第2の可変抵抗手段が、
    可変電流源と、
    前記第2の容量の他端にコレクタ及びベースが接続されると共に前記可変電流源の出力がコレクタ及びベースに供給されエミッタが接地されたトランジスタとから構成されたことを特徴とする
    請求項1乃至請求項4のいずれかに記載のプローブ。
JP2007104581A 2007-04-12 2007-04-12 プローブ Expired - Fee Related JP4936125B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007104581A JP4936125B2 (ja) 2007-04-12 2007-04-12 プローブ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007104581A JP4936125B2 (ja) 2007-04-12 2007-04-12 プローブ

Publications (2)

Publication Number Publication Date
JP2008261722A true JP2008261722A (ja) 2008-10-30
JP4936125B2 JP4936125B2 (ja) 2012-05-23

Family

ID=39984310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007104581A Expired - Fee Related JP4936125B2 (ja) 2007-04-12 2007-04-12 プローブ

Country Status (1)

Country Link
JP (1) JP4936125B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102053177A (zh) * 2009-11-10 2011-05-11 北京普源精电科技有限公司 一种有源差分电压探头
CN102735887A (zh) * 2012-07-16 2012-10-17 电子科技大学 一种数字示波器单端有源探头电路
CN103364599A (zh) * 2012-03-29 2013-10-23 北京普源精电科技有限公司 具有衰减功能的探头、信号采集系统和方法
CN109239420A (zh) * 2017-07-10 2019-01-18 特克特朗尼克公司 用于减小的输入电容的探针衰减器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183172A (ja) * 1984-09-29 1986-04-26 Arakawa Chiyoutarou Kk ジベンゾ〔b,f〕〔1,5〕オキサゾシン誘導体及びその製造法並びにそれを有効成分とする医薬
JPH05149972A (ja) * 1991-04-24 1993-06-15 Hewlett Packard Co <Hp> 試験用プローブ
JPH05264672A (ja) * 1992-01-14 1993-10-12 Hewlett Packard Co <Hp> 容量結合プローブ、信号捕捉方法及び試験システム
JPH0886808A (ja) * 1994-07-20 1996-04-02 Sony Tektronix Corp 高電圧プローブ
US6483284B1 (en) * 2001-06-20 2002-11-19 Agilent Technologies, Inc. Wide-bandwidth probe using pole-zero cancellation
JP2005295252A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 可変抵抗回路、フィルタ回路及び可変利得増幅回路
JP2005345469A (ja) * 2004-06-01 2005-12-15 Tektronix Inc 測定プローブ用広帯域入力減衰回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183172A (ja) * 1984-09-29 1986-04-26 Arakawa Chiyoutarou Kk ジベンゾ〔b,f〕〔1,5〕オキサゾシン誘導体及びその製造法並びにそれを有効成分とする医薬
JPH05149972A (ja) * 1991-04-24 1993-06-15 Hewlett Packard Co <Hp> 試験用プローブ
JPH05264672A (ja) * 1992-01-14 1993-10-12 Hewlett Packard Co <Hp> 容量結合プローブ、信号捕捉方法及び試験システム
JPH0886808A (ja) * 1994-07-20 1996-04-02 Sony Tektronix Corp 高電圧プローブ
US6483284B1 (en) * 2001-06-20 2002-11-19 Agilent Technologies, Inc. Wide-bandwidth probe using pole-zero cancellation
JP2005295252A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 可変抵抗回路、フィルタ回路及び可変利得増幅回路
JP2005345469A (ja) * 2004-06-01 2005-12-15 Tektronix Inc 測定プローブ用広帯域入力減衰回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102053177A (zh) * 2009-11-10 2011-05-11 北京普源精电科技有限公司 一种有源差分电压探头
CN103364599A (zh) * 2012-03-29 2013-10-23 北京普源精电科技有限公司 具有衰减功能的探头、信号采集系统和方法
CN103364599B (zh) * 2012-03-29 2017-12-22 北京普源精电科技有限公司 具有衰减功能的探头、信号采集系统和方法
CN102735887A (zh) * 2012-07-16 2012-10-17 电子科技大学 一种数字示波器单端有源探头电路
CN102735887B (zh) * 2012-07-16 2014-08-27 电子科技大学 一种数字示波器单端有源探头电路
CN109239420A (zh) * 2017-07-10 2019-01-18 特克特朗尼克公司 用于减小的输入电容的探针衰减器

Also Published As

Publication number Publication date
JP4936125B2 (ja) 2012-05-23

Similar Documents

Publication Publication Date Title
JP6744695B2 (ja) アクティブ・シャント電流計
US8988063B2 (en) System and method for current measurement in the presence of high common mode voltages
EP2996244A1 (en) Two differential amplifier configuration
JP4936125B2 (ja) プローブ
CN103513073A (zh) 电源装置以及使用该电源装置的试验装置
US7123080B2 (en) Differential amplification input circuit
KR101228206B1 (ko) 전력 증폭 회로 및 시험 장치
JP2008236339A (ja) 半導体集積回路
DE102005035150B4 (de) Verstärkerschaltung und Verfahren zum Verstärken eines zu verstärkenden Signals
JP6436982B2 (ja) フローティング電流源のための方法及び装置
JP5152512B2 (ja) プローブ
JP2018197894A (ja) 定電圧電源装置
JP5759644B1 (ja) 差動増幅回路
KR20030001303A (ko) 저항 래더 회로를 사용한 볼륨 회로
CN110441579A (zh) 非线性有源分流安培计
US20030025485A1 (en) Two path wide-band probe using pole-zero cancellation
TWI343744B (ja)
EP0903847B1 (en) Amplifier circuit
CN113687679A (zh) 一种线缆压降补偿电路及超声成像系统
JP4839572B2 (ja) 入力回路
JP4735440B2 (ja) Icテスタ
EP0280516A2 (en) Differential amplifier circuit
JP2009031223A (ja) 補償回路、プローブ装置、プローブ装置キット
JP3216753B2 (ja) D−a変換回路装置
JP2022083398A (ja) 入力回路及び測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees