JPH05264672A

JPH05264672A - 容量結合プローブ、信号捕捉方法及び試験システム

Info

Publication number: JPH05264672A
Application number: JP5021863A
Authority: JP
Inventors: David T Crook; デビット・テー・クルック; John M Heumann; ジョン・エム・ヒューマン; John E Mcdermid; ジョン・イー・マクダーミット; Ronald J Peiffer; ロナルド・ジェー・パイファー; Ed O Schlotzhauer; エド・オー・シュロッツハウアー
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1992-01-14
Filing date: 1993-01-14
Publication date: 1993-10-12
Anticipated expiration: 2020-10-19
Also published as: DE69228369T2; JP3708971B2; EP0551564A2; EP0551564A3; US5274336A; DE69228369D1; EP0551564B1

Abstract

(57)【要約】【目的】高密度実装基板のインサーキット信号捕捉を非
接触でおこなう。【構成】内部導体306を外部導体308で包囲した構造を、
回路導体の方法に合わせた大きさで構成する。内部導体
と回路導体は小さな容量(10〜100fF)で結合している。
内部導体306に検出した信号は近接後続する増幅器で増
幅される。また波形再生のため再生回路をさらに後続す
ることもできる。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、広義には電子回路の通電
試験の技術分野に関係し、より詳しくは、非接触試験信
号捕捉技術に関する。

【０００２】

【従来技術と問題点】従来、プリント回路基板の自動試
験ににおいては、入力信号をプリント回路基板（ＰＣ
Ｂ）の外部入力に供給し、出力信号をＰＣＢの外部出力
から取出して観察する機能試験が行われる。また、この
種の試験は、「エッジコネクタ機能試験」としても知ら
れており、複合した回路の場合は非常に複雑になること
があり、限られたダイアグノスティックス（診断情報）
しか得られない場合がある。従って、最近の試験では、
このような従来の機能試験を効率的で柔軟性に優れたイ
ンサーキット試験で補完し、さらには機能試験に代えて
インサーキット試験を行う場合もある。

【０００３】インサーキット試験は、ＰＣＢ上の各ディ
ジタル集積回路（ＩＣ）の性能を独立の機能単位として
互いに独立に試験する一種の機能的回路試験である。こ
の試験を行うためには、テスタは、入力信号を直接ＤＵ
Ｔ（被測定デバイス）の入力に供給しなければならず、
またＤＵＴの出力にアクセスしてその出力応答を観察し
なければならない。これによって、各ディジタルＩＣ
は、あたかも他の回路から電気的に分離されているかの
如く試験することができる。その結果、インサーキット
試験では優れたダイアグノスティックスを得ることがで
きる。

【０００４】さらに、デバイスは独立して試験されるの
で、一般的な多くのディジタルＩＣの試験については、
前もってまとめてプログラムしてライブラリに記憶して
おき、必要の都度呼び出して使用することができる。こ
のプリプログラムされた試験は何回も繰り返して使用す
ることができるので、試験生成を大幅に簡単化すること
ができる。

【０００５】インサーキット試験に必要なノードアクセ
スはいわゆる「深針ベッド（剣山）（ｂｅｄ−ｏｆ−ｎ
ａｉｌｓ）」ジグを用いて行うことができる。「深針ベ
ッド（剣山）」は、ＰＣＢ表面上のパッドまたはトレー
スに接続されたデバイスＩ／Ｏ（入出力）ピンと直接オ
ーミック接触（オーム性接触）するばね装荷された複数
の導電性プローブを有する。そのためには、試験アクセ
スを必要とする各ノードはＰＣＢの表面になければなら
ず、かつ個々のテストプローブが各ノードと物理的に接
触する（すなわちオーミック接触する）ことができるだ
けの十分な寸法を有しなければならない。このような物
理的接触ができないと、インサーキット試験がうまく行
かないことがある。

【０００６】上記のような試験アクセスができないとい
うことこそ、まさしく今日の試験関係技術者が直面して
いる問題である。電子回路のコンポーネントの小形化及
び実装密度の増大によって、ノードへのアクセス性が著
しく小さくなり、試験信号の取出しがますます困難にな
ってきている。回路の設計技術者は極微小ピッチの多層
ＰＣＢに高密度のコンポーネントを実装しようとする
が、そのため多くの導体がアクセスできなかったり、あ
るいは小さ過ぎて、従来のプロービング技術では接触で
きない等の問題が生じている。

【０００７】例えば、従来の中規模集積回路（ＭＳＩ）
チップは大規模集積回路（ＬＳＩ）チップ及び超大規模
集積回路（ＶＬＳＩ）チップに取って代わられた。これ
らのチップのパッケージは、従来のデュアルインライン
パッケージに加えて、ハイブリッドパッケージ（すなわ
ち共通のセラミックまたはシリコンサブストレート上に
未パッケージのシリコンチップを実装する）、ＴＡＢ
（テープオートメーティッド・ボンディング）及び表面
実装技術が用いられている。最新の技術水準はＶＬＳＩ
をはるかに上回る集積度に向かっている。その結果、使
用クロック速度が増大して（例えば１０8 Ｈｚ以上）、
新たに複雑な実装上の問題が発生し、これがマルチチッ
プモジュール（ＭＣＭ）の開発につながった。

【０００８】ＭＣＭは、共通のサブストレートに実装さ
れた複数のシリコンダイを含むハイブリッド（混成）ア
センブリである。この技術では、チップ上に電極配線系
を形成するのに用いられるのと同じプロセスを用いて、
サブストレート上のチップ間相互接続配線を形成するこ
とができる。ＭＣＭによれば、より多くのチップを相互
により近接させて実装することによって、より大きい入
出力速度及びより大きい信号処理速度に対応することが
可能となる。これは、薄膜マイクロリソグラフィ法によ
って形成される細線多層相互接続機構を用いることによ
り達成される。

【０００９】これらの最新技術は、試験アクセス性を犠
牲にしてより大きな実装密度を達成した。その結果、設
計技術者は、もはや回路の試験技術者に対して必要なノ
ードアクセス性を保証することができなくなっている。

【００１０】多くのノードは、トラップ状に多層ＰＣＢ
の内層に設けられている。ノードがＩＣのＩ／Ｏピンに
なっている場合も、微細ピッチというＩＣの幾何学的条
件の故に、接触型プローブによるプロービングができな
いことがある。

【００１１】これらの問題は、試験技術者に効果的なイ
ンサーキット試験を断念して、これより複雑なエッジコ
ネクタ機能試験に逆戻りすることを強いている。しかし
ながら、エッジコネクタ機能試験も、コンポーネントレ
ベルのダイアグノスティックスを得ようとする場合は、
ある程度内部ノードアクセスを必要とすることが頻繁に
ある。例えば、エッジコネクタ試験によってＰＣＢに障
害があることが明らかになった場合は、問題の原因を見
付け出すために、規定範囲外の出力から回路を通して
「遡及追跡（ｂａｃｋｔｒａｃｅ）」を行うことが望ま
しいことが度々ある。これを行うためには、内部ノード
でしか得られない出力にアクセスすることが必要とな
る。従って、エッジコネクタ機能試験に戻ることにより
アクセスの問題は軽減されるが、これによってアクセス
の問題がなくなる訳では決してない。

【００１２】しかも、上記のような遡及追跡は手作業で
行われることが多い。そのため、オペレータはプローブ
をパッドまたはその他のテストポイントと物理的接触さ
せて保持することが必要である。今日の微細ピッチの幾
何学的条件では、これは実際上不可能である。例えば、
ＴＡＢデバイスは、リード線の中心間距離１０ミル（す
なわち１インチの１０００分の１０）以下のことがしば
しばある。このような寸法では、リード線を識別するこ
とは困難であり、プロービングすることはそれにもまし
て困難である。

【００１３】接触型プロービングによって引き起こされ
るもう一つの問題は、接触させるのに必要な物理的力が
開路を実際上閉じてしまう（例えば「コールド（ｃｏｌ
ｄ）」はんだ接合部で閉じる）場合があるということで
ある。この場合は、見付け難い誤接続を生じる可能性が
ある。

【００１４】これらの従来のプロービング技術によって
発生するさらにもう一つの問題は回路負荷の問題であ
る。プローブによって回路に与えられる負荷は、検出中
の信号を劣化させ、その結果試験が無効になることがあ
る。例えば、１．０ｐＦというような小さい容量性負荷
であっても、一部の高周波回路を乱すのに十分な場合が
ある。

【００１５】非接触試験信号捕捉方法は、「マイクロプ
ロセッサ及びマイクロシステム（Ｍｉｃｒｏｐｒｏｃｅ
ｓｓｏｒｓａｎｄＭｉｃｒｏｓｙｓｔｅｍｓ）」Ｖ
ｏ．ｌ６第２号６９〜７１ページのＧ．エッチンガー
（Ｅｔｔｉｎｇｅｒ）等による「非接触試験信号捕捉
法」という論文に記載されている。その中で、エッチン
ガー等は、ディジタル信号は容量結合によって検出する
ことができるということを述べている。信号を伝達する
ソースワイヤより信号を取出すためには、ピックアップ
ワイヤをソースワイヤに巻き付けるか、またはばねクリ
ップをソースワイヤの回りにクランプする（例えば７ｍ
ｍの距離にわたって）。ＰＣＢからの信号検出のために
は、平板状の容量性接点をトレース（例えば、５ｍｍ間
隔で１．５ｍｍ幅のトレース）の上方に位置させてＰＣ
Ｂに固定する。各ピックアップリードを、飽和型受信
器、電界効果トランジスタ（ＦＥＴ）のゲートあるいは
ＣＭＯＳ論理ゲートに接続して、信号検出／増幅を行
う。この方法は、１０ＫＨｚ及至１０ＭＨｚの周波数範
囲のディジタル信号を検出することが可能であると説明
されている。

【００１６】不都合なことに、上記のエッチンガー等の
開示技術は、最新の回路試験に付随する問題の解決には
適用することができない。まず、エッチンガー等が述べ
ているピックアップリード（すなわちプローブ）は、サ
イズが大き過ぎて、最近の回路では使用することができ
ない。今日の超微細トレースの幾何学的条件下でプロー
ビングするためには、同様の寸法（例えば直径が０．１
〜０．２５４ｍｍのオーダの寸法）を持つ超微細プロー
ブチップを用いることが必要である。しかしながら、従
来は、このように寸法が小さいと、信号捕捉に十分な容
量結合を得ることが不可能であると考えられて来た。

【００１７】それは、結合容量と、ピックアップ回路の
入力容量と結合容量の和との比で信号が減衰するためで
ある。結合容量は、ソースワイヤまたはトレースに近接
するピックアップリード（すなわちコンデンサプレー
ト）の表面積に比例する。従って、入力容量が一定の場
合、プローブサイズが小さければ小さいほど、容量結合
によって検出される信号は弱くなる。プローブサイズが
小さ過ぎると、信号は、増幅器／ピックアップ回路の電
気ノイズから効果的に区別することができるレベル以下
まで減衰する。

【００１８】例えば、エッチンガー等のピックアップリ
ードのサイズは、１ｐＦ及至３３ｐＦのオーダの結合容
量を生じると記載されているが、超微細プローブチップ
では、結合容量が１０ｆＦ（１０フェムトファラッドま
たは０．０１ｐＦ）のオーダになることもある。従っ
て、超微細プローブチップにより得られる検出信号はエ
ッチンガー他のピックアップリードの場合に比較して少
なくとも１００分の１以下になるものと考えられる。エ
ッチンガー等によって用いられた検出／増幅回路は、こ
のような小さい入力信号では動作しないと思われる。さ
らに、エッチンガー等が述べているような大きな結合容
量は、多くの高周波回路に許容不可能な負荷を生じさせ
ることもある。

【００１９】このような制約があるため、これまで商業
ベースで実用的な試験信号捕捉用の容量結合プローブの
開発は妨げられて来た。当業界では、容量性検出にはほ
とんど見込みがないと考えて、回路試験の問題を解決す
るための他の技術の調査・研究に重点が置かれることに
なった。

【００２０】その中の１つの方法は、例えば、プラズマ
を用いてトレースとセンス電極との間に導電路を形成す
るものである。プラズマはセンス電極をレーザによって
励振することにより作り出される。この方法について
は、アショク・ビンドラ（ＡｓｈｏｋＢｉｎｄｒａ）
により電子工学タイムズ（ＥｌｅｃｔｒｏｎｉｃＥｎ
ｇｉｎｅｅｒｉｎｇＴｉｍｅｓ）１９９１年９月２３
日号の１１０ページに「高密度ＰＷＢ上のプロービング
を容易にする技術（Ｔｅｃｈｎｉｑｕｅｅａｓｅｓ
ｐｒｏｂｉｎｇｏｎｄｅｎｓｅＰＷＢｓ）」とし
て要約されている。

【００２１】もう一つの方法においては、クリスタルを
信号伝達導体に近接させて配置する。すると、信号伝達
導体より発生する電界がクリスタルの光学的特性を変化
させるので、これをレーザを用いて検出することができ
る。この現象はポッケルス効果（Ｐｏｃｋｅｌｓｅｆ
ｆｅｃｔ）として知られている。試験技術会議（Ｉｎｔ
ｅｒｎａｔｉｏｎａｌＴｅｓｔＣｏｎｆｅｒｅｎｃ
ｅ）会報６９５〜６９９頁のトレンブレイ（Ｔｒｅｍｂ
ｌａｙ），Ｇ．、メイルエイクス（Ｍｅｙｒｕｅｉ
ｘ），Ｐ．、ペウジン（Ｐｅｕｚｉｎ），Ｊ．による
「プリント回路基板の光学試験（ＯｐｔｉｃａｌＴｅ
ｓｔｉｎｇｏｆＰｒｉｎｔｅｄＣｉｒｃｕｉｔ
Ｂｏａｒｄｓ）」、及び写真‐光学計装技術者協会（ｔ
ｈｅＳｏｃｉｅｔｙｏｆＰｈｏｔｏ―ｏｐｔｉｃ
ａｌＩｎｓｔｒｕｍｅｎｔａｔｉｏｎＥｎｇｉｎｅｅ
ｒｓ）会報ｖｏｌ．１５３（１９７８年）３３〜３９ペ
ージのポウルセン，Ｐ．Ｄ．による「非接触回路プロー
ビングのための電気光学技術（Ｅｌｅｃｔｒｏ―ｏｐｔ
ｉｃａｌｔｅｃｈｎｉｑｕｅｓｆｏｒｎｏｎ―ｃ
ｏｎｔａｃｔｃｉｒｃｕｉｔｐｒｏｂｉｎｇ）」を
参照のこと。

【００２２】上記及び目下開発中のその他の新しい方法
は、様々な技術的、経済的課題が依然解決されていない
ため、商業ベースで利用できる段階には達していない。

【００２３】

【発明の目的】本発明の目的は、高密度回路においてア
ナログ信号及びディジタル信号の非接触取出しのために
使用することができる容量結合プローブと、それを用い
た試験システムにより上記問題点を解決することにあ
る。

【００２４】

【発明の概要】本発明の容量結合プローブは、プローブ
チップ、このプローブチップに機械的に結合されたプロ
ーブボディ、及びプローブボディ内部に配置された増幅
器回路よりなる。プローブチップは、ほぼ周囲を導電性
シールドで囲まれた内部導体を有する。プローブチップ
は、プロービングしようとする導体のサイズに応じた小
さな寸法を有し、ピコファラド以下のオーダーの結合容
量を呈する。導電性シールドは、すぐ近くの導体からの
クロストークを減少させるためにプローブチップの活性
領域を制限する作用をなす。

【００２５】増幅器回路は、プローブチップからの容量
結合によって検出された信号を受け取り、これに応答し
て増幅された信号を発生する。この増幅器は、高周波デ
ィジタル信号の増幅に対応し得る大きな帯域幅を有す
る。さらに、この増幅器は、信号減衰及びプロービング
する回路へ与える負荷を小さくするため、非常に低い入
力容量と高い入力抵抗を有する。増幅器回路は、浮遊容
量及び分布容量を小さくすることによって増幅器の入力
容量をさらに減少させるために、プローブボディ内部に
おいてプローブチップに極近接させて配置されている。

【００２６】このプローブの有効帯域幅は、低周波ポー
ル（極）から高周波ポールまで及ぶ。低周波ポールの位
置はプローブチップをプロービングする導体に結合する
容量及び増幅器の入力抵抗にによって決まる。高周波ポ
ールは増幅器回路自体の応答性によって決まる。低周波
ポールは、容量結合によって検出された信号の低周波成
分が減衰させられるよう、プローブを微分回路として作
用させる。

【００２７】アナログ信号の場合は、低周波成分を保持
することが望ましい。そのために、低周波ポールは、増
幅器の入力抵抗を最大限にすることによってできるだけ
低い周波数に移動させるべきである。また、プローブの
有効帯域幅を大きくするよう高周波ポールの周波数をで
きるだけ大きくすることが望ましい。検出アナログ信号
は、オシロスコープあるいはその他の計測器に直接入力
することができる。

【００２８】一方、ディジタル信号の場合は、増幅器の
低周波応答よりも高周波応答が重要である。ディジタル
信号の急峻なエッジに追随するには、増幅器の良好な高
周波応答が要求される。ディジタル信号の低周波成分
（微分時になくなる）は、主として近直流周波数から成
り、再生回路を用いて再生することができる。再生した
ディジタル信号は、ロジックアナライザのような試験機
器で分析あるいは観察することができる。

【００２９】本発明の一つの長所は、プロービングする
対象がビア（貫通孔）、パッド、及びテストポイントに
限定されないということである。本発明のプローブによ
れば、トレースやソルダレジストあるいはコンフォーマ
ルコーティングの下層にある他の部分に対してもプロー
ビングすることができる。さらに、メカニカルジグまた
はロボット式プローブポジショナを用いるならば、細過
ぎるか、密接し過ぎるために手作業あるいは従来の深針
ベッド（剣山）式プロービングが不可能な部分でもプロ
ービングすることができる。

【００３０】本発明のもう一つの長所は、信号捕捉のた
めに物理的接触が不要なことである。そのために、コン
フォーマルコーティングし、ソルダマスクした汚れてい
るＰＣＢであっても、十分な信頼性をもってプロービン
グすることが可能である。実際、多層ＰＣＢの内層にし
かないトレースであっても、導電性の平面またはトレー
スが間に介在していなければ、基板の表面から容量結合
によってプロービングすることができる。

【００３１】本発明のさらにもう一つの長所は、プロー
ブの入力インピーダンスが非常に高いため、プロービン
グ中の回路に与える負荷の作用を最小限に抑えることが
できるということである。

【００３２】本発明のもう一つの長所は、高周波試験信
号（例えば、エッジ部の期間が１ｎｓｅｃの１００ＭＨ
ｚ方形波）を取出すことができるということである。

【００３３】

【実施例の説明】本発明は、小型の容量結合されたプロ
ーブ（容量結合プローブ，あるいは単にプローブとも言
う）を用いることにより電気信号を非接触プロービング
するための装置及び方法である。本発明は、ディジタル
試験信号捕捉に付随する独特の問題を解決しようとする
ものであるが、アナログ信号の取出しにも等しく適用す
ることができる。本願において、「容量性」という用語
と「非接触」という用語は互換的に使用され、オーミッ
ク接触のない結合を意味する。

【００３４】「プローブ」は、他の電子機器について使
用する電気信号検出素子を含むデバイスである。本発明
のプローブは、ＰＣＢのトレース、ビア、パッド、Ｉ／
Ｏピン、及びその他の電気導体から電気信号を検出する
ために用いられる。信号は、ハイブリッドでもＭＣＭで
も、多層ＰＣＢのソルダマスク、コンフォーマルコーテ
ィングあるいは１層以上の誘電層が間に介在しても、こ
れらを通して取出すことが可能である用語を参照し易く
するため、本願においては、信号を取出そうとする電気
信号伝達導体を全て「トレース」という用語を用いて表
すものとする。寸法に言及する際の単位はｍｍを使用す
る。

【００３５】

【概要】図１は、本発明の概略ブロック図である。アナ
ログ信号またはディジタル信号１０１は、プローブ１０
２によってプローブチップ１０４を介して容量結合によ
り検出される。プローブボディ１０８内に配置されたバ
ッファ／増幅器回路１０６（以下「増幅器」１０６とす
る）は、容量結合により検出された信号を受け取る（か
つ好ましくは増幅する）ようになっている。以下に詳細
に説明するように、増幅器１０６は、プローブ１０２内
においてプローブチップ１０４に極近接させて配置され
ている。

【００３６】増幅器１０６からの信号は、オシロスコー
プ、歪み計あるいはスペクトラムアナライザ上で直接観
察することもできるし（例えば、特にアナログ信号の場
合）、再生回路１１０に供給するようにしてもよい（デ
ィジタル信号の場合）。再生回路１１０は、容量結合に
より検出された信号からディジタル信号１０１を再生す
る。この再生が必要なのは、プローブチップ１０４をプ
ロービング中のトレースと結合する容量（容量）が信号
をハイパス濾波または微分するよう作用するためであ
る。この「結合容量」は図１にコンデンサ１０３として
表されている。

【００３７】ある信号の微分過程が図２に示してある。
図２Ａは、検出しようとする一例のディジタル信号２０
２を示す。図２Ｂは、増幅器１０６の出力に現れる検出
信号２０４を示す。図示のように、信号２０４は微分さ
れている。この微分によって、検出信号中の全ての直流
レベル及び低周波変化は除去される。しかしながら、微
分信号２０４を再生回路１１０に通して再生すると、図
２Ｃに示すような再生ディジタル信号２０６が再生され
る。プローブチップ

【００３８】図３は、一例のＩＣチップ３０２を示し、
このＩＣチップは複数のＩ／Ｏ（入出力）ピン３０４を
有する。図示のように、本発明の非接触テストプローブ
１０２はＩ／Ｏピン３０４の中の１本の上方に置かれ
る。上に説明したように、プローブ１０２は、プローブ
ボディ１０８及びプローブチップ１０４よりなる。プロ
ーブチップ１０４は、互いに同軸状に配置された内部導
体３０６及び外部導体またはシールド３０８を有する。
内部導体３０６は、プローブチップ１０４の検出端３１
０において対象トレースまたは導体（例えば、Ｉ／Ｏピ
ン３０４）から容量結合により電気信号を受け取るよう
になっている。シールド３０８は、近傍の導体からの容
量性干渉（すなわちクロストーク）に対して内部導体３
０６を保護する。

【００３９】最近のＰＣＢは、幅及び間隔とも０．１と
いうような非常に小さいトレースを有する。このような
トレースから信号を最適に捕捉するためには、プローブ
チップにはトレースと同様の大きさの「活性領域」を具
備すべきである。信号の「最適」捕捉は、再生が可能な
十分な振幅でもって信号を取出す一方、クロストーク及
び被験回路に与える負荷を最小限に抑えることよりな
る。クロストークは近傍のトレースからの信号による干
渉である。

【００４０】次に、図４には、プローブチップ１０４の
活性領域が図解されている。図示例においては、第１の
トレース４０２は第２のトレース４０４と互いに近接し
ている。図は、内部導体３０６及びシールド３０８を含
むプローブチップ１０４の横断面をトレース４０２、４
０４に重ねて示してある。シールド３０８の内側半径ｒ
は、内部導体３０６及びシールド３０８と内部導体３０
６の間のスペース４０６を含む円を画定する。この内側
半径ｒにより画定される領域がプローブチップ１０４の
「活性領域」である。

【００４１】トレース４０４上の信号からほとんど干渉
を受けることなくトレース４０２を効果的にプロービン
グするためには、トレース４０２をプロービングすると
き、プローブチップ１０４の活性領域が、上方から見て
トレース４０４のどの部分にも全く重ならないことが望
ましい。すなわち、シールド３０８の内側半径ｒはトレ
ース４０２と４０４の間の距離ｘとトレースの厚さの２
分の１との和より小さくすべきである。プローブの活性
領域を小くすればするほど、クロストーク排除性能は向
上する。しかしながら、以下に説明するように、ｒを小
さくすると、プローブチップの容量が増加する結果にな
る。

【００４２】内部導体３０６の直径は、少なくとも最も
小さいトレースの幅と同じ大きさにすべきである。こう
することによって、トレースとの最大結合が可能とな
る。内部導体をこれより少しでも小さくすると、容量結
合が必要以上に減少し、検出信号は減衰させられる。内
部導体をこれより大きくすると、クロストークが発生し
易くなる。

【００４３】プローブチップ１０４は、図５Ａ及び５Ｂ
に示すように、同軸ケーブル（以下に「同軸（ｃｏａ
ｘ）」と称する）の小片で構成することもできる。図５
Ａの実施例のプローブチップ１０４ａは短いセミリジッ
ト同軸よりなる。同軸の内部導体はプローブチップの内
部導体３０６として機能する。同軸の外部導体はシール
ド３０８として機能する。これらの内部導体と外部導体
との間には絶縁層５０４が配置されている。プローブチ
ップの検出端３１０においては、成端リング５０２がシ
ールド３０８に電気的に接続されている。

【００４４】成端リング５０２は、シールド３０８の小
部分を内部導体３０６に向けて半径方向内向きに延長す
る働きをする導電性「ワッシャ」またはディスクエレメ
ントである。成端リング５０２は、シールド３０８の内
側半径ｒを小さくするのと同等の作用をなすことによっ
て、シールド３０８の遮蔽効果を増大させる。その結
果、プローブチップの活性領域が小さくなる。好ましく
は、成端リング５０２及びシールド３０８は、プロービ
ング時における偶発的な隣接導体との電気的接触を防ぐ
ために絶縁層でコーティングする。

【００４５】プローブチップ１０４ａは、例えば概略下
記のような寸法を有する５０Ωの短いセミリジット同軸
で形成することができる：全外径２．１６（８５ミル）
の、内部導体外径０．５１（２０ミル）、成端リング中
心開口部（活性領域）内径０．７６（３０ミル）。この
実施例のプローブチップ１０４は容易に実施することが
できるが、超微細トレース（例えば厚さ及び間隔共０．
１（４ミル）のトレース）の場合は、相対的にサイズが
大きいため、用いることができない。超微細トレース用
には、例えば図６Ａまたは６Ｂに示すような構造のプロ
ーブチップを用いることができる。

【００４６】図６Ａは、プローブチップ１０４の第２の
実施例１０４ｂを示す。プローブチップ１０４ｂは、内
部導体３０６及びシールド３０８を有し、これらの間に
は絶縁体５０４が配置されている。絶縁体５０４は、周
知の絶縁材（例えば空気、アルミナ、ポリエチレン、ナ
イロン、テフロン等）で形成すればよい。シールド３０
８は、上部６０４にねじが形成され、下部６０６はテー
パ状をなしている。上部６０４はプローブボディ１０８
と係合されるようになっている。絶縁保護キャップ６１
０ａは、下部６０６の検出端３１０を保護し、かつ電気
的に絶縁する。キャップ６１０ａは下部６０６の周溝６
１２に「スナップ」嵌めすることにより固定されてい
る。他の実施例としては、キャップ６１０を用いる代わ
りに、シールド３０８及び内部導体３０６に陽極酸化コ
ーティングを施してもよい。

【００４７】０．１（４ミル）のトレースサイズに適合
させるため、プローブチップ１０４ｂも同様のサイズに
形成されている。例えば、プローブチップ１０４ｂは、
概略下記のような寸法に形成する：内部導体３０６の外径＝０．１（４ミル）シールド３０８の検出端３１０の内径＝０．３０５（１
２ミル）キャップ６１０ａ付きの検出端３１０の外径＝０．７６
２（３０ミル）ねじ付きの上部６０４の外径＝１．２２
（４８ミル）プローブチップ１０４ｂの全長≧１．７８（７０ミル）このように小さい寸法は、本発明が達成することができ
る小型プローブチップの一例を表している。プローブチ
ップは、プロービングする回路の寸法に応じて上記の例
より大きくすることができる。また、プローブチップ
は、密集したＰＣＢにアクセスするため、より長くする
ことによりその到達可能距離を大きくすることもでき
る。

【００４８】図６Ｂは、プローブチップ１０４の第３の
施例１０４ｃを示す。プローブチップ１０４ｃは、プロ
ーブチップ１０４ｂとほぼ同じである。ただし、シール
ド３０８の検出端３１０には成端リング６１６が設けら
れている。成端リング６１６は、シールド３０８の小部
分を内部導体３０６の方に半径方向内向きに延長するこ
とにより、下部６０６の一体部分として形成されてい
る。上に成端リング５０２の場合について説明したよう
に、成端リング６１６は、プローブチップの活性領域を
小さくすることによってシールド３０８の遮蔽効果を増
大させるよう作用する。絶縁保護キャップ６１０ｂは、
下部３０８の検出端３１０を保護し、かつ電気的に絶縁
する。

【００４９】前に説明したように、「結合容量」は内部
導体３０６とプロービングするトレースとの間にある容
量である。結合容量は、プローブチップ１０４の幾何学
的パラメータ、プロービングするトレースの幾何学的パ
ラメータ、プローブチップとトレースとの空間的位置関
係、及びプローブチップとトレースとの間の空間を満た
す物質（例えば空気）の関数である。一般に、プローブ
チップが小さければ小さいほど、結合容量も小さくな
る。上に説明したプローブチップ１０４の実施例の場
合、結合容量は１００ｆＦ（フェムトファラドまたは１
０^-15 ファラド）より小さく、好ましくは５〜１０ｆＦ
のオーダである。このような結合容量の値は、従来小さ
過ぎて実際には利用できないと考えられていたが、本発
明はこのような従来技術の限界を克服したものである。

【００５０】上記実施例の他、本発明のプローブチップ
１０４は、異なる用途の要求に応じて多種多様な実施例
に形成することが可能である。そのような他の実施例の
１つのプローブチップ１０４ｄを図７に示す。プローブ
チップ１０４ｄは、メッキバイア（すなわち環状メッキ
リングを形成したスルーホール）との容量結合プロービ
ングに適合したものである。図７の（Ａ）はプローブチ
ップ１０４ｄの縦断面図である。図７の（Ｂ）はプロー
ブ１０４ｄの底面図である。プローブチップ１０４ｄ
は、内部導体３０６及びシールド３０８を有し、これら
は互いに同軸状に配置されている。導体３０６とシール
ド３０８の間には絶縁層５０４が配置され、この絶縁層
は導体３０６の先端部上まで延び、プローブチップ１０
４ｄの検出端３１０を覆っている。あるいは、内部導体
３０６及びシールド３０８を陽極酸化して電気的に絶縁
してもよい。

【００５１】内部導体３０６の検出端は円錐台の形に形
成されている。図７の（Ａ）及び７の（Ｂ）に示すよう
に、円錐の下底面（図の上側の底）の直径はｄ２であ
り、上底面の直径はｄ１である。そのため、内部導体３
０６は内径がｄ１とｄ２の間にあるビアに容易に合わせ
ることができる。

【００５２】図８Ａ及至図８Ｃには、プローブチップ１
０４の他の実施例としてプローブチップ１０４ｅが示さ
れている。プローブチップ１０４ｅは、ＩＣ８０２のピ
ンまたは脚８０４に適合するよう設計されている。プロ
ーブチップ１０４ｅは、ピン８０４に適合する形状に作
られた切り欠き部８０８を持つプローブボディ８０６を
有する。図８Ｂはプローブチップ１０４ｅの正面図であ
り、図８Ｃは底面図である。内部導体３０６の回りには
絶縁体５０４が配置されている。また、シールド３０８
は、カットアウト部８０８を除き、内部導体３０６の回
りに同軸状に配置されている。絶縁体５０４には、ほと
んど内部導体３０６に達する深さの溝８１０が形成され
ている。この溝８１０はプローブチップ１０４ｅの活性
領域を画定する。溝８１０の幅はピン８０４の幅より僅
かに大きい。溝８１０は、内部導体３０６とピン８０４
との間に緊密な容量結合が確保されるように、ピン８０
４を受けるのに適合するよう形成されている。

【００５３】プローブチップ１０４のさらにもう一つの
実施例が１０４ｆとして図９に示されている。プローブ
チップ１０４ｆは細長いトレースに適合するよう設計さ
れている。この実施例のプローブチップは、当技術分野
において周知のプリント回路製造技術を用いて形成され
る。図９Ａは、絶縁材料のサブストレート５０４上に作
り込まれた内部導体３０６を示す底面図である。内部導
体３０６は、所望のトレースサイズに対応する幾何学的
諸元を持つよう形成される。この内部導体は、必要な結
合容量を得るために細長い形に形成されている。シール
ド３０８は内部導体３０６の両側に形成されている。絶
縁体５０４は内部導体３０６をシールド３０８に対して
絶縁する。図９Ｂはプローブチップ１０４ｆの斜視図を
示す。図９Ｃは、エッチングにより形成したプローブチ
ップ１０４ｆの変形態様を示す。

【００５４】プローブチップ１０４のもう一つの実施例
がプローフチップ１０４ｇとして図１０に示されてい
る。プローブチップ１０４ｇは、普通のＩＣまたは他の
部品の幾何学的諸元に合致するよう設計された集積型プ
ローブアレイパッケージよりなる。例えば、プローブチ
ップ１０４ｇは、図示のように、ＩＣ１０００のピン１
００１〜１００４の各々と容量により結合されるような
っている４チャンネルの実施例である。プローブチップ
１０４ｇは、プローブ１０２の形の完全なアレイパッケ
ージを形成するよう、各チャンネル毎に増幅器１０６を
設けた単一の集積パッケージとして形成することも可能
である。

【００５５】当業者であれば、以上説明したいくつかの
実施例は本発明を網羅的に表すものではなく、プローブ
チップ１０４を作り得る種々の形状、構造を例示説明す
るために記載したものであるということは理解できよ
う。さらに、電子回路の幾何学的諸元が小さくなり続け
るに従って、プローブ１０２のサイズ、従ってプローブ
１０４サイズも小さくなって行くものと予想される。

【００５６】バッファ／増幅器１０６を設計することに
は、増幅器の性能を手元の特定用途に合わせてカストマ
イズするための多くのトレードオフが必然的に伴う。増
幅器は全て利得帯域幅積が限られているため、基本的な
トレードオフは、帯域幅に対する利得のトレードオフで
ある。従って、一般的な設計事項について考察すること
は可能であるが、最終設計は目的とする用途によって決
まる。容量結合により信号を検出する場合、信号は結合
容量１０３と、増幅器１０６の入力容量と結合容量１０
３との和の比で減衰する。従って、増幅器１０６の入力
容量をできるだけ小さくして、この容量性ディバイダ効
果を小さくすることが望ましい。

【００５７】増幅器１０６の入力容量は、増幅器自体の
入力容量、プローブチップ１０４の容量、さらにはプロ
ーブチップ１０４と増幅器１０６との間に入り込む分布
容量あるいは寄生容量よりなる。プローブチップ１０４
の容量は、内部導体３０６とシールド３０８との間の容
量である。

【００５８】分布容量（例えば電極配線、ケーブル、ト
レースまたはピンより生じる容量）は、例えば、増幅器
１０６をできるだけプローブチップ１０４に近付けて取
り付けることにより減少させることができる。そのため
に、増幅器１０６は、図１１に示すようにプローブ１０
２のボディ１０８の内部に取り付けられる。増幅器１０
６は、ボディ１０８内への取付けを容易にするため、Ｉ
Ｃ、ハイブリッドマイクロ回路あるいはミニチュアＰＣ
Ｂとして形成することもできる。

【００５９】プローブチップ１０４の容量（内部導体３
０６とシールド３０８との間の）も最小限に抑えるべき
である。しかしながら、微細ピッチ用のプローブサイズ
（すなわち小さい活性領域）とするためにシールド３０
８と導体３０６との間のギャップを小さくすると、この
容量が増加する。これらの相対立する要求は成端リング
５０２、６１６を用いることによって解決される。薄い
成端リングを用いることにより、シールド３０８の遮蔽
効果を増大させることができると共に、プローブチップ
１０４に入り込む付加容量を最小限に抑えることができ
る。

【００６０】増幅器１０６の全体の入力容量を最小限に
することは、増幅器１０６の入力の信号強度を増大させ
る結果につながる。この場合、入力容量が小さいと、増
幅器の使用可能な帯域幅が制限される点でトレードオフ
がある。

【００６１】最適なトレードオフは、増幅器１０６の帯
域幅がゼロヘルツから変化が最も速い検出信号より高い
周波数（例えば１０⁹ Ｈｚ）に渡り、かつ全帯域幅にわ
たって利得が一定していることである。残念ながら、こ
のようなトレードオフ不可能である。

【００６２】試験信号はコンデンサ（すなわち結合容量
１０３）を介して取出されるので、プローブ１０２はゼ
ロヘルツにゼロ点を持ち、ある低周波数ｆ₁ にポールを
持つ。そのため、ｆ₁ より低い信号周波数は減衰させら
れる。

【００６３】さらに、増幅器１０６は、増幅器１０６の
能動デバイス中の寄生インピーダンスによって生じる特
有の高周波ロールオフまたはポールを有する。この高周
波ポールは周波数ｆ₂ にある。

【００６４】増幅器１０６のボード線図（デシベルで表
した利得を周波数に対して対数目盛上でプロットしたも
の）の例を図１２に示す（利得線図のみ示し、位相線図
は省略）。利得は低周波ポール（ｆ₁ にある）と高周波
ポール（ｆ₂ にある）との間でほぼ一定である。利得が
比較的安定している、あるいは「平坦」である周波数ス
パン（ｆ₁ 〜ｆ₂ ）は、増幅器の「帯域幅」として知ら
れている。低周波ポールの周波数（ｆ₁ ）は次式によっ
て計算することができる：ｆ₁ ＝１／２πＲ_INＣ_IN ただし、Ｒ_IN＝入力抵抗Ｃ_IN＝総入力容量広い帯域幅を得るためには、ｆ₁ をできるだけ低い周波
数（例えば直流）に下げることが望ましい。そのために
は、ＲINをできる限り大きくするべきである（すなわ
ち、増幅器１０６の入力抵抗を大きくするべきであ
る）。

【００６５】しかしながら、入力容量（前に述べたよう
に、結合容量の大きさと信号減衰の関係に左右される）
を小さくすると、ｆ₁ を低くできる範囲が制限される。
従って、非常に小さい結合容量（例えば５〜１０ｆＦ）
の故にＣ_INを大きくできる範囲が制限されるため、増幅
器１０６に良好な低周波応答を持たせることは困難であ
る。

【００６６】Ｃ_INをより大きくすることにより増幅器の
低周波応答を改善すると、信号の減衰が大きくなって、
その分大きな利得が増幅器に要求されることになる。信
号を過度に減衰させると、増幅器の電気ノイズと識別す
ることができなくなる。従って、増幅器１０６は、直流
と変わらないような「平坦」な利得を持たせて作ること
は不可能であり、設計的にトレードオフしなければなら
ない。このトレードオフは信号強度の低周波性能により
行う。

【００６７】高周波端側では、ｆ₂ をできるだけ高い周
波数に押し上げることが望ましい。こうすることによっ
て、プローブ１０２は信号周波数の最大スペクトルに応
答を示すことが可能となる。ｆ₂ の位置は増幅器１０６
の各特定の設計によって決定される。ｆ₂ を最大限大き
くするためには、増幅器１０６は、寄生インピーダンス
及び分布インピーダンスができるだけ小さくなるように
設計するべきであり、また広帯域能動デバイスを用いる
べきである。

【００６８】アナログ信号を検出するためには、低周波
成分をできるだけ多く維持することが望ましい。従っ
て、ｆ₁ はできる限り低くすべきである。そのために
は、Ｒ_INをできるだけ大きくしなければならない。さら
に、容量結合により検出された信号がさらに減衰を受け
ても増幅器ノイズ中に消失することがない十分な大きさ
を有する場合は、Ｃ_INを僅かに大きくしてもよい。

【００６９】増幅器１０６の高周波応答は、アナログ信
号の変化が最も速い成分に追随するためにできるだけ大
きくするべきである。

【００７０】ディジタル信号他方、ディジタル信号の場
合は、増幅器の高周波応答が低周波応答より重要であ
る。ディジタル信号の変化が急峻なエッジに追随するた
めには、増幅器の良好な高周波応答が要求される。ディ
ジタル信号の低周波成分（微分時になくなる）は、主と
して直流近傍の周波数から成り、これは再生回路１１０
を用いることによって再生することができる（これにつ
いては以下に説明する）。

【００７１】ここで重要なのは、ディジタル信号の変化
エッジのみを取出し、次いでこれらのエッジ成分から信
号を再生するということである。ディジタル信号の変化
エッジを取出すには、増幅器の高周波応答だけが重要で
ある。例えば、最近のディジタルデバイスでは、エッジ
または立上がり／立下がり時間１ｎｓｅｃ（ナノ秒すな
わち１０^-9秒）のものは普通である。このようなエッジ
を確実に検出するためには、増幅器は約３６６ＭＨｚ以
上の周波数に高周波ポールを持つべきである。

【００７２】この条件は下記の計算により求めたもので
ある。Ｖ₁ ＝Ｖ₂ｅｘｐ（−ωｔ）立上がり／立下がり比９０
％の場合：ｅｘｐ（−ωｔ）＝Ｖ₁ ／Ｖ₂ ＝０．１０ ω＝２πｆを用いてｆについて解くと、ｆ＝−ln(0.1) ／２πｔ＝0.366 ／ｔただし、Ｖ１及びＶ２は２つの論理レベル電圧ｔ＝エッジの立上がり／立下がり時間（９０％電圧スイ
ング）ｆ＝周波数（Ｈｚ）。

【００７３】ここで、ディジタル信号を検出するための
増幅器１０６の一実施例の回路設計を図１３に示す。増
幅器１０６は、２つのＩＣ増幅器Ｕ１、Ｕ２とカスケー
ド接続されたトランジスタＱ１を有する。Ｑ１はエミッ
タホロワの回路構成に従い接続されている。この回路構
成は、増幅器１０６の入力インピーダンスを大きくする
のに役立つ。この実施例において、Ｑ１は、米国イリノ
イ州シャウムバーグ（Ｓｃｈａｕｍｂｕｒｇ）のモトロ
ーラ社製になるＮＰＮバイポーラ接合トランジスタ（部
品番号ＭＰＳＨ１０）である。Ｕ１及びＵ２は、米国カ
リフォルニア州サニーベールのシグネティクス・カンパ
ニー社製のＩＣ増幅器（部品番号ＮＥ５２０５Ｎ）であ
る。この回路の抵抗器、コンデンサ及びインダクタの値
は下記の通りである：

【００７４】Ｒ１＝２１．５ＫΩ Ｒ２＝１６．２２ＫΩ Ｒ３＝６１９Ω Ｃ１＝０．０１μＦＣ２＝０．０１μＦＣ３＝０．０１μＦＣ４＝０．０１μＦＣ５＝１．０μＦＣ６＝０．０１μＦＬ１＝フェライトビーズＬ２＝フェライトビーズＬ３＝フェライトビーズ

【００７５】この増幅器は、利得が３７ｄＢ、入力容量
が５ｐＦであることが確認されている。小さな結合容量
を介して交流結合した場合のこの増幅器の性能を試験す
るために、長さ２５．４（１インチ）の５０オームのセ
ミリジット同軸（全外径＝２．１６（８５ミル）、内部
導体外径＝０．５１（２０ミル））をその自由端をラッ
カーで絶縁処理して増幅器の入力に接続し、容量性プロ
ーブとして用いた。このプローブを接続した結果、入力
容量が約７ｐＦに増加した。信号伝達導体の近くにこの
プローブの先端部を置いたところ、結合容量は５０ｆＦ
であった。ＨＰ８７５３Ｃネットワークアナライザ（米
国カリフォルニア州ピャロアルトのヒューレット・パッ
カード・カンパニー社製）を用いて、容量結合されたこ
の増幅器回路は約４ＭＨｚ（ｆ1 ）から５５０ＭＨｚ
（ｆ2 ）の帯域において−６ｄＢの総合利得を持つとい
うことが確認された。位相ずれは、通過帯域全体にわた
って線形性を保持した。

【００７６】当技術分野においては、これ以外にも高利
得広帯域増幅器が多数知られている。上に説明した増幅
器は例示説明のためのものであり、当業者であれば、こ
れと異なる種々の設計を用いることが可能であるという
ことは理解できよう。さらに、改良を加えることによっ
て、上記と同様の増幅器回路で１ＧＨｚ（ギガヘルツす
なわち１０9 Ｈｚ）より広い帯域幅を達成することも可
能であろう。実際、これは、低周波ロールオフ（ｆ1 ）
が２０ＫＨｚより低く（すなわち、ＣIN＝５ｐＦでＲ
IN＞１．６ＭΩ）、高周波ロールオフ（ｆ2 ）が１ＧＨ
ｚ以上である増幅器によって実現される。

【００７７】さらに、帰還をかけることにより上記の増
幅器の特性を個別に細かく調整することもできる。利得
を犠牲にして帯域幅を広くし、安定度を高くするのに負
帰還を用いることは、当技術分野においては周知であ
る。軽度の正帰還が有用な場合もある。ユニティループ
利得（ループ利得１）による正帰還または「ブーツスト
ラッピング」を使用することも広く行われている。ブー
ツストラッピングをかける回路中の点を念入りに選択す
ることによって、様々な効果を達成することが可能であ
る。例えばプローブのシールドにブーツストラッピング
をかけると、高周波ポール（ｆ2 ）がより低くなるとい
う犠牲において、実効入力容量を減少させ、総合利得を
増大させることができる。これより効果が有るのではな
いかと思われるのは、入力バイアス抵抗器にブーツスト
ラッピングをかけて実効入力抵抗を大きくし、これによ
って高周波ポールあるいは総合利得に影響を及ぼすこと
なく低周波ポール（ｆ1 ）を低くすることである。

【００７８】増幅器１０６の利得は、対象のトレースと
プローブチップとの間の距離に左右される結合容量に直
接依存するので、増幅器１０６より出力される信号の振
幅は、プローブチップとプロービング中のトレースとの
間の距離によって激しく変化し得る。その結果、増幅器
飽和に付随する問題が生じることが有る。これを解決す
るため、自動利得制御（ＡＧＣ）回路を増幅器１０６に
組み込んでもよい。ＡＧＣ方式は当技術分野においては
周知である。

【００７９】再生回路１１０の実施例の概略回路図を図
１４に示す。回路１１０は、比較器Ｕ３を用いて構成さ
れる双安定ラッチである。ツェナーダイオードＺ１及び
Ｚ２は、入力線を所定の電圧範囲にクランプする。抵抗
器Ｒ６及びＲ８は、出力“Ｑ”（すなわち正出力）がハ
イのとき正帰還（例えばこの実施例においては１％帰
還）を生じることによって回路１１０にヒステリシスを
与える。同様に、抵抗器Ｒ７及びＲ９は、出力Ｑがロー
のとき同様のヒステリシスを与える。抵抗器Ｒ４及びＲ
５は、コンデンサＣ８と共に比較器Ｕ３に基準電圧を与
える。

【００８０】図示実施例においては、Ｕ３は、米国カリ
フォルニア州ミルピタス（Ｍｉｌｐｉｔａｓ）のリニア
テクノロジース・コーポレーション（ＬｉｎｅａｒＴ
ｅｃｈｎｏｌｏｇｉｅｓＣｏｒｐｏｒａｔｉｏｎ）社
製のＬＴ１０１６比較器である。回路コンポーネントの
値は下記の通りである：

【００８１】Ｚ１及びＺ２＝４００ｍＶツェナー電圧Ｒ４及びＲ５＝３７．５Ω Ｒ６及びＲ７＝５００Ω Ｒ８及びＲ９＝５０ＫΩ Ｃ８＝２７ｐＦ。

【００８２】各コンポーネントが上記の値を有する場
合、回路１１０の入力は±４００ｍＶにクランプされ
る。基準電圧は、入力電圧の２分の１に等しく、入力電
圧に対して５００ｐｓｅｃ（ピコ秒すなわち１０-12
秒）〜１ｎｓｅｃ遅延する（比較的高い周波数で）。回
路のヒステリシスは正負各方向共４０ｍＶに等しい（計
８０ｍＶ）。

【００８３】この実施例の再生回路１１０を前述のプロ
ーブ／増幅器コンビネーションと共に用いた結果、ソル
ダレジスト被覆パッド、トレース、及びビア、さらには
多層ＰＣＢの内層トレースから最高７０ＭＨｚまでのデ
ィジタル信号を十分検出し、かつ再生することができ
た。ただし、この再生回路１１０の実施例は、もっぱら
説明のために記載したものである。比較器Ｕ３として
は、上記のものよりはるかに高速の比較器ＩＣがあり、
それらを使用することも可能である。

【００８４】従来のプローブの容量結合プローブへ転換
一部の用途、特にプローブサイズが小さいことがそれほ
ど重要でない用途の場合、能動型オシロスコーププロー
ブのような従来の多くのオーミック接触式能動型プロー
ブを非接触プローブに転換することができる。これは、
能動型プローブにシールドアダプタを取り付けることに
より達成される。以下、その実施例について説明する。

【００８５】図１５Ａには、従来のオーミック接触式能
動型オシロスコーププローブ１５００が示されている。
図示のオシロスコーププローブ１５００は、ボディ部１
５０２、絶縁ノーズコーン１５０６、プローブチップ１
５０８、及びボディ部１５０２内に設けられた増幅器回
路１５０４よりなる。図示のように、ボディ部１５０２
は通常アースに接続されている。

【００８６】図１５Ｂは、プローブ１５００を非接触プ
ローブへ転換した後の状態を示す。この場合、プローブ
１５００にはシールドアダプタ１５１０が取り付けられ
る。シールドアダプタ１５１０は円錐形の端部１５１２
を持つ円筒である。端部１５１２は、プローブチップ１
５０８と位置を合わせてプローブ１５００の活性領域を
形成するようになっている開口部１５１４を有する。シ
ールドアダプタ１５１０は、アルミニウムのような導電
材料で形成され、電気的に絶縁するため陽極酸化されて
いる。シールドアダプタ１５１０の部分１５１６の内面
は、プローブボディ１５０２（すなわちアース）とシー
ルドアダプタ１５１０との間の電気的接触を確保するこ
とができるように、陽極酸化であってはならない。

【００８７】プローブチップ１５０８は、プロービング
中の導体との偶発的なオーミック接触が起こることがな
いよう、開口部１５１４に対して僅かに内側に引っ込ま
せるべきである。あるいは、プローブチップ１５０８を
シールドアダプタ１５１０の検出端と突き当たるように
する場合は、プローブチップ１５０８は陽極酸化する
か、または薄い絶縁キャップを用いて絶縁するべきであ
る。

【００８８】ここで、非接触プローブに転換可能な能動
型オシロスコーププローブの例をいくつか説明する。こ
のようなプローブとしては、例えばＨＰ１１４１プロー
ブ、Ｐ６２０１プローブ及びＰ６２０４プローブ等があ
る。ＨＰ１１４１は、米国カリフォルニア州ピャロアル
トのヒューレット・パッカード・カンパニー社製の１ｘ
（すなわち利得＝１の）プローブである。ＨＰ１１４１
は１ＭΩの入力抵抗、７ｐＦの入力容量及び直流〜２０
０ＭＨｚの帯域幅を有する。上記のような非接触プロー
ブへ転換すると（シールドアダプタ１５１０により最悪
の場合で２ｐＦの入力容量が入り込むとして）、ＨＰ１
１４１の帯域幅は約１７．７ＫＨｚ〜２００ＭＨｚまで
になる。

【００８９】Ｐ６２０１は、米国オレゴン州ビーバート
ン（Ｂｅａｖｅｒｔｏｎ）のテクトロニクス・インコー
ポレーティド（Ｔｅｋｔｒｏｎｉｃｓ，Ｉｎｃ．）社製
の１ｘ（利得＝１）プローブである。Ｐ６２０１は、１
００ＫΩの入力抵抗、３ｐＦの入力容量、及び直流〜通
常１．１ＧＨｚの帯域幅を有する。上記のような非接触
プローブへ転換すると（シールドアダプタ１５１０によ
り最悪の場合で２ｐＦの入力容量が入り込むとして）、
Ｐ６２０１の帯域幅は約３１８ＫＨｚ〜１．１ＧＨｚに
なる。

【００９０】Ｐ６２０４は、やはり上記テクトロニクス
・インコーポレーティド社製の１０ｘ（利得＝０．１）
プローブである。Ｐ６２０４は、１０ＭΩの入力抵抗、
２ｐＦの入力容量、及び直流〜１ＧＨｚの帯域幅を有す
る。上記のような非接触プローブへ転換すると（シール
ドアダプタ１５１０により最悪の場合で２ｐＦの入力容
量が入り込むとして）、Ｐ６２０４は、約４ＫＨｚ〜１
ＧＨｚの帯域幅を持つ。

【００９１】本発明によれば、物理的接触なしに信号捕
捉が可能なため、ソルダマスクまたはコンフォーマルコ
ーティングの層を介して信号を得ることができる。さら
に、多層ＰＣＢの内側トレースからも信号を得ることが
できる。さらに、本発明プローブは結合容量が小さいた
め、被験回路に与える負荷を常に最小限に抑えることが
でき、しかもプロービングによって外乱に敏感な高速回
路の動作が妨害されることは全くない。

【００９２】本発明のプローブは様々な用途に用いるこ
とができる。例えば、本発明のプローブは、自動位置決
め用のロボットアームに取り付けることができるし、複
数のプローブを自動テスタで用いられる釘のベッド型プ
ローブと同様のアレイの形に固定して用いることもでき
る。あるいは、オシロスコープ、ロジックアナライザと
共に、もしくはエッジコネクタ機能遡及追跡試験時に手
で持って使用することも可能である。

【００９３】本発明のプローブ１０２を使用した自動化
ＰＣＢ試験システムの一例を図１６に１６００として示
す。図示の試験システム１６００は、コントローラ１６
０８、電源装置１６０４、信号源１６０６、測定システ
ム１６０７、マルチプレクサ（ＭＵＸ）１６０５、深針
ベッド（剣山）型治具１６０１、エッジコネクタ１６０
３、ロボットポジショナ１６０９、及び本発明を実施し
たハンドヘルド・プローブ１６１０よりなる。試験する
回路基板またはアセンブリ（ＢＵＴ）１６０２は、エッ
ジコネクタ１６０３及び／または探針ベッド（剣山）型
治具１６０１を介して信号バス１６１３によりシステム
１６００とインターフェイスされる。

【００９４】電源装置１６０４は、信号バス１６１３を
介してＢＵＴ１６０２に直流電源を供給する。信号源１
６０６は、ＢＵＴ１６０２を試験するために必要な試験
信号を発生するアナログ関数発生器、周波数発生器及び
ディジタルパターン発生器等を含む。測定システム１６
０７は、ＢＵＴ１６０２から試験信号を受け取り、分析
するよう構成されている。測定システム１６０７は、複
数のディジタル受信器、シグネチャ解析回路、及び種々
のアナログ及び／またはディジタル計測器（例えばオシ
ロスコープ、ロジックアナライザ、歪み計等）を含む。

【００９５】ＭＵＸ１６０５は、バス１６１２を介して
信号源１６０６から試験信号を受け取り、それらの試験
信号を信号バス１６１３を介してＢＵＴ１６０２の適切
なノードに供給する。さらに、ＭＵＸ１６０５は、信号
バス１６１３を介してＢＵＴ１６０２の適切なノードか
ら信号を受け取り、それらの信号をバス１６１２を介し
て測定システム１６０７に供給する。

【００９６】コントローラ１６０８はボード１６０２の
試験を制御する。コントローラ１６０８は、バス１６１
５を介して信号供給源１６０６と、またバス１６１６を
介して測定システム１６０７とそれぞれ通信する。コン
トローラ１６０８は、制御バス１６１１を介して電源装
置１６０４、ＭＵＸ１６０６及びロボットポジショナ１
６０９と通信する。

【００９７】探針ベッド（剣山）型治具１６０１は、容
量性プローブ１０２及び従来のオーミックプローブ１６
１０を共に複数含むものであってもよい。さらに、容量
性プローブ１０２は、ロボットポジショナ１６０９及び
ハンドヘルドプローブ１６１０と共に使用することもで
きる。これによれば、本発明の非接触プローブの多くの
利点を自動化ＰＣＢテスタで利用することが可能であ
る。

【００９８】以上、本発明を特定の実施例により詳細に
説明したが、当業者であれば本発明の精神及び範囲から
逸脱することなく種々の変更、修正を行うことが可能な
ことは明らかであろう。

【００９９】

【発明の効果】本発明を実施することにより、回路の内
部の信号を高精度で高周波まで観測できるので、回路の
試験、検査、解析、診断において本発明は有益である。
特に以下の諸点において効果が大である。

【０１００】本発明の一つの効果は、プロービングする
対象がビア（貫通孔）、パッド、及びテストポイントに
限定されないということである。本発明のプローブによ
れば、トレースやソルダレジストあるいはコンフォーマ
ルコーティングの下層にある他の部分に対してもプロー
ビングすることができる。さらに、メカニカルジグまた
はロボット式プローブボジショナを用いるならば、細過
ぎるか、密接し過ぎるために手作業あるいは従来の探針
ベッド（剣山）式プロービングが不可能な部分でもプロ
ービングすることができる。

【０１０１】本発明のもう一つの効果は、信号捕捉のた
めに物理的接触が不要なことである。そのために、コン
フォールマルコーティングし、ソルダマスクした汚れて
いるＰＣＢであっても、十分な信頼性をもってプロービ
ングすることが可能である。実際、多層ＰＣＢの内層に
しかないトレースであっても、導電性の平面またはトレ
ースが間に介在していなければ、基板の表面から容量結
合によってプロービングすることができる。

【０１０２】本発明のさらにもう一つの効果は、フロー
ブの入力インピーダンスが非常に高いため、プロービン
グ中の回路に与える負荷の作用を最小限に抑えることが
できるということである。

【０１０３】本発明のもう一つの効果は、高周波試験信
号（例えば、エッジ部の期間が１ｎｓｅｃの１００ＭＨ
ｚ方形波）を取出すことができるということである。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２Ａ】試験のため集録されるべきデイジタル信号の
１例の波形図である。

【図２Ｂ】結合容量を介して微分された図２Ａの信号の
波形例を示す図である。

【図２Ｃ】図２Ｂの信号が再生回路により再生された信
号の波形図である。

【図３】本発明の一実施例の容量結合プローブを被測定
ＩＣに接続した状態を示す斜視図である。

【図４】プローブチップの活性領域を説明するための図
である。

【図５Ａ】本発明の一実施例でのプローブチップの斜視
図である。

【図５Ｂ】図５Ａのプローブチップの断面図である。

【図６Ａ】本発明の第２の実施例のプローブチップの断
面図である。

【図６Ｂ】本発明の第３の実施例のプローブチップの断
面図である。

【図７】本発明の第４の実施例のプローブチップの断面
図及び底面図である。

【図８Ａ】本発明の第５の実施例のプローブチップの側
面図である。

【図８Ｂ】本発明の第５の実施例のプローブチップの正
面図である。

【図８Ｃ】本発明の第５の実施例のプローブチップの底
面図である。

【図９Ａ】本発明の第６の実施例のプローブチップの底
面図である。

【図９Ｂ】本発明の第６の実施例のプローブチップの斜
視図である。

【図９Ｃ】本発明の第６の実施例のプローブチップの変
形実施例の斜視図である。

【図１０】本発明の第７の実施例のプローブチップの斜
視図とプロービングされるＩＣの１部分を示す図であ
る。

【図１１】プローブボディ１０８内でのバッファ／増幅
器１０６の位置を示すための図である。

【図１２】増幅器１０６の周波数特性のボード線図（利
得／田線を示す）である。

【図１３】増幅器１０６の一実施例の概略回路図であ
る。

【図１４】再生回路１１０の一実施例の概略回路図であ
る。

【図１５Ａ】従来技術によるオーミック接触式能動型オ
シロスコーププローブ１５００の断面図である。

【図１５Ｂ】図１５Ａのプローブに本発明を適用して非
接触プローブに変換したものの断面図である。

【図１６】自動化ＰＣＢ試験システムのブロック図であ
る。

【符号の説明】

１０１：アナログ信号あるいはデイジタル信号１０２：（容量結合）プローブ１０３：結合容量１０４，１０４ａ，１０４ｂ，１０４ｃ，１０４ｄ，１
０４ｅ，１０４ｆ，１０４ｇ：プローブチップ１０６：増幅器（バッファ／増幅器）１０８，８０６：プローブボディ１１０：再生回路３０２，８０２：ＩＣチップ３０４，８０４：Ｉ／Ｏピン３０６：内部導体３０８：シールド３１０，６１４ｂ：検出端４０２，４０４：トレース４０６：シールド３０８と内部導体３０６間のスペース５０２，６１６：成端リング５０４：絶縁層６０４：プローブチップの上部６０６：プローブチップの下部６１０ａ，６１０ｂ：絶縁保護キャップ６１２：周溝８０８：切り欠き部１００１，…１００４：Ｉ／Ｏリード１６００：自動化ＰＣＢ試験システム１６０２：ＢＵＴ１６０３：エッジコネクタ１６１０：ハンド・ヘルドプローブ

───────────────────────────────────────────────────── フロントページの続き (72)発明者ジョン・イー・マクダーミットアメリカ合衆国コロラド州ラブランド，スプリング・グレード 8520 (72)発明者ロナルド・ジェー・パイファーアメリカ合衆国コロラド州フォート・コリンズ，パークウエイ・コート 512 (72)発明者エド・オー・シュロッツハウアーアメリカ合衆国コロラド州ラブランド，シエリダン・アベニュー 4319

Claims

【特許請求の範囲】

【請求項１】後記（イ）及至（ハ）を含む回路導体から
の電気信号を捕捉するための容量結合プローブ。（イ）前記電気信号を容量性結合により検出し、検出出
力を出力する検出手段、（ロ）前記検出手段に接続さ
れ、前記検出出力を受信して増幅し、増幅された信号を
出力する増幅手段、（ハ）前記増幅手段に接続され、前
記増幅された信号を受信して、前記電気信号の再生信号
を出力する再生手段。
【請求項２】前記検出手段がプローブチップを有し、該
プローブチップは内部導体とシールド導体とを有し、前
記検出手段の活性領域を定めるように、前記シールド導
体が前記内部導体を包囲するようにされた、請求項１記
載の容量結合プローブ。
【請求項３】前記増幅手段を前記容量結合プローブのボ
ディの内部で前記プローブチップに近接して配置された
ことを特徴とする請求項１記載の容量結合プローブ。
【請求項４】後記（イ）及至（ハ）を含む回路導体から
電気信号を捕捉するための容量結合プローブ。（イ）内部導体と該内部導体を実質的に包囲するシール
ド導体とを含み、前記電気信号を前記回路導体から容量
性結合により検出して検出出力を発生するための活性領
域を有するプローブチップ、（ロ）前記プローブチップ
に機械的に結合されたプローブボディ、（ハ）前記プロ
ーブボディ内で前記プローブチップに近接して配置さ
れ、前記プローブチップに電気的にも接続されて、前記
検出出力を受信し、増幅して、増幅された信号を出力す
るための増幅回路。
【請求項５】前記増幅回路の帯域幅が５００ＭＨｚ以上
で、入力容量が１０ｐＦ以下であることを特徴とする請
求項４記載の容量結合プローブ。
【請求項６】後記（イ）及至（ハ）のステップを含む回
路導体から電気信号を捕捉するための信号捕捉方法。（イ）前記回路導体の隣接回路導体からのクロストーク
から前記電気信号を識別できるように寸法を定めた容量
結合プローブにより前記回路導体をプロービングして電
気信号を容量性結合により検出して検出出力を出力する
ステップ、（ロ）前記検出出力を増幅して増幅された出
力を生成するステップ、（ハ）前記増幅された出力から
前記電気信号を再生するステップ。
【請求項７】後記（イ）及至（ヘ）を含む試験システ
ム。（イ）被試験回路に直流電源を供給するための電源手
段、（ロ）試験信号を発生するための信号源手段、
（ハ）前記試験信号を前記被試験回路の第１の回路導体
に導入するための相互接続手段、（ニ）前記被試験回路
の第２の回路導体からの電気信号を容量性結合により検
出して検出出力を発生する検出手段、（ホ）前記検出手
段に接続され、前記電気信号を受信するための測定手
段、（ヘ）前記信号源手段と前記電源手段と前記相互接
続手段と前記検出手段と前記測定手段、の動作を制御す
るための制御手段。