JP2000500576A

JP2000500576A - 可変電圧素子テスト装置

Info

Publication number: JP2000500576A
Application number: JP9519150A
Authority: JP
Inventors: クック、ピーター・エー; イバンチック、デイビット・エム; チャップリック、ノーム; スタインマイアー、マイケル・シー; チャン、チア−ム; クック、バーノン・ピー
Original assignee: エレクトロ・サイエンティフィック・インダストリーズ・インコーポレーテッド
Priority date: 1995-11-16
Filing date: 1996-11-18
Publication date: 2000-01-18
Also published as: KR19990067608A; EP0861443A1; US5677634A; TW305024B; WO1997017829A1

Abstract

(57)【要約】例えばセラミックキャパシタのようなキャパシタンスを有する複数の電気回路素子22が対応する複数のテストチャンネルにおいて同時に試験される。それらは可変電圧電源10によってストレスを与えられ、その可変電圧電源10は低い電位から高い電位までの広い範囲から選択された電位を生成することができる。素子が電荷を累積する充電電流は電流制御装置16によって選択された線形比率で制御される。電圧センサ28および電流センサ18は累積された電荷および漏洩電流をそれぞれ測定する。電流センサ18は複数の予想された漏洩電流範囲に対して感度を選択することができる。さらに、選択された電位は単一ステップで素子22に供給されることができ、或いは、時間的に傾斜した変化で供給されることができる。プロセッサは素子22について少なくとも予想されるテスト処理を行うために使用されることができる。プロセッサは上記素子に結合されて動作して制御を行い、上記素子から入力を受信する。

Description

【発明の詳細な説明】可変電圧素子テスト装置［発明の技術的背景］本発明は素子の両端間に電位を供給することによって、キャパシタンスを有する電気回路素子にストレスを加える装置、特にこのような素子の高電位特性をテストする装置に関する。本発明は多数の方法で使用されることができるが、特にセラミックキャパシタ等の通常“フラッシュ”テストと呼ばれるテストを行う際に有用である。フラッステスト中、素子は典型的に例えば５０ミリ秒（ｍｓ）の非常に短い時間に素子の電圧レートの二倍以上の高電圧によってストレスを加えられる。続いて、低電圧が供給され、さらに素子が高電圧により損傷を受けているか否かを決定するために漏洩電流が感知される。本発明はフラッシュテストと低電圧テストの両者を行うことができ、多数の素子を同時にテストする多数のテストチャンネルを有するので、従来技術にまさる利点がある。素子の両端間に与えられる電位は低電位から高電位までの広範囲の電位から選択されることができる。例えば、選択可能な電位の範囲は１ボルトの分解能では０乃至−１０００ボルトである。本発明はまた電流を制御し、それによって素子は電荷を累積する。電流制御装置は電荷累積を線形の割合に保持し、その割合も広い範囲にわたって変化することができる。本発明は累積された電荷と漏洩電圧を測定するセンサも含んでいる。漏洩電流センサは複数の予測される漏洩電流範囲に対して選択的に感知性をもつことができる。本発明の他の利点および特質は以下の説明を読むことによって容易に認識されるであろう。［発明の要約］本発明の目的は、従来技術で知られているよりも効率的な方法で素子の高電位特性をテストする装置を提供することである。本発明のさらに別の目的は、多数の素子を同時にテストするための多数のテストチャンネルを具備した装置を提供することである。本発明のさらに別の目的は、選択された電圧を広範囲にわたって供給することができる装置を提供することである。本発明のさらに別の目的は、広範囲にわたって一定の充電電流レベルを与えるように選択的に設定されることができる電流制御装置を含んだ装置を提供することである。さらに本発明の目的は、低電流範囲内の幾つかの大きさの等級にわたって漏洩電流を測定するための感知性を選択的に有する電流センサを含んだ装置を提供することである。この明細書で表され説明されているこれらおよびその他の目的はキャパシタンスを有する電気回路にストレスを加える装置により実現される。その装置は複数の電位の範囲から１つの電位を選択する手段を含んでいる。選択された電位は多数の、好ましくは４個のテストチャンネルの両端間に供給され、それらのチャンネルはそれぞれテストされる素子を含んでいる。電位は素子が電荷を累積することを可能にするため予め定められた期間与えられる。本発明の技術的範囲を逸脱せずにその他の範囲も使用されることができるが、好ましくは選択された電位の大きさは０ボルトから−１０００ボルトの範囲である。装置は素子が選択された一定の割合でのみ電荷を累積することを可能にするための手段を各チャンネルに含んでおり、さらに素子により捕捉された電荷を予め定められた時間の終了時に測定する手段を含んでいる。装置は素子を流れる漏洩電流を測定するセンサを各チャンネルにさらに含んでいる。また電流センサは予測される漏洩電流の範囲に一致させるように選択的に感度を変更することができる。さらに、電位が単一のステップで与えられ、またはランプ方法で長時間にわたって与えられることができる。［図面の簡単な説明］図１は本発明の全体的な機能ブロック図である。図２は本発明にしたがった可変電圧電源の機能図である。図３は本発明にしたがった電流制御および電流感知機能の機能図である。図４は本発明にしたがったある位置からプロセッサへ電圧レベルの情報を提供する電圧監視回路の機能図である。図５は本発明にしたがった好ましいテストプロセスのフローチャートである。図６は可変電圧電源の一部分の詳細な機能図である。図７は本発明にしたがった電流リミッタと放電回路の詳細な機能図である。図８は本発明にしたがった電流センサの詳細な機能図である。［実施例の詳細な説明］図１を参照すると、テストプロセッサ２が両方向の通信リンク６を経てシステム制御装置４へ結合されている。システム制御装置はオペレータ、または例えば階層システムのようにテストプロセッサにより行われる動作を取仕切る高レベルのプロセッサのような別のプロセッサである。通信リンクは、例えばオープンコンピュータバス、直列のデータリンク等の通信の通常の手段である。テストプロセッサは好ましくは予めプログラムされたマイクロプロセッサまたはマイクロコンピュータであり、例えば直列通信チャンネルのように一般的な入力／出力装置８と結合する容量を有することが好ましい。またテストされている素子を横切って供給される選択されたテスト電圧12を与える可変電圧電源10もプロセッサに結合されている。好ましくは電圧電源は基本的に−１ｖステップでプロセッサにより選択可能な０ｖ乃至乃至１０００ｖの範囲の電圧を有する。再度図１を参照すると、好ましくは４つのテストチャンネルがテスト電圧12のラインと回路接地14との間に並列に接続され、各チャンネルはテスト電圧ラインに接続された電流制御装置16と、接地に接続された電流センサ18と、電流制御装置と電流センサの間に位置しこれらと直列の素子、即ちテスト下の装置（ＤＵＴ）22を接続するための１対の端子20、21とを有する。各電流制御装置はテストプロセッサに結合され、プロセッサにより選択されたレベルで定電流を与える。所定の範囲内で複数の電流レベルが選択されることができる。各電流センサもまたテストプロセッサに結合され、チャンネル中のＤＵＴが予め定められた期間に供給されたテスト電圧を有した後、そのチャンネルの漏洩電流のレベルを感知し、その情報をテストプロセッサで利用可能にする。好ましくは電流制御装置は充電電流を１ミリアンペアのステップで１乃至５０ミリアンペア（ｍａ）に限定するように選択的に設定されることができる。電流センサは１乃至１０００ピコアンペア、１乃至１０００ナノアンペア、１乃至１０００マイクロアンペアの範囲の電流を検出するように選択的な感知性を有することができることが好ましい。図１を再度参照すると、放電回路24もまたテストプロセッサ２に結合されている。この回路はテストに続いてＤＵＴを放電するための通路を提供する。各テストサイクルの終了後、プロセッサは例えばテスト電圧を実質上０ｖにプログラムすることによって、テスト電圧を消去し、放電信号26を放電回路へ送信する。この信号は放電回路がテスト電圧ラインと接地の間に非常に低いインピーダンス通路を与えるようにさせ、それによって放電通路を提供する。またＤＵＴの両端の個々の電圧を感知しその情報をプロセッサに提供する電圧センサ28もテストプロセッサ２に結合されている。ＤＵＴの両端の電圧レベルはテスト電圧の消去された後、しかしＤＵＴの放電前に感知される。電圧センサはテスト電圧を感知できることが好ましく、それによってプロセッサは選択されたテスト電圧が実際にＤＵＴの両端に供給されたことを確信することができる。図２を参照すると、可変電圧電源10（図１）がさらに詳細に示されている。符号30で示されている主電源は、変成器の２次巻線32からパワーを引出すように示されており、変成器は１次巻線が標準的な電力線の電圧、即ち１１０ｖＡＣに接続されるとき２次巻線を横切って好ましくは約６００ｖＲＭＳを与える昇圧変圧器である。２次巻線は全波整流器34に結合され、その出力は調整器（ＲＥＧ）36と定電流負荷（ＣＣＬ）38からなる直列のネットワークを横切って結合され、前者は整流器の正の出力（主電源＋）に接続され、後者は整流器の負の出力（主電源−）に接続されている。ＲＥＧとＣＣＬの接続点は回路接地14に接続され基準電位とされる。ツェナーダイオードＤ１と直列抵抗Ｒ１の直列ネットワークが並列に接続されており、そのツェナーダイオードＤ１の陽極は整流器の負の出力に接続されている。主電源−40の大きさはＲＥＧ36の入力42における信号により制御される。後述するように主電源−電圧は選択されたテスト電圧の半分であることが好ましい。図２を再度参照すると、全体を符号44で示されている倍電圧電源はＲＥＧ46とＣＣＬ48との間の接続点が主電源からの主電源−40電圧を基準とする点を除いて主電源と同一である。したがって倍電圧電源からの基準とされた負の出力50（倍電圧電源−）は主電源の負の出力に重畳されている。倍電圧電源−の電圧の大きさはＲＥＧ46の入力52に存在する信号により制御される。演算増幅器54の出力はこの入力52に結合されている。増幅器の非反転入力は、好ましくは等しい抵抗値の抵抗Ｒ４、Ｒ６からなる電圧分割装置の中央点に結合され、電圧分割装置は倍電圧電源−電圧と回路接地電位との間に結合されている。したがって非反転入力の信号は倍電圧電源−の半分である。反転入力の信号は主電源からの主電源−電圧40である。いつでも、倍電圧電源−は主電源−の二倍ではなく、ＲＥＧ46でその差が感知され、ＲＥＧは差を無くすために倍電圧電源−の電圧に調節する。図１、２を参照すると、主電源の調整器36の入力42が演算増幅器56の出力に結合されており、その反転入力は入力抵抗Ｒ３を通って主電源−電圧に結合されている。増幅器の非反転入力は入力抵抗Ｒ９を通ってアナログマルチプレクサ58の出力に結合されている。マルチプレクサは２つの入力を受信し、一方の入力は好ましくは固定した低いテスト電圧（低テスト電圧＋）60であり、他方の入力はデジタルアナログ変換器（ＤＡＣ）62の出力から来る。その出力に結合されるマルチプレクサの入力の選択はテストプロセッサ２からの信号（テスト電圧選択）64 により制御される。ＤＡＣへの入力はテストプロセッサからのテスト電圧デジタル値66である。好ましくはＤＡＣは０ｖ乃至−１０００ｖのボルトの範囲で−１ボルトのテスト電圧分解能を与えるために１／１０２４分解能を与えるため少なくとも１０ビットの変換器である。テスト電圧値はしたがってテストプロセッサからの１０ビットデジタルワードである。テスト電圧選択信号64はアナログマルチプレクサが構成される態様に基づいてテストプロセッサからの１以上のデジタルビットである。動作において、テスト電圧値に対応する電圧、または低テスト電圧＋のいずれかが抵抗の形態にしたがって利得を提供する増幅器56に与えられ、増幅器の出力は主電源−電圧レベルを選択されたテスト電圧の１／２に対応させるように調整器36を駆動する。図１、２を再度参照すると、選択されたテスト電圧が段階的にまたはランプ方法（連続的変化法）でＤＵＴへ供給されることができる。キャパシタＣ１と２つの単極単投スイッチＳＷ１、ＳＷ２を有するランプ回路も直接増幅器56の非反転入力に結合されている。主電源−電圧が選択された値へ傾斜変化して低下するように、キャパシタはＳＷ２のコンタクトを閉じることによって回路接地へ結合されている。コンタクトはテストプロセッサからの信号（エネーブルランプ）68により閉じられる。接地に結合されているＣ１により、増幅器の非反転入力はすぐにはアナログＭＵＸの電圧出力には上昇せず、Ｒ９、Ｃ１の充電時間に基づいた時間を経てそのレベルになる。プロセッサは続いてＳＷ１のコンタクトを閉じることによりＣ１を放電し、その閉成は実効的にＣ１の端子を短絡し、それ故放電通路を提供する。ＳＷ１はテストプロセッサからの信号（ディスエーブルランプ）により閉じられる。図３および７を参照すると、４つのテストチャンネルがより詳細に示されている。各チャンネルの電流制御装置16は選択されたテスト電圧（倍電圧電源−）とＤＵＴ22の間に直列に接続されている。電流制御装置は好ましくはＤＡＣ74の出力から得られるアナログ信号（電流リミット選択）72により制御され、その出力はテストプロセッサ２からのデジタル電流リミット値76によって決定される。好ましくはＤＡＣ74は１０ビットＤＡＣである。この実施形態では電流制御装置の分解能は約１ｍａであり、これは６ビットＤＡＣのみを必要とするが、それを超過するビットの分解能もソフトウェアを通じて線形の調節に使用されることができる。各電流制御装置は好ましくはトランジスタ増幅器80のコンダクタンスを制御する増幅器78を含んでいる。示されているように、増幅器78は演算増幅器であり、その非反転入力はトランジスタ80のベースでバイアスレベルを決定する電流リミット選択信号に結合されている。増幅器の反転入力は光アイソレータ増幅器 82を経て抑止信号（抑止１）に結合される。抑止信号はテストプロセッサ２から来る。抑止信号が真であるとき、増幅器78の反転入力の信号はトランジスタ80のベースをカットオフへバイアスさせ、それによって電流制御装置を通る漏洩電流を除く全ての電流を停止する。抑止信号はＤＵＴがない電流チャンネルをカットオフするためプロセッサにより使用されることができる。トランジスタ80のコレクタ回路は電流増幅器回路に結合され、ダーリントン結合トランジスタ84、86を含んでいる。電流増幅はトランジスタ84のベース回路のパワーレートの要求を減少する。トランジスタ84のベースは主電源−から１つのダイオードの電圧降下だけバイアスされ、主電源−の大きさは常に倍電圧電源−の大きさの半分であるので、テスト電圧は常に２つのトランジスタ80、86間で基本的に等しく分割される。この分割は電流制御増幅器に必要なパワーレートを半分に減少する。図３および８を参照すると、示された電流センサ18は好ましくは演算増幅器90 を含み、その非反転入力は回路接地に結合されている。増幅器の反転入力はＤＵＴ22の端子21と負のフィードバック回路92に結合され、そのフィードバックのインピーダンスはテストプロセッサ２により選択可能である。動作において、フィードバックの値は電流感知範囲を決定する。フィードバックはテストプロセッサからの複数の信号（電流レンジ選択）94により選択される。これらの信号は３つのレンジ信号と、フィルタ信号として図８で詳細に示されており、これらの全ての信号はそれぞれ１つ１つが複数の単極単投スイッチＳＷ３−ＳＷ６を制御する。全てのスイッチが開いた状態では、フィードバックは好ましくは最高の利得形態である抵抗Ｒｆ３だけからなる。例えば抵抗Ｒｉは約４Ｋオームであり、Ｒｆ３は５００Ｍオーム程度であり、約１００，０００の利得を与える。信号のレンジ１とレンジ２が真である時、フィードバックは抵抗Ｒｆ３と並列する抵抗Ｒｆ２からなる。好ましくはＲｆ２は大きさがＲｆ３の１００分の１で、この例では、利得を約１０００へ実効的に減少する。レンジ１が真であり、レンジ３が真であるとき、フィードバックはＲｆ３と並列の抵抗Ｒｆ１からなる。好ましくはＲｆ１はＲｆ３よりも大きさが５桁少なく、この例では利得を約１へ減少する。この例では、センサ増幅器90は約１、１０００、１００，０００の選択可能な利得に基づいて３つの電流レンジを有する。フィルタ信号が真であるとき、ＳＷ６はまたキャパシタが抵抗フィードバックと並列に位置されることを可能にする。これによりプロセッサはフィードバック回路中に高周波数バイパスを選択的に含む。図８を参照すると、スイッチＳＷ３−ＳＷ６は単極単投ＣＭＯＳアナログスイッチ、例えばＤＧ４１１カッドスイッチを使用して構成されることが好ましい。ＣＭＯＳスイッチは若干漏洩電流を発生し、Ｒｆ３だけがフィードバックにある構造は１乃至１０００ｐａ範囲で電流を感知することを目的とするので、ＳＷ３はフィードバック回路から通路Ｒｆ１／ＳＷ４とＲｆ２／ＳＷ５をさらに隔離するために使用される。ＳＷ４とＳＷ５は並列であるので、それらの漏洩電流は加算的であるがＳＷ３はＳＷ４とＳＷ５により発生する漏洩電流を遮断し、これらの２つの通路を通る漏洩電流を約半分に実効的に減少する。また、好ましくは増幅器90の反転入力はＳＷ３のドレインに接続され、増幅器の出力はＳＷ４−ＳＷ６のソースに接続される。電子スイッチは対称的ではなく、ＤＧ４１１ではドレイン漏洩電流はソース漏洩電流よりも測定電流が少ないので、これらの接続はさらに漏洩電流フィードバックを減少する。他のタイプの電子スイッチを使用した実施形態では、非対称の漏洩電流を増幅器との接続をアレンジすることに考慮するべきである。図３を参照すると、各電流センサ増幅器の出力はそれぞれアナログマルチプレクサ96の入力へ結合され、その出力はアナログデジタル変換器（Ａ／Ｄ）98へ結合される。出力に結合されるマルチプレクサの入力の選択はチャンネル選択信号 100 により制御され、この信号は好ましくは個別的に４つの入力を選択するのに十分な幅の複数のデジタル信号である。チャンネル選択信号はテストプロセッサ２から来る。Ａ／Ｄ98の出力はテストプロセッサへ戻る信号（選択されたチャンネル電流値）102 である。好ましくはＡ／Ｄは選択されたチャンネルの電流値に対応する１０ビット出力（選択されたチャンネル電流値）を提供する。図３、４を参照すると、ＤＵＴを予め定められた時間にわたって充電する電圧は電圧感知回路28によりテストプロセッサへ通知され、電圧感知回路28はアナログデジタル変換器106 により使用可能なレベルへ電圧を変換するための複数の電圧変換器（ＶＴ）104 を含んでいる。電圧変換器の出力はそれぞれアナログマルチプレクサ108 の入力に結合され、その出力はＡ／Ｄの入力に結合されている。アナログマルチプレクサはテストプロセッサからの複数のデジタル信号（センサ電圧選択）110 により制御され、Ａ／Ｄの出力はテストプロセッサへ通信する少なくとも１０ビットのデータビット（選択された電圧値）112 である。図３、７を参照すると、チャンネルのＤＵＴの充電通路はＤＵＴと電流制御装置を経て、電流のセンサ増幅器90の反転入力の仮想接地から倍電圧電源−電圧までの正から負である。ＤＵＴの近くに示されているプラスおよびマイナス符号はテストの充電位相期間中にＤＵＴに与えられる電荷の極性を示している。ＤＵＴを放電するため、プロセッサはテスト電圧を除去し、放電信号26を図７で詳細に示されている放電回路24へ通信する。放電信号は光アイソレータ増幅器114 へ送られ、電流増幅器116 を通って、２つのトランジスタ増幅器118 、120 から構成された非常に低いインピーダンスの回路121 をエネーブルする。その信号はトランジスタ増幅器118 のベースへ供給され、そのコレクタ回路はトランジスタ増幅器120 を経て回路接地へ結合されている。主電源−電圧はトランジスタ120 の順バイアスを与え、放電信号はトランジスタ118 を順バイアスさせる。これが行われたとき、２つのトランジスタと、直列のダイオードネットワーク122 と、ＤＵＴを経て回路接地から電流センサ増幅器90の仮想接地までの放電通路を開く。主電源−の大きさは常に倍電圧電源−の大きさの半分であり、主電源−はトランジスタ120 のベースに供給されるので、放電されるテスト電圧は本質的にトランジスタ120 と118 の間で均等に分割される。これは非常に放電回路のパワーレートの要求を減少させる。非常に低いインピーダンスの回路121 は前述したように複数の並列の同一のトランジスタ増幅器回路を具備し、トランジスタ増幅器回路を経て回路接地へのインピーダンス通路を最少にすることが好ましい。図２、６を参照すると、主電源の定電流負荷38は好ましくはトランジスタ増幅器124 を含むものとして示されており、トランジスタ増幅器124 のベースはＲ１とＤ１の間に結合されている。Ｄ１はベース上に定バイアスを与え、トランジスタを通る電流を一定にする。この定電流負荷は主電源が線形領域で動作することを確実にする。倍電圧電源の定電流負荷48は素子と構造において同一であることが好ましい。主電源調整器36はトランジスタ増幅器126 として示されており、そのベースは電流増幅器128 により駆動される。トランジスタ増幅器126 はその線形領域で動作され、その動作において回路接地と主電源＋との間のインピーダンスを決定する。主電源−を負の最大にするため、トランジスタ回路126 は最大のコンダクタンスになり、それによって回路接地と主電源＋との間に非常に低いインピーダンスを生成する。主電源−を基本的に０ｖに駆動するため、トランジスタ増幅器126 は回路接地と主電源＋との間に最小のコンダクタンスを生じさせる。好ましくは調整増幅器36は、主電源−を最大にすることが所望されるとき、接地と主電源＋との間のインピーダンスを最小にするために並列の複数のこのようなトランジスタ増幅器である。図５を参照すると、テストプロセッサへ予めプログラムされる好ましいプロセスが示されている。このプロセスは充電電流レベルが130 でテストプロセッサにより設定されるとき開始し、テスト電圧は設定され、132 でテストプロセッサによりＤＵＴへ供給される。充電電流レベルとテスト電圧レベルを設定する値は事前にシステム制御装置によってテストプロセッサへ通信される。テスト電圧を供給後、テストプロセッサは134 で例えばタイミングループへ入り、ＤＵＴが予測された方法でテスト電圧により影響を受けるのを待機するなど、予め定められた時間を待機する。例えばＤＵＴがキャパシタであるならば、プロセッサが待機する時間はキャパシタがテスト電圧まで充電するのに必要な時間であり、電流制御装置の一定の充電電流設定を考慮する。予め定められた時間の待機後、各チャンネルの漏洩電流がチャンネルのそれぞれの電流センサを介してテストプロセッサにより136 で測定される。漏洩電流の測定前に、テストプロセッサは予測される漏洩電流の範囲に整合するように電流センサの電流範囲を設定する。範囲の設定情報もシステム制御装置により送信され、それはテストされる素子のタイプに基づいている。漏洩電流の測定前、測定後、または測定中に、回路接地に関して各ＤＵＴを横切る電圧は138 でテストプロセッサにより測定される。これはテスト電圧がＤＵＴで適切な影響を有していることを確実にする。例えばＤＵＴがキャパシタであるならば、この手段によって、テストプロセッサは各キャパシタが実際にテスト電圧レベルに充電されることを確実にする。テスト電圧は、テストプロセッサによって可変電圧電源へ通信されるテスト電圧値に対応することを確実にするために、140 でテストプロセッサによりチェックされる。対応していないならば、適切なエラーメッセージがエラーメモリに設定され、その後システム制御装置へ通信される。いずれの場合でも、テスト電圧は144 でディスエーブルされ、146 でＤＵＴは放電される。これに続いて、テスト期間中にその位置に各チャンネルがＤＵＴを有するかを決定して、また高いテスト電圧がチャンネルの１以上のＤＵＴを破壊しているか否かを決定するために 148 で低いテスト電圧が供給される。低いテスト電圧の供給後、各チャンネルを通って顕著な漏洩電流が存在するか否かを見るため、電流センサは150 で再度テストプロセッサにより読取られる。チャンネル中に顕著な電流が検出されなかったならば、適切なエラーメッセージ（例えば“ＤＵＴは存在せず”）が152 でそのチャンネルに属するエラーメモリに記憶される。これらの動作の後、エラーメモリ中に記憶されている情報を含んだ結果が154 でシステム制御装置へ報告される。ステップ 148〜154 で、ＤＵＴの存在を決定する低い電圧テストが例えばステップ132 でテスト電圧を供給する前等、プロセス開始時にも行われる。前述の説明および図面は単なる例示の目的で与えられたものであり、本発明は開示された実施形態に限定されることなく、特許請求の範囲に規定されている本発明の技術的範囲内に全ての代替、変更、変形、および素子の再構成が含まれることを意図していることが理解されよう。

───────────────────────────────────────────────────── フロントページの続き (72)発明者イバンチック、デイビット・エムアメリカ合衆国、カリフォルニア州 92116、サン・ディエゴ、ケンジントン・ドライブ 4759 (72)発明者チャップリック、ノームアメリカ合衆国、カリフォルニア州 92128、サン・ディエゴ、フェアーライ・ロード 17569 (72)発明者スタインマイアー、マイケル・シーアメリカ合衆国、カリフォルニア州 92057、オーシャンサイド、ロス・アラモス・ウェイ 4665シー (72)発明者チャン、チア−ムアメリカ合衆国、カリフォルニア州 92025、エスコンディード、アラモ・レーン 710 (72)発明者クック、バーノン・ピーアメリカ合衆国、カリフォルニア州 92026、エスコンディード、ムーンライト・グレン 2449

Claims

【特許請求の範囲】１．電気キャパシタンスを有する素子に対して電気ストレスを与えてその素子をテストする装置において、（ａ）電位の範囲から１つの電位を選択する手段と、（ｂ）予め定められた時間中、電気ストレスを与えて電荷を累積するために素子の両端間に選択された電位を供給する手段と、（ｃ）選択された比率に電荷の累積を制限する手段と、（ｄ）予め定められた時間の終了時に素子により獲得された電荷を測定する手段とを具備していることを特徴とする装置。２．前記素子を通る漏洩電流を測定する手段をさらにを具備している請求項１記載の装置。３．漏洩電流を測定する手段は複数の範囲にわたって電流を検出するために感度を選択することができる請求項２記載の装置。４．電荷の累積を制限する手段は、（ａ）電流レベルの範囲から１つの電流レベルを選択する手段と、（ｂ）素子への電流および素子からの電流を選択されたレベルに制限する手段とを具備している請求項１記載の装置。５．電荷の累積を制限する手段は、（ａ）電流レベルの範囲から１つの電流レベルを選択する手段と、（ｂ）素子への電流および素子からの電流を選択されたレベルに制限する手段とを具備している請求項２記載の装置。６．（ａ）素子に対して少なくとも１つの規定されたテスト処理を行い、電位を選択する手段に結合されて動作する処理手段と、素子により獲得された電荷を測定する手段と、電荷の累積を制限する手段と、（ｂ）前記処理手段に結合されて動作して直列回路中の漏洩電流を測定する手段とをさらに具備している請求項１記載の装置。７．さらに、前記処理手段に結合されて動作し、素子を放電させる手段を具備している請求項６記載の装置。８．さらに、選択された電位を段階的または傾斜変化して選択的に供給する手段を具備している請求項１記載の装置。９．電気キャパシタンスを有する複数の素子に対して電気ストレスを与えて素子をテストする装置において、（ａ）電位の範囲から１つの電位を選択する手段と、（ｂ）予め定められた時間中、電気ストレスを与えてそれぞれ電荷を累積するために各素子の両端間に選択された電位を供給する手段と、（ｃ）選択された比率にそれぞれの電荷の累積を制限する手段と、（ｄ）予め定められた時間の終了時にそれらの素子により獲得された電荷を測定する手段とを具備していることを特徴とする装置。１０．さらに、素子を通る各漏洩電流を測定するために各素子に対してそれぞれ１つづつ結合された複数の電流センサを具備している請求項９記載の装置。１１．電流センサは、複数の範囲にわたって電流を検出するために感度を選択することが可能である請求項１０記載の装置。１２．電荷の累積を制限する各手段は、（ａ）電流レベルの範囲から１つの電流レベルを選択する手段と、（ｂ）各素子に結合され、選択されたレベルに各素子への電流および各素子からの電流を制限する手段とを具備している請求項９記載の装置。１３．電荷の累積を制限する各手段は、（ａ）電流レベルの範囲から１つの電流レベルを選択する手段と、（ｂ）各素子に結合され、選択されたレベルに各素子への電流および各素子からの電流を制限する手段とを具備している請求項１０記載の装置。１４．（ａ）素子に対して少なくとも１つの規定されたテスト処理を行い、電位を選択する手段に結合されて動作する処理手段と、素子により獲得された電荷を測定する手段と、それぞれの電荷の累積を制限する手段と、（ｂ）前記処理手段に結合されて動作して素子を流れる各漏洩電流を測定する手段とをさらに具備している請求項９記載の装置。１５．さらに、前記処理手段に結合されて動作し、素子を放電させる手段を具備している請求項１４記載の装置。１６．さらに、選択された電位を段階的または傾斜変化して選択的に供給する手段を具備している請求項９記載の装置。１７．キャパシタンスを有する素子に対して電気ストレスを与えてテストするプロセッサのためのテストプロセスにおいて、（ａ）電流リミットを選択し、選択された電流リミットに素子を流れる充電電流を制限するように素子に直列に結合された電流制御装置をプログラムし、（ｂ）電気ストレスを与える電圧を選択し、（ｃ）素子の両端間に選択された電気ストレスを与える電位を供給するために素子の両端に結合された可変電圧電源をプログラムし、（ｄ）予め定められた時間待機し、（ｅ）素子を流れる漏洩電流を測定し、（ｆ）素子により累積された電荷を測定し、（ｇ）素子の両端間に印加された電気ストレスを与える電位を除去し、（ｈ）素子を放電し、（ｉ）素子が電気ストレスを与える電位によって動作不能にさられているか否かを決定するのに十分な電位を素子の両端間に供給し、（ｊ）漏洩電流が存在する場合にはそれを測定し、（ｋ）漏洩電流が存在しない場合には対応するエラー指示をプロセッサに提供する各ステップを含むことを特徴とするテストプロセス。１８．（ａ）素子の両端間に供給されている電気ストレスを与えられている電位をチェックしてそれが選択された電気ストレスを与える電位と整合するか否かを決定し、（ｂ）否であった場合には対応するエラー指示をプロセッサに提供する請求項１７記載のプロセス。