JPH07505016A - 熱を取り去るためのブリッジを持つｆｅｔチップ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 熱を取り去るためのブリッジを持つＦＥＴチップ発明の技術分野、 この発明は、電界効果トランジスタを有する半導体に関するもので、隣接する電 界効果トランジスタのソースを結ぶブリッジが熱取り去り面に対して設けられた ブリッジと同じであり、その結果、電界効果トランジスタのソースから熱が除去 される半導体に関する。

発明の背景 コプレーナ型電界効果トランジスタ及び特にガリウム・ひ素手導体ＦＥＴには、 従来から、隣接するＦＥＴのソースを結ぶメッキされたエアー・ブリッジ（ｐｌ ａｔｅｄ　ａｉｒ　ｂ’ｒｉｄｇｅ）が設けられていた。この半導体チップは支 持基板上に設けられ、熱はＦＥＴジャンクションから半導体チップ及び支持基板 を通して取り去られる。半導体チップの材料は熱不導体であり、その結果、トラ ンジスタは熱制限的（ｈｅａｔ−１１ｍ１ｔｅｄ）である。ソース間のエアー・ ブリッジはかなりの熱を除去するには構造的に十分でなく、ソースを接地するの に使用されるのみである。特にガリウム・ひ素のような半導体材料は熱不導体で あるため、半導体チップ材料は、熱的経路を減らすためにスライス処理によって 可能なだけ薄く研磨されることがある。しかし、このような薄いチップは外力に よるクラブキングを受け易くなる。コプレーナ型ＦＥＴを支持基板の方を向くよ うに逆向きにすることは公知であって、１９８４年４月に発行された“Ｉ　ＥＥ ＥＥｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ”第ＥＤＬ−５巻第４号に 掲載されたＲ、Ｌ、カミザ他著の論文ｒＦＩｉｐ−Ｃｈｉｐ　Ｇａｌｌｉｕｍ　 Ａｒ５ｅｎｉｄｅ　ＦＥＴ　ｗｉｔｈ　Ｇａｔｅ　ａｎｄ　Ｄｒａｉｎ　Ｖｉａ Ｃｏｎｎｅｃ　ｔ　１ｏｎｓＪに記載されている。しかし、この論文での構造は 大電力ＦＥＴデバイス、特にガリウム・ひ素で形成されたものの性能を向上させ るための熱除去の改善には役立たない。

発明の概要 この発明の理解を助けるために述べると、要するに、この発明は、熱除去用のブ リッジを有するＦＥＴチップに関するものであり、該ブリッジは金属で作られて いて電気的接続と冷却とを行・）。ブリッジは基板に対して取り付けられ、物理 的な支持と冷却とを行う。

したがって、この発明の目的及び利点は、ソースからソースへ取り（］けられた 実質的な熱除去用のブリッジを有し、熱除去デバイスがチップ面から直接にソー スにおいて熱を取り去るようにブリッジに対して取り付けられているＦＥＴチッ プを提供することである。

この発明の他の目的及び利点は、ソース間を結ぶブリッジによってトランジスタ から熱が取り去られ、該ブリッジが軌取り去り経路としても動作する大電力ＦＥ Ｔガリウム・ひ素チップを提供することである。

この発明の別の目的及び利点は、添付の図面を参照して以下の詳細な説明及び冒 頭の特許請求の範囲を研究することにより明らかになろう。

図面の簡単な説明 図１は、この発明の熱ブリッジが支持基板とコプレーナ型ＦＥＴとの間に設けら れている半導体チップの等尺図である。

図２は、図１の半導体デツプの線２−２に沿う部分拡大図である。

図３は、Ｖ！Ｊ１の半導体チップの線３−３に沿う部分拡大図であり、基板は除 去されており、また上向きに置かれている。

好適な実施例の説明 図１、図２及び図３は半導体チップ１０を示している。この実施例に関しては、 半導体チップ１０の材料はガリウム・ひ素であるが、この発明の熱抽出構造は池 の半導体材料にも適用可能である。図１及び図２において、半導体チップ１０の 活性面は下向きである。図３においては半導体チップ１０は上向きであり、図１ 及び図２に示す構造を逆向きにしたものである。図１及び図２に示すように、半 導体チップ１０の下側が活性面である。所与の例では、３個のドレーン接続体１ ２．１４．１６と共に３個のＦＥＴ半導体デバイスが示されている。これらのド レーン接続体は半導体チップの注入領域上に位置する。従来どおり、半導体チッ プ１０は２５ミル（０，０２５インチ）の厚さで、活性のドーピングされた領域 は下側の面に近接している。図３に示すように、ドレーン接続体は半導体チップ １０の縁の方へ向かって延びており、それぞれ対応のパッド１８．２０．２２と 接続される。これらの３個のパッドは外部の回路との接続用である（後述）。ド レーン接続体１２．１４．１−６のそれぞれの両側に一対のゲート接続体が配置 される。ゲート接続体２４．２６はドレーン接続体１２に隣接して位置する。ゲ ート接綺体２８．３０はドレーン接続体１４に隣接して位置する。ゲート接続体 ３２．３４はドレーン接続体１６に隣接して位置する。図３に示すように、これ らのドレーン接続体は半導体チップ１０の下面に設けられており、パッド１８． ２０．２２のようなパッドで終わるが、パッドは、この場合には図３に示すよう に、半導体チップ１０の破断部分の向こうにある。

プリン）３６は金属製で、任意のメッキ可能又は蒸着可能な材料から作られる。

ブリッジ３６には２つの主な機能がある。その一つは幾つかの電界効果トランジ スタのソースを電気的に接続することであり、他はソースから熱を運び去ること である。したがって、ブリッジ３６はＦＥＴにおける電界が支持基板材料中に浸 透するのを防止するよう約３ミルの厚さであるのが好ましい。３ミルの銀メッキ 層が適切である。一方、チタン、タングステン、銅及び鉛−錫のような多数メッ キ層が、ＲｂＳｎハンダ又はＲｂＩｎハンダによるチタン、金、銀の一連のメッ キ処理と同様に適切である。ブリッジ３６には穴３８．４０，４２があってゲー トとドレーンの上を通り、ゲートとドレーンとの短絡を防止する。一方、ブリッ ジ３８の上面４４は平らであり、この面によって半導体チップ１０とブリッジ３ Ｇが基板４６から支持される。基板４ａは例えばセラミックのような誘電体の支 持体であるのが好ましい。この誘電体の支持体はアルミナ、ベリリウム、窒化ア ルミニウム、炭化珪素のようなセラミックのクラスに属する。一方、基板４６は 熱を伝える有機誘電体材料であってもよい。基板４６の上面には、半導体チップ １０上のパッドやブリッジに接続される線が印刷される。例えば、印刷された線 ４８．５０．５２（図１）は、ドレーン接続体を形成するように、半導体チップ １０の下側で且つその近い端で（図１参照）、パッド１８．２０．２２とそれぞ れ接触するパッドを備える。同様に、ゲート接続体の線上のパッドも基板４６上 のパッドと接触し、接続が行われる基板４６の外部にゲートへの印刷された接続 線を引き出す。

半導体チップ１０からのブリソノ３６の高さ及び半導体チップ１０からのノく・ ノドの高さは、図３に示すように同じであり、図１に示すように基板４６上面で ノ（・ノドと接触する。このようにして、電気的接続と熱取り去り用の接続とが 同時に行われる。こうした構成により、熱取り去りのために半導体チップ１０を 薄くする必要がな（なる。何故ならば、熱はその発生面から取り去られるからで ある。つまり、通常の２５ミル厚の大型のチップ・ウェーッ１を取り扱うことが できる。ブリソノ３６からの熱の取り去りは、基板４６を熱伝導性が良いように 選択し、熱取り去り点に近接するように構成することにより、容易に達成される 。この構成により、熱をヒートシンクへ伝達するための有効な形状による大電力 集積回路チ・ツブＦＥＴ増幅器を作ることができる。

この発明を現在考え得る最良の実施例について説明したが、この発明については 当業者の能力の範囲内で発明能力を用いることなく多くの修正、変形が可能であ るので、この発明のｉｉ１囲は特許請求の範囲によって定義される。

ＡＮ）−ＩＡＮｅ　ＡＮＮＥＸ　４　ＮＮＥ：ＸＦＥＰＣＴ／ＵＳ　ｑ３／１２ ４９５　’１１へεＥ１５Ｑ５９

Claims (17)

【特許請求の範囲】
1. １．半導体特性を待つ活性面を有する半導体材料の半導体チップと、前記活性面 に設けられ、該活性面上の前記半導体特性の幾つかと接続するための第１の導電 性接続体と、 前記第１の導電性接続体を跨ぐ金属製の導電性ブリッジであって、前記活性面と の電気的接続と熱的接続とを行うブリッジと、を具備し、前記ブリッジを基板上 に設けて、前記半導体チップを支持し且つ該半導体チップから熱を取り去ること ができることを特徴とする半導体デバイス。
2. ２．前記半導体チップの前記活性面上に且つ前記第１の導電性接続体上に接続パ ッドが設けられ、該接続パッドの前記活性面からの高さは前記ブリッジと同じで あり、前記パッドと前記ブリッジとを基板に対して設けて、前記半導体チップを 支持し且つ該半導体チップから熱を取り去ることを特徴とする請求項１記載の半 導体デバイス。
3. ３．前記半導体特性は複数の電界効果トランジスタを含み、前記ブリッジは複数 の穴を備え、該穴のそれぞれは電界効果トランジスタを跨いでいることを特徴と する請求項２記載の半導体デバイス。
4. ４．前記半導体チップはガリウム・ひ素で作られていること特徴とする請求項３ 記載の半導体デバイス。
5. ５．前記半導体チップはガリウム・ひ素で作られていること特徴とする請求項１ 記載の半導体デバイス。
6. ６．それぞれの前記ブリッジは、その跨ぐ電界効果トランジスタを制御して該電 界効果トランジスタの周波数応答を最大にすることを特徴とする請求項３記載の 半導体デバイス。
7. ７．電界効果トランジスタを備えるアクティブ電子装置を有する活性面を持つ半 導体チップと、 前記活性面上に設けられた導電性のドレーン接続体と、前記活性面上に設けられ た導電性のゲート接続体と、前記電界効果トランジスタのソースに接続され、前 記ドレーン接続体及び前記ゲート接続体を跨いで延在し、上面を持つ金属製のソ ース・ブリッジと、前記半導体チップを支持し、該半導体チップから熱を取り去 る基板と、を具備し、前記ソース・ブリッジの前記上面が前記基板に接して前記 半導体チップから熱を取り去り前記半導体チップを支持することを特徴とする電 子装置。
8. ８．前記ドレーン接続体と前記ゲート接続体とのうちの少なくとも一部が接続パ ッドを備え、該接続パッドは前記ブリッジの前記上面と同じ面上に上面を有して おり、これにより該接続パッドも前記半導体チップを前記基板に対して支持する ことを特徴とする請求項７記載の電子装置。
9. ９．前記活性面に複数の電界効果トランジスタが存在し、前記ブリッジは複数の 穴を持ち、該穴のそれぞれが電界効果トランジスタを跨ぐことを特徴とする請求 項８記載の電子装置。
10. １０．前記ブリッジは金属製であることを特徴とする請求項９記載の電子装置。
11. １１．前記基板は誘電体であることを特徴とする請求項１０記載の電子装置。
12. １２．前記基板は熱伝導性の良い材料からなることを特徴とする請求項８記載の 電子装置。
13. １３．前記ブリッジは、製造及び組み立ての期間でのチップ・クラッキングを低 減するよう強度を増すために十分厚いことを特徴とする請求項９記載の電子装置 。
14. １４．活性面に電界効果トランジスタを有する半導体チップから熱を取り去る方 法であって、 前記電界効果トランジスタのゲート及びドレーンを、前記半導体トランジスタを 支持し該半導体チップのソースから熱を取り去るに足る大きさのソース・ブリッ ジで跨ぐステップと、 前記半導体チップを前記ソース・ブリッジと共に熱取り去り兼チップ支持基板に 対向させて取り付け、前記半導体チップを支持し前記ソースから熱を取り去るス テップと、 を備える方法。
15. １５．前記の跨ぐステップは、製造及び組み立ての期間にチップに与えられる損 傷を低減するために前記半導体チップの頑丈さを増すように十分な強度を持つソ ース・ブリッジを形成するステップを含むことを特徴とする請求項１４記載の方 法。
16. １６．前記半導体チップの前記活性面にドレーン及びゲートへのドレーン接続体 及びゲート接続体を形成するステップと、ソース接続体と前記ドレーン接続体と に、前記ソース・ブリッジと同じ高さの接続パッドを形成するステップと、 前記ソース・ブリッジと前記接続パッドとを支持兼熱取り去り用基板に対して取 り付けるステップと、 を更に備えることを特徴とする請求項１４記載の方法。
17. １７．前記の跨ぐステップは、製造及び組み立ての期間にチップに与えられる損 傷を低減するために前記半導体チップの頑丈さを増すように十分な強度を持つソ ース・ブリッジを形成するステップを含むことを特徴とする請求項１６記載の方 法。