JPH07503332A - レジスティブメモリ・エレメント - Google Patents
レジスティブメモリ・エレメントInfo
- Publication number
- JPH07503332A JPH07503332A JP5507562A JP50756293A JPH07503332A JP H07503332 A JPH07503332 A JP H07503332A JP 5507562 A JP5507562 A JP 5507562A JP 50756293 A JP50756293 A JP 50756293A JP H07503332 A JPH07503332 A JP H07503332A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- target value
- duration
- pulse
- treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Computational Linguistics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Semiconductor Memories (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
レジステイブメモリ・エレメント
この発明は、ニューラルネットワーク内にシナブチイックエレメントとして使用
するのに最適なレジステイブ(抵抗性)メモリエレメントに関する。
レジステイブメモリエレメントは、通常、 2つの電極間に配設される抵抗層(
レジステイブメモリ)を形成する0例えば、そのエレメントにアクセスを与える
ような金属層である。
その抵抗層は通常、ホストマテリアル(主材料)例えばアモルファスシリコンで
形成され、それはその主要な特性を改善するために1つのドーパントを含んでい
る。また、そのメモリエレメントは1つのアクティブスペシーズ(放射性種)を
含み。
それはまた、電気的な流れの状態における実質的な一部分を演じ、その抵抗層の
抵抗の度合いを調整する。このアクティブスペシーズは通常、そのホスト中に分
散された微分子または原子と同じ程度の小さな金属である。
(シナブチイックエレメントは通常、多数のエレメント内の層を構成する0例え
ば、10’〜10”個が単一基板の上にサポートされている。この基板はそれら
エレメントの全てをサポートする機構を提供するが、この基板はそのエレメント
の性能においては、僅かな効果が有るか、または効果が皆無である。)
各エレメント(戯 独自の分離した電極を持っていてもよく、 また所望により
それらの層がネットワークに接続できてもよい、 また、 どのエレメントが他
のエレメントと、その1つまたは両方の電極を共用してもよい、これは、それら
エレメントが固有なネットワークパターンに永久的に接続されていることを意味
する。エレメントの層は1つの適当な基板上にさまざまな層をデポジット(沈積
)することによって便宜的に製造されている。それらの層は、例えばマスキング
およびエツチングなどのよく確立された技術を利用することによりパターン化さ
れてもよい。
上述された抵抗層は通常、アクティブスペシーズを含んだホストマテリアルから
形成されている。それらのエレメント、V、Go、Ni、Pd、FeおよびMn
は、ホストマテリアルとしてアモルファスシリコンと共に使用するためのアクテ
ィブスペシーズとしては特に最適なものである。
そのアクティブスペシーズは、このアクティブスペシーズの無い1つの電極を作
ることにより、あるいは、そのホストへマイグレート(移動)させるようにする
ことで、便宜的にメモリエレメントに導入(introduce)される、この
マイグレーションの行程は「フォーミング」であり、これは、高電圧の供給、例
えば8〜35ボルト程度の電圧を短時間、例えば200〜1000ns与える行
程から構成される。 このフォーミング行程は、極めて高い値(実際には無限値
)からそのエレメントの抵抗を、ニューラルネットワークに使用するのに最適な
仇 例えば105〜lOφΩ以内の値に減少させる。
このようなフォーミングは、そのホストマテリアルをその抵抗に初期の値を与え
るためアクティブスペシーズを導入することが強調されている。このフォーミン
グ後には、抵抗値は目標値に調整されることもでき、またその抵抗値をエレメン
トの寿命内に幾度も調整することも可能である。そのエレメントの抵抗はそのメ
モリバラメ・−夕として使用される。
抵抗性のエレメントはニューラルネットワークにおけるプログラム可能なメモリ
として使用される。ニューラルネットワークの回路はそのエレメントにアドレス
電圧を供給することによって最適なエレメントをアドレスするが、 これによっ
て。
そのエレメントの抵抗値が適切な電流を生成する。
ここで、各エレメントが2つの電圧のしきい値を有していることに気づくことが
重要である。その内の低い方のしきい値電圧は、そのアドレス電圧の上限を代表
する。つまり、その低い方のしきい値より少ない値の1つの電圧をエレメントに
適用することによってこのエレメントはアドレスされている。大きい方のしきい
値電圧は、このフォーミング行程が発生する時期における値に設定されている。
よって、大きい方のしきい値の超過時における電圧がフォーミングするため通常
に各々のエレメントに適用される。これら上限と下限を表わす2つのしきい値の
間にある電圧は1便宜上「プログラミング」電圧と呼ばれる。何故ならば、この
範囲内の電圧は、そのエレメントの抵抗を調整するために利用されるからである
。そのエレメントの抵抗はそのメモリパラメータを規定する故に、それら上限と
下限のしきい値の間にある電圧は、データの格納記憶と同等なプロセスのために
利用される。
(このシナブチイックエレメント中に格納されたデータは、ニューラルネットワ
ークのプログラムの重要な一部である。)所望の結果を生み出すために選ばれた
電圧値を供給することによって、このシナブチイックエレメントの抵抗を調整す
ることが提案されている。しかし、この方法の実施が困難であることが分かフて
いる。なぜならば、所望する結果を達成するためにその電圧値を確認することは
難しい故である。
この発明の目的は、メモリエレメントの抵抗の目標値への調整を容易にすること
である。
この発明は予期されなかった発見に基づくものであり、(電圧の大きさに代わっ
て)電圧が供給される時間を変化させることによって、エレメントの抵抗が目標
値に調整され得る。よってエレメントの抵抗は、最適な電圧を選択して適切な継
続時間(デュレーション)のパルスを与えることにより、目標値に調整できる。
パルスの持続時間は、 lO〜1000nsである。なお、そのパルスの極性は
重要事項であり、ある一方の極性において抵抗値の減少を生じ、また逆の極性は
その抵抗値の増加を生じる。
本発明は請求項に規定されている。
パルスの持続時間と抵抗値との間の相関関係(コレレーション)を確立すること
が可能である。このような相関関係を使用し、目標となる抵抗値は、適切な持続
時間および極性のパルスを適用することによって達成され得る。 しかし、この
フォーミング段階の変化は、広く一般的な応用性を有するような正確な相関関係
を確立することを困難にする。
本発明は、正確な相関関係が獲得可能でない場合においても、メモリエレメント
の抵抗を調整するために使用できるようなパルス幅を許容する好適実施例を含ん
でいる。
本発明の好適実施例は、異なる持続時間の数個のパルスがメモリエレメントに適
用される場合の開示を基にしたものであり、その結果は最も長いパルスによって
のみ確定される。
したがって、最も短いパルスは最長のパルスの後で適用され、それに続くさらに
短いパルスは顕著な効果を生み出さない。
この観測の結果は好適なる方法を喚起する。
(a) そのエレメントの抵抗が極端に高いかまたは低すぎるかによって、その
適切な極性が選択される。
(b) パルスの連続したものが供給される。抵抗値の測定はこれらパルスの後
に行うほうが都合がよい、この連続パルスは初期のパルスよりも長い持続時間を
有する後続のパルスも含んでいる。好適には、各パルスの持続時間はそのプレデ
セッサ(predecessor)の持続時間よりも大きい。
(C) そのエレメントの抵抗がその目標値に近似するかまたはそれを超過する
時に、この連続パルスは終結する。
この行程ステップ(C)の完了時において、その完了として偶然にもその目標値
に十分に近似する値になってもよい。
さもないとこの行程はオーバーシュート状態となる。
このオーバーシュートは同じ極性による継続によっては修正できない、しかし次
の処理によって、作られるべき抵抗値への更なる調整を可能にする。また更なる
処理は、前述の(a )、(b )および(C)ステップの繰り返しによって構
成され。
但し、ステップ(a)における逆極性(リバースポラリティ)の選択を除く、加
えて、パルスの持続時間におけるさらに少量の加算増加が、その結果がどうであ
れ、小さなオーバーシュートによりステップ(b)の期間中において所望により
行なわれる。この処理はまた。逆極性および各々の繰り返しによるパルス持続時
間における少量の加算増加を使い、それは所望する頻度で繰り返され得る。
例えば、パルスの第1の連続において、そのパルスデュレーションは固定的な1
oonsの増分によって増加されてもよい1例えば、 l OOns、200n
s、300ns等はその目標値をオーバーシュートするまで適用される。
次の連続においてその逆極性が使用され、そのパルス持続時間がIonsの増分
で加算される0例えばIons、20ns。
30ns等のパルス持続時間値が適当であろう、また、更なるシーフェンスが用
いられてもよく、各シーフェンスは、そのプレデセッサに対してより短いパルス
の増分加算を有している。はとんどの場合においては、その目標値にできるだけ
近似するようIonsの増分が生成される。
本発明+1 単一のシナブチイックエレメントを表わす添付の図面を参照する例
により次に記述され、このシナブチイックエレメントは同様の複数のエレメント
から成る1つの層(図示)であるとみなされる。
図中に示されたエレメントは、基板10の上に機械的に支持されている。多数、
例えば104個、但し他の同様なエレメント(不図示)は、その同じ基板上に支
持されている。ここで、その基板が高い電気的抵抗値を有していることが重要な
事項である。ガラスシートは適当ではあるが、表面が酸化されて5in2になっ
ているシリコンのシートがより望ましい。
その基板10の厚さは、そのデバイスを支持できることに関する主要な重要事項
ではない。
そのシナブチイックエレメントは、 1つの金属層(メタリックレイア)から成
り1通常、符号12で示されている。 レイア12は便宜的に50〜1100n
の厚さを有し、Crが最適な金属材料である。ホストマテリアル11、例えば少
量のボロンによりドープされたアモルファスシリコンは、基板10の上に支持さ
れているが、そのホストマテリアルは部分的に重畳(オーバラップ)し、その金
属層12のある部分に電気的に接続されている。このように、レイア12は2つ
の機能的は部位から成り、 これらはいわゆる、ホストマテリアル11と接続す
るいわゆる第1の電極13と外部の電線に接続する第1のコンタクト14が付加
されてもよい。
このホストマテリアル11は、インシュレーティング・マトリクス15により取
り囲まれている。第2金属部位16はこのインシュレーティング・マトリクス1
5に重畳している。この第2金属部位16は好ましくはバナジュームであり、そ
の厚さは40〜70nmである。その好適材料(V)に対しての他の材料は1例
えば、Go、Ni、Pd、FeおよびMnがあげられ、極めて良好な結果をもた
らす、その第2金属部位16は、 1つのキャップ電極17と1つの第2コンタ
クト部位18を含み、それは基板10と機械的に結合されている。このキャップ
電極17は、インシュレーティング・マトリクス15における1つのアパーチャ
(開口)を通過し、そのホストマテリアル11との電気的な結合が図られている
。このアパーチャのサイズとロケーションは、その電極17を規定する。
このホストマテリアル11には部位19が在り、この部位はキャップ電極17と
第1電極13との間に位置している。この部位19は、シナブチイックエレメン
トを通る電気的流れの通路(パッセジ)においてプレドミネート(事前抑止)を
行う。
フォーミングおよびプログラミングは恐らくその部位19の特性に影響を与える
であろう。
使用上、例えばそのエレメントがニューラルネットワークに接続される時に、外
部コネクタがコンタクト14と18に取り付けられ、そのホストマテリアルによ
って、所望によりその部位19が外部回路にインコーホレート(合体)されてい
る。
シナブチイックエレメントの1つのアレイを制作する方法が図面に示されるよう
に、−例として次のように記述されている。
第1に、エバボレーティプ技術を用い、 1つのユニフォーム金属層が元板10
の上にデポジットされた。また、従来の技術を用いてそのユニフォーム層が金属
シート12にエツチングされた。ホストマテリアルは、 2ZO〜300°にお
けるプラズマエンハンスト・ケミカルベーパデポジションを用いデポジットされ
、好適な60〜150n+*の厚さの完全な一層を形成した。従来のマスクおよ
びエツチングを用いて、その完全なる層は個別なシナブチイックエレメント11
に分離された。
次に、 1つの絶縁層(インシュレーティングレイア)εLホスト部位11およ
び第1電極13を含むこの基板の全面に適用された。不要な絶縁材は従来技術の
マスキングおよびエツチング技術を利用することで取り除かれた。このようにエ
レメント間の絶縁材は除去され第1コンタクト14が露出された。また、それぞ
れのエレメント間の基板も露出された。
このエツチングの顕著なる特徴IL 1つのアパーチャ(絶縁材中)が各ホスト
部位11の頂部に創設されたことである。このアパーチャはそのキャップ電極1
7の正確なポジションとサイズを規定する故に重要である。その絶縁層のエツチ
ングは、正確なアパーチャを提供するための便利なる一方法である。
最後に、楕円状を成す第2の金属層がデポジットされ、エツチングされてキャッ
プ電極17および第2コンタクト部位18が作られた。この第2金属層はそのキ
ャップ電極17がそのアパーチャにより正確に規定されるように、その絶縁層中
にそのアパーチャをはめ込んだ、第2金属層のエツチングでこの行程の当該部分
を完了し、図面に示される如くに各エレメントを付与する。
デポジションおよびシェービングが完了した後には、 「フォーミング」によっ
てシナブチイックエレメントの準備が完了した。フォーミングはそのキャップ電
極17へ300nsの期間に、+16ボルトの電圧を供給することがら成る。こ
の電圧の適用はそのエレメントの抵抗を喚起し、 1〜2000にΩの範囲内で
極めて高い値がら低い値にその値を降下させる。
このフォーミング行程は抵抗性のシナブチイックエレメントとして使用できるエ
レメントに変化させるが、この抵抗値は目標値に調整されることが必要であり、
これは必要時にその抵抗を制御するためのプログラミング電圧の適用によって行
われ得る。フォーミングパルスがポジティブな極性を有していたことは興味深い
ことであり、それはその抵抗の減少を引き起こした。フォーミングパルスを適用
した後(L ポジティブな(+)電圧はそのエレメントの抵抗を増加させ、ネガ
ティブな(−)電圧はそれを減少させる。すなわち、フォーミング後は極性の作
用は逆転される。
ここでフォーミングには、その抵抗を任意の値にしておくということを明記すべ
きである。この状況を施すためには次の3つの方法がある。
(a) その抵抗を低い値に調整するために、長時間、例えば10μsに、−3
Vのネガティブパルスを供給すること、このように、第1のプログラミングは常
に低い初期値をさらに高い目標値に増加させる必要がある。
(b) その抵抗を高い値に調整するために、長時間、例えば10μsに、+3
Vのポジティブパルスを供給すること、このように、第1のプログラミングは常
に高い初期値を低い目標値に減少させる必要がある。
(e) フォーミング後に起こる抵抗の初期値を調整するための予備的な動作は
とらない、これは、初期のプログラミングにおける抵抗値が任意であり、最初の
プログラムのために使うのはどちらの極性であるのかを判定するため、その抵抗
を測定する必要があることを意味している。
フォーミング行程およびプログラミング行程が適切にその抵抗を創り出すことが
経験的にデモンストレーションされたと仮定しても、これらの行程がすべからく
は理解され得ない、フォーミングはある材料物質を電極17からある部位19に
転送すると信じられている。それにより、 この転送された材料はそのエレメン
トを通じて1つの電気的流れのコンダクションのために1つのアクティブスペシ
ーズとしての役を演する。この仮説によれば、プログラミング電圧はそれらアク
ティブスペシーズの分散および/または集中に影響を与え、それによってそのエ
レメントの抵抗が作用される。この説明がどうであろうとも、この発明によるパ
ルスの適用によって、そのエレメントの抵抗を目標値に調整することが経験的に
観察されている。
この仕様においては、各電圧は電極17と電極13とにゼロレファレンスとして
適用されたものが規定されている。
また、フォーミングは+16Vで達成された。
以下に示された表1.2.3および4は、前述の3つのシナブチイックエレメン
ト上のベアリングな持続時間のパルスによって生成される作用効果を表わした表
である。すべての場合において、処理(a)が付加されている6 すなわち、フ
ォーミング後、プログラミングがその抵抗値を増加するように要求されたことに
より、その抵抗は低い値に調整された。
表1
パルス高 ÷2.6v
パルス高 +2.4v
衷−1
パルス高 +2.13V
表1のパルス4は100nsの持続時間を有し、それは。
56.2にΩの抵抗を与えた。パルス2はパルス4に先行し。
このパルス2の持続時間は20nsであり、またそれは10にΩの抵抗を与えた
。もし仮に、パルス4の後に20nsの1パルスが適用されたならば、その抵抗
値は56.2にΩのままに留まったであろう、すなわち、より短いパルスは作用
しない。
また1表1のパルス7は1ooonsの持続時間を有し、それは660にΩの抵
抗を与える結果となったことも明記されよう。
もし仮に、 1ooonsの1パルスがフォーミングの直後に適用されたならば
、すなわち、パルス1〜6が省略された場合、その結果は660にΩのままであ
ったであろう、このことは。
最長のパルスの持続時間のみが重大な意味を持つことを強調している。より短い
パルスは、例えそれが以前または以後に適用されたとしても、その作用効果は小
さいか皆無である。
もし仮に1表1.2および3に与えられた図が信頼できる相関関係を構成すれば
、どんな目標値を生成することが必要とされたパルスの持続時間も選択され適用
され得たことを強調する。 しかし、信頼に足るような相関関係を確立すること
は非常に難しいので、図4に描かれた代わりの技術が所望される。
告−庄
目標値 200にΩ
表4は、 200にΩの目標値に(対する)初期の低い抵抗値を増加させるため
の処理を表している。
パルス1〜4は、その抵抗を増加させるためにポジティブな極性を使用している
。パルス3の後は、その抵抗が185にΩにおいて極めて低い値であるので、2
30にΩにおいて極めて高い抵抗値をつくるパルス4が適用される。そして、極
性は反転し、より短いパルスがその抵抗を減少させるために適用される。パルス
9の後はその抵抗値は198にΩとなり、2にΩの誤差は許容できる範囲である
とみなされる。もし仮に、更なる精度が要求されれば、その極性は反転され(す
なわち。
ポジティブに戻り)そして、幾分短か目の増分加算が適用される。
補正書の翻訳文提出書(特許法第184条の8)平成6年4月22日
Claims (9)
- 1.抵抗性メモリエレメントにおけるエレメントの抵抗を調整する方法は、次の 各々から構成されることを特徴とする。 (a)同類または同じエレメントの何れかに適用されたパルスの持続時間と、前 記持続時間のパルスが適用された後の前記エレメントの抵抗との間の相関関係を 確立する。 (b)目標値を生成するために最適なパルスの持続時間を決定するため前記相関 関係を利用する。 (c)前記目標値を生成するための前記相関関係によって規定されたその持続時 間のパルスを過用する。
- 2.抵抗性メモリエレメントの抵抗を目標値に調整する方法は、 所望する目標値に向かって前記抵抗値を変動するように起因し前記目標値に合致 するように調整された極性を選択し、前記極性の複数パルスを前記エレメントに 適用し、前記エレメントの抵抗が前記目標値の方向に変動され、前記エレメント の抵抗が前記目標値を超過(オーバーシュート)するか、または前記目標値に等 しくなる時に前記パルスの適用が完了されることを特徴とする方法。
- 3.前記の複数パルスは、前記パルスの各々の持続時間がプレデセッサのその即 時の持続時間よリ大きい1つのシーケンスを構成することを特徴とする、請求項 2に記載の方法。
- 4.それらパルスは、同じ極性および実質的に同じ電圧を有するが、持続時間を 異ならせることを特徴とする、請求項2または請求項3のいずれかに記載の方法 。
- 5.最初の極性における第1の取扱いの次には、逆極性における第2の取扱いが 続いて成り、 前記第2の取扱いは、前記第1取扱いの場合よりも小さい持続時間の増分加算を 利用し、 前記第1の取扱いよりも前記第2の取扱いにおいて、目標値に更なる近似が達成 されるように、前記抵抗が前記第2の取扱いにおいて徐々に変動されて行われる ことを特徴とする、請求項2〜4のいずれか1つに記載の方法。
- 6.前記抵抗性メモリエレメントは、2つの金属電極の間に配置された抵抗層か ら構成され、 前記抵抗層は、1つのアクティブスペシーズ(放射性種)を含むホストマテリア ル(主材料)から形成されて成り、前記アクティブスペシーズは、電気的な流れ において実質的にその一部を演じ、前記抵抗値の抵抗を調整する1つの前記アク ティブスペシーズを含むことを特徴とする、以上に記載された請求項のいずれか 1つに記載の方法。
- 7.前記アクティブスペシーズは、1つの金属が前記ホストマテリアル中に徴分 子または原子ほどの小ささで分散されて成ることを特徴とする、請求項6に記載 の方法。
- 8.前記アクティブスペシーズは、1つの電極として同じ金属で形成されて成る ことを特徴とする、請求項7に記載の方法。
- 9.前記ホストマテリアルは、アモルファスシリコンまたはドープされたアモル ファスシリコンであり、1つの電極および前記アクティブスペシーズは、V,C o,Ni,Pd,FeおよびMnから選択されることを特徴とする、請求項8に 記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9122362.8 | 1991-10-22 | ||
GB919122362A GB9122362D0 (en) | 1991-10-22 | 1991-10-22 | Resistive memory element |
PCT/GB1992/001929 WO1993008575A1 (en) | 1991-10-22 | 1992-10-20 | Resistive memory element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07503332A true JPH07503332A (ja) | 1995-04-06 |
JP3256233B2 JP3256233B2 (ja) | 2002-02-12 |
Family
ID=10703312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50756293A Expired - Fee Related JP3256233B2 (ja) | 1991-10-22 | 1992-10-20 | レジスティブメモリ・エレメント |
Country Status (6)
Country | Link |
---|---|
US (1) | US5541869A (ja) |
EP (1) | EP0610278B1 (ja) |
JP (1) | JP3256233B2 (ja) |
DE (1) | DE69224993D1 (ja) |
GB (1) | GB9122362D0 (ja) |
WO (1) | WO1993008575A1 (ja) |
Families Citing this family (104)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT235863Y1 (it) * | 1995-05-19 | 2000-07-18 | Skf Ind Spa | Dispositivo di rilevamento della velocita' di rotazione con sensorestaccabile. |
US5737262A (en) * | 1996-08-08 | 1998-04-07 | Micron Technology, Inc. | Method and apparatus for avoiding back-to-back data rewrites to a memory array |
US5761110A (en) * | 1996-12-23 | 1998-06-02 | Lsi Logic Corporation | Memory cell capable of storing more than two logic states by using programmable resistances |
US6635914B2 (en) | 2000-09-08 | 2003-10-21 | Axon Technologies Corp. | Microelectronic programmable device and methods of forming and programming the same |
US6825489B2 (en) | 2001-04-06 | 2004-11-30 | Axon Technologies Corporation | Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same |
US6487106B1 (en) | 1999-01-12 | 2002-11-26 | Arizona Board Of Regents | Programmable microelectronic devices and method of forming and programming same |
US20030107105A1 (en) * | 1999-08-31 | 2003-06-12 | Kozicki Michael N. | Programmable chip-to-substrate interconnect structure and device and method of forming same |
US7675766B2 (en) * | 2000-02-11 | 2010-03-09 | Axon Technologies Corporation | Microelectric programmable device and methods of forming and programming the same |
US6683322B2 (en) | 2002-03-01 | 2004-01-27 | Hewlett-Packard Development Company, L.P. | Flexible hybrid memory element |
US7326979B2 (en) * | 2002-08-02 | 2008-02-05 | Unity Semiconductor Corporation | Resistive memory device with a treated interface |
US6813177B2 (en) * | 2002-12-13 | 2004-11-02 | Ovoynx, Inc. | Method and system to store information |
US7800932B2 (en) * | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Memory cell comprising switchable semiconductor memory element with trimmable resistance |
US7106120B1 (en) | 2003-07-22 | 2006-09-12 | Sharp Laboratories Of America, Inc. | PCMO resistor trimmer |
US6987689B2 (en) * | 2003-08-20 | 2006-01-17 | International Business Machines Corporation | Non-volatile multi-stable memory device and methods of making and using the same |
US7084691B2 (en) * | 2004-07-21 | 2006-08-01 | Sharp Laboratories Of America, Inc. | Mono-polarity switchable PCMO resistor trimmer |
US7233520B2 (en) | 2005-07-08 | 2007-06-19 | Micron Technology, Inc. | Process for erasing chalcogenide variable resistance memory bits |
US20070007579A1 (en) * | 2005-07-11 | 2007-01-11 | Matrix Semiconductor, Inc. | Memory cell comprising a thin film three-terminal switching device having a metal source and /or drain region |
US7362604B2 (en) * | 2005-07-11 | 2008-04-22 | Sandisk 3D Llc | Apparatus and method for programming an array of nonvolatile memory cells including switchable resistor memory elements |
US7426128B2 (en) * | 2005-07-11 | 2008-09-16 | Sandisk 3D Llc | Switchable resistive memory with opposite polarity write pulses |
US7345907B2 (en) | 2005-07-11 | 2008-03-18 | Sandisk 3D Llc | Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements |
JP2009502962A (ja) * | 2005-07-29 | 2009-01-29 | ザ ジェネラル ホスピタル コーポレイション | 皮膚損傷を軽減するための方法、及び組成物 |
US7295462B2 (en) * | 2005-12-12 | 2007-11-13 | Micron Technology, Inc. | Method and apparatus processing variable resistance memory cell write operation |
US8279704B2 (en) * | 2006-07-31 | 2012-10-02 | Sandisk 3D Llc | Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same |
US20080023790A1 (en) * | 2006-07-31 | 2008-01-31 | Scheuerlein Roy E | Mixed-use memory array |
US7542338B2 (en) * | 2006-07-31 | 2009-06-02 | Sandisk 3D Llc | Method for reading a multi-level passive element memory cell array |
US7450414B2 (en) * | 2006-07-31 | 2008-11-11 | Sandisk 3D Llc | Method for using a mixed-use memory array |
US7486537B2 (en) * | 2006-07-31 | 2009-02-03 | Sandisk 3D Llc | Method for using a mixed-use memory array with different data states |
US7542337B2 (en) * | 2006-07-31 | 2009-06-02 | Sandisk 3D Llc | Apparatus for reading a multi-level passive element memory cell array |
US10134985B2 (en) * | 2006-10-20 | 2018-11-20 | The Regents Of The University Of Michigan | Non-volatile solid state resistive switching devices |
US7718533B2 (en) * | 2007-05-08 | 2010-05-18 | Micron Technology, Inc. | Inverted variable resistance memory cell and method of making the same |
US8071972B2 (en) | 2008-10-20 | 2011-12-06 | The Regents Of The University Of Michigan | Silicon based nanoscale crossbar memory |
US8250010B2 (en) | 2009-05-21 | 2012-08-21 | International Business Machines Corporation | Electronic learning synapse with spike-timing dependent plasticity using unipolar memory-switching elements |
US8447714B2 (en) * | 2009-05-21 | 2013-05-21 | International Business Machines Corporation | System for electronic learning synapse with spike-timing dependent plasticity using phase change memory |
US8233309B2 (en) * | 2009-10-26 | 2012-07-31 | Sandisk 3D Llc | Non-volatile memory array architecture incorporating 1T-1R near 4F2 memory cell |
US8213243B2 (en) | 2009-12-15 | 2012-07-03 | Sandisk 3D Llc | Program cycle skip |
US8223525B2 (en) | 2009-12-15 | 2012-07-17 | Sandisk 3D Llc | Page register outside array and sense amplifier interface |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8441835B2 (en) | 2010-06-11 | 2013-05-14 | Crossbar, Inc. | Interface control for improved switching in RRAM |
US8198144B2 (en) | 2010-06-11 | 2012-06-12 | Crossbar, Inc. | Pillar structure for memory device and method |
US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US8467227B1 (en) | 2010-11-04 | 2013-06-18 | Crossbar, Inc. | Hetero resistive switching material layer in RRAM device and method |
US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8404553B2 (en) | 2010-08-23 | 2013-03-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device and method |
US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8391049B2 (en) | 2010-09-29 | 2013-03-05 | Crossbar, Inc. | Resistor structure for a non-volatile memory device and method |
US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
US8088688B1 (en) | 2010-11-05 | 2012-01-03 | Crossbar, Inc. | p+ polysilicon material on aluminum for non-volatile memory device and method |
US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
US8374051B2 (en) | 2011-03-03 | 2013-02-12 | Sandisk 3D Llc | Three dimensional memory system with column pipeline |
US8553476B2 (en) | 2011-03-03 | 2013-10-08 | Sandisk 3D Llc | Three dimensional memory system with page of data across word lines |
US9053766B2 (en) | 2011-03-03 | 2015-06-09 | Sandisk 3D, Llc | Three dimensional memory system with intelligent select circuit |
JP5439420B2 (ja) * | 2011-03-22 | 2014-03-12 | 株式会社東芝 | 記憶装置 |
US8699293B2 (en) | 2011-04-27 | 2014-04-15 | Sandisk 3D Llc | Non-volatile storage system with dual block programming |
US8450710B2 (en) | 2011-05-27 | 2013-05-28 | Crossbar, Inc. | Low temperature p+ silicon junction material for a non-volatile memory device |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8394670B2 (en) | 2011-05-31 | 2013-03-12 | Crossbar, Inc. | Vertical diodes for non-volatile memory device |
US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US8659929B2 (en) | 2011-06-30 | 2014-02-25 | Crossbar, Inc. | Amorphous silicon RRAM with non-linear device and operation |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
CN103828047A (zh) | 2011-07-22 | 2014-05-28 | 科洛斯巴股份有限公司 | 用于非易失性存储器装置的p+硅锗材料的种子层及方法 |
US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8958233B2 (en) * | 2011-10-18 | 2015-02-17 | Micron Technology, Inc. | Stabilization of resistive memory |
US8716098B1 (en) | 2012-03-09 | 2014-05-06 | Crossbar, Inc. | Selective removal method and structure of silver in resistive switching device for a non-volatile memory device |
US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
US8934280B1 (en) | 2013-02-06 | 2015-01-13 | Crossbar, Inc. | Capacitive discharge programming for two-terminal memory cells |
US8947944B2 (en) | 2013-03-15 | 2015-02-03 | Sandisk 3D Llc | Program cycle skip evaluation before write operations in non-volatile memory |
US8947972B2 (en) | 2013-03-15 | 2015-02-03 | Sandisk 3D Llc | Dynamic address grouping for parallel programming in non-volatile memory |
US9711225B2 (en) | 2013-10-16 | 2017-07-18 | Sandisk Technologies Llc | Regrouping and skipping cycles in non-volatile memory |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
US10032489B1 (en) | 2017-03-15 | 2018-07-24 | Sandisk Technologies Llc | Sensing amplifier to detect the memory cell current transition |
US10840174B2 (en) | 2017-04-12 | 2020-11-17 | Samsung Electronics Co., Ltd. | Metallic synapses for neuromorphic and evolvable hardware |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4876668A (en) * | 1985-07-31 | 1989-10-24 | California Institute Of Technology | Thin film memory matrix using amorphous and high resistive layers |
US4931763A (en) * | 1988-02-16 | 1990-06-05 | California Institute Of Technology | Memory switches based on metal oxide thin films |
US5033020A (en) * | 1989-02-08 | 1991-07-16 | Grumman Aerospace Corporation | Optically controlled information processing system |
US5414271A (en) * | 1991-01-18 | 1995-05-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having improved set resistance stability |
US5406509A (en) * | 1991-01-18 | 1995-04-11 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
US5335219A (en) * | 1991-01-18 | 1994-08-02 | Ovshinsky Stanford R | Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements |
-
1991
- 1991-10-22 GB GB919122362A patent/GB9122362D0/en active Pending
-
1992
- 1992-10-20 EP EP92921680A patent/EP0610278B1/en not_active Expired - Lifetime
- 1992-10-20 DE DE69224993T patent/DE69224993D1/de not_active Expired - Lifetime
- 1992-10-20 US US08/211,844 patent/US5541869A/en not_active Expired - Lifetime
- 1992-10-20 JP JP50756293A patent/JP3256233B2/ja not_active Expired - Fee Related
- 1992-10-20 WO PCT/GB1992/001929 patent/WO1993008575A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP3256233B2 (ja) | 2002-02-12 |
WO1993008575A1 (en) | 1993-04-29 |
DE69224993D1 (de) | 1998-05-07 |
GB9122362D0 (en) | 1991-12-04 |
EP0610278B1 (en) | 1998-04-01 |
EP0610278A1 (en) | 1994-08-17 |
US5541869A (en) | 1996-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07503332A (ja) | レジスティブメモリ・エレメント | |
US4088799A (en) | Method of producing an electrical resistance device | |
Russo et al. | Study of multilevel programming in programmable metallization cell (PMC) memory | |
US3947801A (en) | Laser-trimmed resistor | |
GB1599075A (en) | Amorphous semiconductor memory device for employment in an electrically alterable memory | |
JPS60157247A (ja) | プログラム可能な厚膜回路網 | |
DE2715878A1 (de) | Elektrische heizvorrichtung mit einem widerstandskoerper aus ptc-material | |
WO1981000484A1 (en) | Fabrication of film resistor circuits | |
GB1596184A (en) | Method of manufacturing semiconductor devices | |
US3486221A (en) | High energy beam trimming of electrical components | |
US5110758A (en) | Method of heat augmented resistor trimming | |
KR100644111B1 (ko) | 비대칭 메모리 셀 | |
US20040251988A1 (en) | Adjustable phase change material resistor | |
US2005922A (en) | Resistance element and method of making same | |
US4703557A (en) | Adjustment of thick film resistor (TCR) by laser annealing | |
US3056938A (en) | Micro-molecular resistor | |
KR910019276A (ko) | 박막저항체를 갖는 전자회로소자 및 그 제조방법 | |
JP4069756B2 (ja) | 厚膜抵抗体の抵抗値調整方法 | |
US3453727A (en) | Fabrication of resistors | |
JP2002008902A (ja) | 抵抗部品及びその抵抗値調整方法 | |
JPH0513206A (ja) | トリミング抵抗 | |
JPH0252403A (ja) | 電子部品 | |
US20010051212A1 (en) | Method for adjusting temperature coefficient of resistance of temperature-measuring resistive element | |
JP2526622B2 (ja) | 化合物系抵抗体の低抗値制御方法 | |
CN118019441A (zh) | 一种基于MXene/NbOX材料的叠层结构忆阻器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |