JPH0748797B2 - 画像信号補正方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、印刷製版用スキヤナーや、フアクシミリ等
の画像走査記録装置において、記録画像を鮮鋭化したり
平滑化したりして画像の補正を行うための画像信号補正
方法に関する。

（従来の技術） 先ず、第６図を参照して、この発明が適用出来る従来の
画像走査記録装置の一例を簡単に説明する。

第６図はこの画像走査記録装置の原画の読取り系及び記
録系の構成を示す。

この図において、31は記録及び読取兼用のArレーザ光源
で、ランダム偏光している光ビームを発する。このレー
ザ光源31からの光ビームをビームスプリツタ32でｓ偏光
の記録ビームB1とｐ偏光の読取ビームB2とに一旦分離
し、記録ビームB1を光変調器33に通した後、読取ビーム
B2とハーフミラー34で合成して走査用光学系であるガル
バノミラー35に送り、このガルバノミラー35で一次元走
査光に変換し、次の光束分割系36に入射させる。ここで
再び記録ビームB1と読取ビームB2とに分割され、記録ビ
ームB1は記録装置37に送られて記録材料に記録を行な
う。

一方、読取ビームB2は原稿38に向い、走査ビームとして
作用してこの原稿38の面を走査する。この走査方向を主
走査方向とする。

原稿38は適当な送り手段によつて主走査方向と直交する
矢印で示す方向に搬送される。この原稿の搬送方向を副
走査方向とする。

従つて、走査ビームは原稿38の原画を主及び副走査方向
に二次元的に走査することになる。この走査により、走
査ビームの反射光又は透過光を受光するように構成配置
した光フアイバ38及び光電変換素子40を含む受光系によ
つて画像信号を得、これを増幅器41で増幅して制御回路
50に供給する。

一方、光束分割系36では読取ビームB2の一部分を取り出
して格子42に送り、この格子42を走査して経てきた光を
光電変換器43で電気信号に変換し、さらに増幅器44で増
幅して原稿走査に同期した格子信号を取り出し、この格
子信号を制御回路50内のI/Oインターフエース51に供給
する構成となつている。

このI/Oインターフエース51は格子信号を基準としてク
ロツク信号を発生し、このクロツク信号をガルバノミラ
ー35の駆動回路45に供給すると共に、制御回路50内の第
一信号処理回路52、ラインメモリ装置53、第二信号処理
回路54及び網点画像形成装置55に供給する。尚、インタ
ーフエース51及びこれら各回路51〜55はバスライン56を
経て中央処理装置57に接続されていて、この中央処理装
置57からの指令によつて各種の制御が行われるように構
成されている。

制御回路50に供給された画像信号は、第一信号処理回路
52でA/D変換、階調変換、シエーデンイング補正を行な
つた後、ラインメモリ装置53に記憶させる。このライン
メモリ装置58から読出した画像信号を後述する方法を用
いて第二信号処理回路54で画像の鮮鋭度の補正を行なつ
た後、網点画像形成装置55に導いて網点画像信号を形成
し、この網点画像信号を光変調器用ドライバ46に供給す
る。この網点画像信号に応答して光変調器用ドライバ46
から光変調器33に変調信号を与えてレーザ光源31からの
記録ビームB1を変調し、よつて鮮鋭度の補正された画像
情報を記録装置37における記録材料に記録させることが
出来る。

ところで、このような画像走査記録装置において行なわ
れている鮮鋭度の補正方法は、ラインメモリ装置53及び
第二信号処理回路54によつて行なつており、二次元に配
列された画像信号に対し補正対象となる画素を中心とし
た所定のｎ行ｎ列の画素マトリツクス領域（以下、「ウ
インド」という。）を設定し、このウインド内の中心位
置の画素情報に対する補正量Ｓを、例えば、 Ｓ＝n²amm−（a11＋a12…＋a1n＋a21＋…＋ann）（１） 但し、ｍ＝（ｎ＋１）/2 amm:中心画素の画素情報 a11〜ann:ウインド内各画素の画素情報 の式によつて算出している。

その算出に当つては、ウインド内のｎ×ｎ画素の画像情
報a11〜annの全てを、一旦、ラインメモリ装置53内のラ
インメモリに記憶させてから、これら画像情報を順次に
読出して、先ず（１）式の（a11＋a12＋…a1n＋a21＋…
＋ann）を算出し、続いて（１）式に基づいてコンピユ
ータ処理により補正量Ｓを求めて、この補正量Ｓにより
原画像の中心画素信号の補正を行なつている。

（発明が解決しようとする問題点） しかしながら、周知のように、原稿を二次元走査して得
られた画像信号は時系列的に配列されているため、この
従来の方法では、設定したウインド内の全てのラインに
ついて、対応する各ラインメモリに順次書込みが完了す
るまでは、 （a11＋a12＋…a1n＋a21＋…＋ann）の演算が不可能で
ある。しかも、ラインメモリに書込みを行なうと同時に
このラインメモリから読出しを行なうことが出来ず、こ
れがため、前述した従来方法のように、ウインド内の全
ての画素の画像情報をラインメモリに書込んだ後に
（１）式の演算処理を行なう方法では、その演算処理に
長時間を要してしまい、高速画像処理を達成することが
出来ないという欠点があつた。

（問題点を解決するための手段） この発明は、原画を走査して得られた画像信号に対し、
ｎ×ｎ画素マトリツクス（但し、ｎは奇数）のウインド
を設定し、該ウインドの中心位置の画像情報ammに対す
る補正量Ｓをウインド内の全画素情報に基づいて所定の
算出式 （但し、a_i,_jは、前記画素マトリックスの、ｉ行ｊ列の
画素の画像情報を表している。） により算出し、該補正量Ｓに応じて前記ウインドの中心
画素の画像情報a_mmを補正するようにした画像信号の補
正方法において、 プリセット可能なテーブル・タンダムアクセス・メモリ
の、前記補正量Ｓに対応した各アドレスに、該補正量Ｓ
にそれぞれ対応し、かつ、線形若しくは非線形の補正係
数ｋを、該補正量Ｓに乗算した補正値Skを予め記憶させ
ておき、 前記補正量Ｓを該テーブル・ランダムアクセス・メモリ
のアドレス信号として供給することにより、前記補正量
Ｓを該補正量に前記係数ｋを乗算した補正値Skに変換し
て前記テーブル・ランダムアクセス・メモリから出力さ
せ、 この補正値Skを、加算又は減算モードに切換可能な加減
算器に導いて前記ウインドの中心位置における画素の画
像情報ammに対し加算又は減算することにより、前記画
像信号のエッジ部を鮮鋭化又は平滑化することを特徴と
する。

（実施例の説明） 以下、図面を参照して、この発明の実施例につき説明す
る。

第１図（Ａ）はこの発明の実施例を説明するためのブロ
ツク線図であり、第６図の画像走査記録装置におけるラ
インメモリ装置53及び第二信号処理回路54の部分に相当
する。

今、二次元に配列された画像信号に対し補正対象となる
画素を中心に有するｎ行ｎ列の画素マトリツクスからな
るウインドを設定する場合につき説明する。尚、この場
合、ｎは奇数とし、列方向が主走査方向に対応しかつラ
イン方向であり、行方向が副走査方向に対応しかつライ
ンの個数に対応する。なお、この場合、この画素マトリ
ツクスのｉ行ｊ列の画素の画像情報をa_i,_jで表すことが
出来る。

１は、データ信号入力端子で、この端子１には原稿37等
の画像を二次元走査して得られた画像信号に対してA/D
変換、階調変換、シエーデイング補正を行なつて得られ
た信号が供給される。2a〜2pはそれぞれラインメモリ３
とマルチプレクサ４とからなるＰ個のラインメモリ装置
であつて、その個数Ｐ個は設定が予定される最大ウイン
ドサイズにおける最大ライン数Ｎより一個多い数に設定
してある。

５は格子信号を基準にして発生させたクロツク信号によ
り制御される制御部で、ラインメモリ装置2a〜2pの制御
をこの制御部５からの書込み／読出し選択信号、書込み
信号、読出し信号等の各種の制御信号で行なう。

この制御信号により、所望の最大ウインドサイズを得る
に必要なＰ個（Ｐｎ、ｎは奇数）のラインメモリ装置
2a〜2pのうちの１個を循環的に順次書込み用に用い残り
の全部を読出しに用いる。しかして書込み中のラインメ
モリ装置の直前に書込みが終つたラインメモリ装置を含
め書込み順序とは逆の順次に数えて、設定しようとする
ウインドサイズにおけるライン数ｎに対応した数ｎのラ
インメモリ装置の読出し画素情報を順次一斉に、加算器
に導くようにすれば、ラインメモリ装置の書込み及び読
出し処理を同時に並行して行なうことが出来るので、リ
アルタイムでこれらの処理を行なうことが可能となる。

6a〜6pは、これらのラインメモリ装置2a〜2pの読出し画
素情報を、所望のウインドサイズにおけるライン数ｎに
対応して選択的にｎ個のラインメモリ装置の出力を加算
器７に導くためのＰ個のゲート回路である。すなわち、
これらのゲート回路6a〜6p中、設定しようとするウイン
ドサイズのライン数ｎに対応して、書込み中のラインメ
モリ装置の直前に書込みの終つたラインメモリ装置か
ら、書込み順序とは逆順序に数えてｎ回前に書込まれた
ラインメモリ装置までのｎ個のラインメモリ装置の読出
し画素情報を、加算器７に導くｎ個のゲート回数を一斉
に選択的に導通させるように、それらのゲート回路を制
御部５から制御信号により制御する。

このようにして、選択されたｎ個のラインメモリ装置か
らの画素情報は上述のようにゲート回路6a〜6pの選択に
より設定されたサイズのウインドにおける、ｎ×ｎ画素
情報の画素マトリツクスの列方向（副走査方向）に並ぶ
画素情報ごとに加算器４により加算され、この加算は、
行方向（主走査方向）の画素例について順次計ｎ回行な
う。

第１図（Ｂ）は、書込みラインメモリを選択するための
書込みライン選択信号、ゲート回路6a〜6pを選択的に一
斉に導通させるためのゲート信号、ウインドの中心行に
相当するラインメモリ出力を選択的に取り出すようにマ
ルチプレクサ14を制御するための中心行選択信号、並び
に各ラインメモリ装置2a〜2pにおける各マルチプレクサ
14を制御するための書込みアドレス信号及び読出しアド
レス信号のそれぞれを得るための制御部５内における要
部の構成例を示すブロツク線図である。

同図において、24はラインブロツクパルスを計数するＰ
進、例えば12進のラインカウンタで、ラインメモリ装置
2a〜2pに、循環的に順次１ライン分の画像信号を書込む
毎に＋１または−１歩進した計数値を発生する。この計
数値を第一デコーダ25に加えることにより、後記する第
１表に例示したように、その計数値に対応して順次のラ
インメモリ装置2a〜2pの１つを、順次循環的に書込みメ
モリとして選択する書込みライン選択信号を得る。

また同時に前記ラインカウンタ24の計数値を第二デコー
ダ26に、ウインドサイズ指定信号とともに加えることに
よつて、後記する第２表ないし第５表に例示したよう
に、指定のｎ×ｎ画素のウインドサイズに対応するｎ個
のゲート回路を計数値に応じて選択的に同時に導通させ
るためのゲート信号と、これらのゲート信号によつて導
通するゲート回路に導かれる各ラインメモリ装置の出力
中の、前記指定のウインドサイズにおける中心行の画素
情報を取り出すための中心行選択信号とを得るようにし
ている。

なお、27は読出しアドレスカウンタ、28は書込みアドレ
スカウンタで、読出しクロツク信号および書込みクロツ
ク信号で１画素のデータ読出し終了毎あるいは１画素の
データ書込み終了毎に出力アドレスを＋１または−１だ
け増減して、読出しアドレス及び書込みアドレスを出力
するように構成されており、１ラインの読出し終了毎及
び書込み終了毎にそれぞれ初期値にリセツトされる。

読出しアドレスカウンタ27及び書込みアドレスカウンタ
28からの読出しアドレス信号及び書込みアドレス信号
は、各メモリ装置2a〜2pに共通に供給し、前記書込みラ
イン選択の信号によつて選択されたラインメモリ装置の
み、その書込みアドレス信号を用いて、入力する画像信
号の記憶が行なわれ、選択されなかつた残余のラインメ
モリ装置は、読出しアドレス信号により記憶値が読出さ
れるようになつている。

また第１図（Ａ）において、加算器７の入力側には各ラ
インメモリ装置2a〜2pの出力側との間に、図示のよう
に、除算器8a〜8pを介挿し、加算器７に入力するデイジ
タル化された画像情報を適当な除数によつて、除算する
ことにより、画像情報を表わすデイジタル化信号の下位
ビツトを除去し、もつて、ノイズの影響による下位ビツ
トの変動が加算値に影響しないようにしている。

加算器７によつて加算されたウインド内の副走査方向に
一列に並ぶｎ個の画素の画像情報の各列別の加算値Ｖを
ウインドの主走査方向の画素数に対応して設けたＰ段の
レズスタ、すなわち、この実施例では最大ウインドにお
ける主走査方向の画素数Ｎを11に設定し、Ｐ＝11＋１の
12段V1〜V12から成る第一シフトレジスタ９に前記加算
器７の出力を導いて順次記憶する。

10a〜10dは、設定したいウインドのｎ×ｎ画素マトリツ
クスのサイズによつて決まる（ｎ＋１）段目のレジスタ
を選択して出力を取り出すためのマルチプレクサであ
る。この実施例では、これらマルチプレクサ10a〜10dを
外部から選択作動させることによつて、５×５、７×
７、９×９、11×11の各ウインドの設定に対応する６番
目、８番目、10番目、12番目のレジスタV6、V8、V10、V
12の記憶値viを選択して読出すように構成してある。こ
の例では４個のマルチプレクサを設けているがウインド
のサイズに応じてさらに多く設けても良い。ウインドの
設定に関連してそれらのマルチプレクサ10a〜10dのいず
れかを介して取り出された記憶値viを減算器11に供給す
る。

一方、この第一レジスタ９の第一段目のレジスタV1に記
憶された最新の記憶値v1を減算器11に供給し、ここでこ
の記憶値v1から（ｎ＋１）段目の記憶値viを減算して減
算値ｖを算出する。

この減算値ｖを加算器に入力し加算することにより、リ
アルタイムで任意所望のサイズに設定したウインド内の
全画素情報を加算した累積加算値を求めることが出来
る。すなわち、この減算器11の出力ｖを、加算器12に導
き、ラツチ回路13によつてラツチされている前回の累積
加算値に相当するラツチ値Σを、前段の加算器12に戻し
て供給し、この加算器12において減算値ｖとそのラツチ
値Σとを加算することにより、前記ウインド以内の全画
素情報の加算値が求められる。そしてこの加算値が新た
なΣとしてラツチ回路13にラツチされる。

一方、マルチプレクサ14は、制御部５からの制御信号に
より制御されて、各ラインメモリ装置2a〜2pの読出し信
号中のウインド内における中心のラインの中心位置の画
素の画像情報ammを、ウインドのライン方向の移動とと
もに順次に抜き出して、少なくとも（P/2＋Ｍ）段（Ｍ
は抜き出した画素情報を用いて得た補正値を、その画素
情報の補正値として加減算器に加える回路中に挿入され
るラツチ段数）、例えば、この実施例では９段のレジス
タM1〜M9から成るシフトレジスタ15に供給する。

16a〜16dは設定すべきウインドの大きさに応じて外部の
プロセツサからの指令によつて選択動作出来るマルチプ
レクサで、シフトレジスタ15の（ｎ＋１）/2段目、この
例では、８段目以降の各段のレジスタの出力を、５×
５、７×７、９×９、11×11のウインドの設定に対応し
て、レジスタM3〜M6のそれぞれから選択して取り出す。
このようにして取り出された画像情報ammはウインドの
中心画素の情報であり、この中心画素の画像情報ammを
用いて前述した（１）式の補正量Ｓを算出するに当り、
ウインド内の画素数がｎ×ｎであることを考慮して、乗
算器17においてこの画像情報ammにn²を乗算し、このn²
×ammをラツチ回路18に送る。

次に、上述したラツチ回路13とこのラツチ回路18との信
号Σとn²×ammとを加算器19で加算して（実際にはn²×a
mm−Σの演算を行なう）補正量Ｓを得る。

この補正量Ｓをラツチ回路20を介してプリセツト可能な
テーブル ランダム アクセス・メモリ（以下「RAM」
という。）21に供給する。テーブルRAM21は、周知のよ
うに入力信号をアドレス信号にして、そのアドレスに対
応した値に入力信号を変換して出力するようになつてい
る。入力値すなわち、前述のようにして得た補正量Ｓに
対し、その補正量Ｓに対するアドレスの記憶値を、補正
量Ｓの値に対応し、かつ線形もしくは非線形で、かつ前
述した除算による影響の補償を考慮した補正計数ｋを前
記補正量Ｓに乗じた補正値Skに変換して出力するように
プリセツトしておく。よつて、補正量Ｓをこのテーブル
RAM21に入力すると、この補正量Ｓに対応して所望の特
性で変化し、かつ除算による影響を補償し得る補正値Sk
をリアルタイムで出力させることが出来、しかも補正値
Skの演算を高速に行なうことが出来る。

このテーブルRAM21からの補正値Skを、ラツチ回路22を
経て、画像のエツヂ部を鮮鋭化又は平滑化するための加
減算器23に供給する。

一方、この加減算器23にはシフトレジスタ15の第６〜９
段目M6〜M9中の該加減算器23で前述のようにして得た補
正値Skとタイミング一致する段から中心画像情報ammを
選択して供給する。この実施例では、乗算器17から得た
ウインド中心位置の画素情報ammは、補正値の算出に用
いられて加減算器23に達するまでには18、20、22の３つ
のラツチ回路によりラツチされるので、そのラツチ回路
段数だけ、加減算器に導かれる被補正の画素情報ammを
遅延させる必要がある。そこでウインドサイズに対応し
て前記のようなタイミングでそのウインドの中心画素情
報ammを選択的に取り出し得るように、第二シフトレジ
スタ15を（P/2＋３）段、例えば図示のように９段に構
成する。そして、任意に設定されるウインドサイズのｎ
×ｎ画素マトリツクスに対応して（ｎ＋１）/2＋３番目
以降のレジスタM6〜M9に別のマルチプレクサ20a〜20dを
接続し、これらレジスタM6〜M6のうちのウインド内の中
心画素の画像情報が記憶された所望のレジスタ段の出力
を、図示していないプロセツサからの指令によつて、選
択的に取り出すように構成する。

このようにして取り出した中心画像情報ammを加減算器2
3に供給して前述した補正値Skとの加減算を行なつて画
像の輪郭が任意に補正された画像信号を得る。この場
合、鮮鋭化又は平滑化かは外部のプロセツサからの指令
で切換えることが出来、加算すれば鮮鋭化し、減算すれ
ば平滑化することが出来る。

次に上記実施例における画像信号補正の動作を、第２図
〜第５図により説明に説明する。

第２図はウインドを５×５画素マトリツクスに固定設定
した場合の具体例を説明するための説明図である。この
場合のウインド内の画素配列を第４図に示す。

この実施例では、説明の便宜のため、書込み中のライン
メモリ装置からのラインを省略して示してあり、設定し
たウインドの画素マトリツクスの大きさに対応させて第
一及び第二シフトレジスタ９及び15の段数を６段としか
つウインド切換用マルチプレクサを省略してあり、その
他の構成は第１図の場合と同様であるのでその詳細な説
明は省略する。

この例では、５ラインの信号をａ、ｂ、ｃ、ｄ、ｅで示
し、中心画像情報を３段目のｃとし、これを第二のシフ
トレジスタ15へ入力させるように接続している。

第３図は第一のシフトレジスタ９の各段における記憶値
viの保持状態と、シフトレジスタ15の各段における中心
画像情報ｃの保持状態と、これら記憶値vi及び中心画像
情報ｃに対するラツチ回路13におけるラツチ値Σの内容
を表にして示した動作説明図である。

第３図に示すように、第一シフトレジスタ９の一番目の
レジスタV1には、加算器７からの最初の加算値が記憶値
v₁として保存される時、第二シフトレジスタ15の一番目
のレジスタM1には、三番目のラインの画像情報c1が入力
する。次に、第二回目の加算値が記憶値v₂としてレジス
タV₁に記録されると同時に、第一回目の記憶値v₁は次の
レジスタV2にシフトする。同様に、第二シフトレジスタ
15の一番目のレジスタM1の記憶値c₁も次のレジスタM2へ
とシフトし、新たにM1のレジスタに三番目のラインの次
の中心画像情報c2が保存され、ラツチ値Σはv₁となる。
以下同様にして、順次に記憶され、第６回目の加算値を
記憶値v6として得た時、両シフトレジスタ９及び15の各
レジスタの全部が記憶値を保存することとなり、ラツチ
値Σも正しい値で示して定常状態に達し、僅か５回の演
算時間で補正量Ｓを得ることが分る。

さらに、その補正量Ｓは、前述したように、テーブルRA
M21によつて線形又は非線形の補正値Skに即時に変換さ
れるので、所望の鮮鋭度となるように画像のエツジ部を
強調し若しくは平滑化する演算速度を従来のこの種の画
像信号補正装置よりも著しく高速化することが出来る。

例えば、原画の画像に対するウインド内の画素の画像情
報が第４図に示すような配列をしている場合には、その
中心位置の画素の画像情報はa33である。加算器７では
縦方向に並ぶ画像情報毎の加算値（a11＋a21＋a31＋a41
＋a51）とか、（a12＋a22＋a32＋a42＋a52）とかのよう
に加算値ｖを順次に第一シフトレジスタ９に送る。

従つて、この場合の補正値Skは、 Sk＝ｋ（25a33−（a11＋a12＋… ＋a15＋a21＋…＋a55）） （２） となり、補正された画像情報Ｘは Ｘ＝a33＋Sk （３） となり、以下第５図につき説明するように、補正され
る。

第５図（Ａ）〜（Ｅ）は上述した補正の経過を説明する
ための波形図である。

第５図（Ａ）は補正しようとするエツヂ部を有する画像
信号ammを示し、第５図（Ｂ）はその画像信号ammに対す
る補正量Ｓに対し補正係数ｋ（この場合、ｋは１未満の
数とする）を乗じて得た補正値Skを示す。この補正値Sk
を第５図（Ａ）に示すammに対して正極性で加算する
と、第５図（Ｄ）に示したような、エツジ部が鮮鋭化し
た波形となる。また、第５図（Ａ）の画像信号ammに対
し第５図（Ｃ）に示す補正値Skを負極性で加算すると、
第５図（Ｅ）に示すように、エツヂ部が平滑化された波
形となる。

従つて、このように補正されたデイジタル化画像信号を
第６図につき説明した画像走査記録装置のD/A変換器を
含む網点画像形成装置55に加え、そこで網点画像信号に
変換し、それにより得られた信号を光変調用ドライバ46
に供給して記録用レーザ31からのｓ偏光を変調すること
によつて、所望の鮮鋭度に補正した画像を記録装置によ
り記録することが出来る。

尚、テーブルRAM21にプリセツトする補正値Skを算出す
る際、補正量Ｓに乗ぜられる補正係数ｋは外部のプロセ
ツサにより容易かつ迅速に変更することが出来る。また
この場合原稿画像の性質に応じ線形或いは非線形に値の
補正係数ｋを選択的に用いることが出来る。

尚、この発明は上述した実施例にのみ限定されるもので
はないこと明らかである。

又、この発明が適用出来る画像装置は第６図に示したタ
イプの装置に限定されるものではないことも明らかであ
る。

（発明の効果） 上述した説明からも明らかなように、この発明の方法に
よれば、所定の算出式により求めた補正量Ｓを、テーブ
ルRAMにおいて、その補正量Ｓに対応して予め定めた補
正係数ｋこの補正量Ｓに乗算させた値である補正値Skに
リアルタイムで変換し、この補正値Skをプロセツサより
動作モードが制御される加減算器に供給して、この補正
値Skをウインド内の中心位置の画像情報に対して加減算
を行うことにより、画像信号の補正を行う方法であるの
で、鮮鋭化又は平滑化の度合いを制御して原稿毎の入力
画像情報に原稿の種類（画柄、用途別その他）に応じた
最適な補正ができることはもとより、原稿の種類に応じ
て最適な補正テーブルを作成、選択して用途に適した画
像処理を可能とする。さらに、この発明の方法によれ
ば、従来よりも極めて高速な演算処理が可能であり、し
かも、補正係数ｋを、補正量Ｓに対して、適当な特性
で、変えるように予め設定することにより、所望の特性
をもつて画像の輪郭を強調し或いは平滑化した画像信号
となるように補正し得ることはもとより、所定のダイナ
ミツクレンジ内で画像信号の補正を行い得る。

さらに、このような高速処理を従来の装置とほぼ同規模
の装置によつて容易に実施することが出来る。

【図面の簡単な説明】

第１図（Ａ）はこの発明の画像信号補正方法の一実施例
を説明するためのブロツク線図、 第１図（Ｂ）は、第１図（Ａ）の実施例に用いる各種信
号を得るための制御部の構成の概略を示すブロツク線
図、 第２図はウインドを５×５画素マトリツクスと設定した
場合の画像信号補正方法を説明するための説明図、 第３図はこの発明の説明に供する説明図、 第４図は５×５画素マトリツクスのウインド内での画素
配列を示す線図、 第５図はこの発明の方法による中心画像情報の補正の経
過を説明するための波形図、 第６図はこの発明を適用出来る画像走査記録装置の一例
を示す構成図である。 １……データ信号入力端子 2a〜2p……ラインメモリ装置 ３……ラインメモリ 4,10a〜10d,14,16a〜16d……マルチプレクサ ５……制御部、6a〜6p……ゲート回路 7,12,19……加算器,8a〜8p……除算器 ９……第一シフトレジスタ 10a〜10d,14……マルチプレクサ 11……減算器 13,18,20,22……ラツチ回路 15……第二シフトレジスタ 17……乗算器、21……テーブルRAM 23……加減算器、24……ラインカウンタ 25……第一デコーダ、26……第二デコーダ 27……読出しアドレスカウンタ 28……書込みアドレスカウンタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】原画を走査して得られた画像信号に対し、
   ｎ×ｎ画素マトリツクス（但し、ｎは奇数）のウインド
   を設定し、該ウインドの中心位置の画像情報a_mmに対す
   る補正量Ｓを、ウインド内の全画素情報に基づいて所定
   の算出式 （但し、a_i,_jは、前記画素マトリックスの、ｉ行ｊ列の
   画素の画像情報を表している。） により算出し、該補正量Ｓに応じて前記ウインドの中心
   画素の画像情報a_mmを補正するようにした画像信号の補
   正方法において、 プリセット可能なテーブル・ランダムアクセス・メモリ
   の、前記補正量Ｓに対応した各アドレスに、該補正量Ｓ
   にそれぞれ対応し、かつ、線形若しくは非線形の補正係
   数ｋを、該補正量Ｓに乗算した補正値Skを予め記憶させ
   ておき、 前記補正量Ｓを該テーブル・ランダムアクセス・メモリ
   のアドレス信号として供給することにより、前記補正量
   Ｓを該補正量に前記係数ｋを乗算した補正値Skに変換し
   て前記テーブル・ランダムアクセス・メモリから出力さ
   せ、 この補正値Skを、加算又は減算モードに切換可能な加減
   算器に導いて前記ウインドの中心位置における画素の画
   像情報a_mmに対し加算又は減算することにより、前記画
   像信号のエッジ部を鮮鋭化又は平滑化することを特徴と
   する画像信号補正方法。