JPH0748282B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH0748282B2 JPH0748282B2 JP1228071A JP22807189A JPH0748282B2 JP H0748282 B2 JPH0748282 B2 JP H0748282B2 JP 1228071 A JP1228071 A JP 1228071A JP 22807189 A JP22807189 A JP 22807189A JP H0748282 B2 JPH0748282 B2 JP H0748282B2
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- signal
- input
- data
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、光磁気ディスク等から読み出したアナログ
信号をディジタル信号に変換する際の信号処理装置に関
する。
信号をディジタル信号に変換する際の信号処理装置に関
する。
＜従来の技術＞ 従来、光磁気ディスクから読み出したアナログ信号をデ
ィジタルに信号に変換する際の信号処理装置として、第
３図に示すようなものがある。光磁気ディスク読取装置
によって光磁気ディスクに記録された情報が読み出さ
れ、この光磁気ディスクから読み出されたアナログ入力
信号Siが上記信号処理装置の比較回路１に入力される。
それと同時に、上記入力信号Siは基準信号生成回路２に
入力される。そうすると、この基準信号生成回路２は入
力された上記入力信号Siに基づいて基準信号Ssを生成
し、この基準信号Ssが比較回路１に入力される。上記比
較回路１は、第４図（ａ）に示すように入力された上記
入力信号Siと基準信号Ssとを比較する。そして、第４図
（ｂ）に示すように入力信号Siが基準信号Ssよりも大き
い場合には“1"であり、入力信号Siが基準信号Ssよりも
小さい場合には“0"であるディジタル出力信号Soを出力
する。
ィジタルに信号に変換する際の信号処理装置として、第
３図に示すようなものがある。光磁気ディスク読取装置
によって光磁気ディスクに記録された情報が読み出さ
れ、この光磁気ディスクから読み出されたアナログ入力
信号Siが上記信号処理装置の比較回路１に入力される。
それと同時に、上記入力信号Siは基準信号生成回路２に
入力される。そうすると、この基準信号生成回路２は入
力された上記入力信号Siに基づいて基準信号Ssを生成
し、この基準信号Ssが比較回路１に入力される。上記比
較回路１は、第４図（ａ）に示すように入力された上記
入力信号Siと基準信号Ssとを比較する。そして、第４図
（ｂ）に示すように入力信号Siが基準信号Ssよりも大き
い場合には“1"であり、入力信号Siが基準信号Ssよりも
小さい場合には“0"であるディジタル出力信号Soを出力
する。
上記基準信号生成回路２によって基準信号Ssを生成する
場合には、第５図（ａ）に示すように速い応答速度によ
って入力信号Siを処理する方式（Ａ）と、第５図（ｂ）
に示すように遅い応答速度によって入力信号Siを処理す
る方式（Ｂ）の２方式がある。ここで、第５図（ａ）お
よび第５図（ｂ）における入力信号Siはピーク波形のみ
を示したものである。また、基準信号Ssは入力信号Siの
波形の包絡線から成る波形の波高値の中心を通るスライ
ス信号として生成され、この生成された基準信号Ssと入
力信号Siとに基づいて、上述のようにしてデジタル信号
である出力信号Soが生成されるのである。
場合には、第５図（ａ）に示すように速い応答速度によ
って入力信号Siを処理する方式（Ａ）と、第５図（ｂ）
に示すように遅い応答速度によって入力信号Siを処理す
る方式（Ｂ）の２方式がある。ここで、第５図（ａ）お
よび第５図（ｂ）における入力信号Siはピーク波形のみ
を示したものである。また、基準信号Ssは入力信号Siの
波形の包絡線から成る波形の波高値の中心を通るスライ
ス信号として生成され、この生成された基準信号Ssと入
力信号Siとに基づいて、上述のようにしてデジタル信号
である出力信号Soが生成されるのである。
通常、光磁気ディスクから再生された入力信号Siの最初
の部分には、この入力信号Siが信号処理装置によって変
換されて得られたディジタル出力信号Soを読み取る際の
タイミングクロックを生成するためのクロック生成用デ
ータが存在する。このクロック生成用データを処理して
クロックを生成する際には、正確なクロックを生成する
ために速い応答速度の方式（Ａ）によって入力信号Siに
追従しなければならない。一方、再生データを処理して
ディジタル再生データを生成する際には、応答速度が速
いとノイズ成分に敏感に反応するので、ノイズの直後で
データが読めなくなりバーストエラー（連続エラー）を
引き起こし易くなる。したがって、再生データを処理す
る際には遅い応答速度の方式（Ｂ）によって入力信号Si
を処理してノイズの影響を受けにくくしなければならな
い。
の部分には、この入力信号Siが信号処理装置によって変
換されて得られたディジタル出力信号Soを読み取る際の
タイミングクロックを生成するためのクロック生成用デ
ータが存在する。このクロック生成用データを処理して
クロックを生成する際には、正確なクロックを生成する
ために速い応答速度の方式（Ａ）によって入力信号Siに
追従しなければならない。一方、再生データを処理して
ディジタル再生データを生成する際には、応答速度が速
いとノイズ成分に敏感に反応するので、ノイズの直後で
データが読めなくなりバーストエラー（連続エラー）を
引き起こし易くなる。したがって、再生データを処理す
る際には遅い応答速度の方式（Ｂ）によって入力信号Si
を処理してノイズの影響を受けにくくしなければならな
い。
そこで、実際に基準信号Ssを生成する際には、クロック
の生成を優先して、正確なクロックを生成できる範囲で
出来るだけ応答速度を遅くして基準信号Ssを生成するよ
うにしている。
の生成を優先して、正確なクロックを生成できる範囲で
出来るだけ応答速度を遅くして基準信号Ssを生成するよ
うにしている。
＜発明が解決しようとする課題＞ このように、上記従来の信号処理方式は、光磁気ディス
クからの入力信号Siに基づいて基準信号Ssを生成する際
には、入力信号Siのクロック生成用データから正確なク
ロックを生成できる範囲で出来る限り応答速度を遅くし
ている。しかしながら、上記従来の信号処理装置では、
正確なクロックを生成できる範囲で出来る限り応答速度
を遅くしているにも拘らず応答速度がまだ速すぎて、ノ
イズに弱くバーストエラーを発生し易いという問題があ
る。
クからの入力信号Siに基づいて基準信号Ssを生成する際
には、入力信号Siのクロック生成用データから正確なク
ロックを生成できる範囲で出来る限り応答速度を遅くし
ている。しかしながら、上記従来の信号処理装置では、
正確なクロックを生成できる範囲で出来る限り応答速度
を遅くしているにも拘らず応答速度がまだ速すぎて、ノ
イズに弱くバーストエラーを発生し易いという問題があ
る。
そこで、この発明の目的は、ノイズの影響を受けにく
く、しかも正確なクロックを生成することができる信号
処理装置を提供することにある。
く、しかも正確なクロックを生成することができる信号
処理装置を提供することにある。
＜課題を解決するための手段＞ 上記目的を達成するため、この発明の信号処理装置は、
クロック生成用データ，データ先頭データおよび再生デ
ータを含む入力信号と第１または第２の基準信号とを比
較して、比較結果に基づいて２値の出力信号を出力する
比較回路と、上記入力信号を取り込んで、速い応答速度
によって処理を行って上記第１の基準信号を生成する第
１基準信号生成回路と、上記入力信号を取り込んで、遅
い応答速度によって処理を行って上記第２の基準信号を
生成する第２基準信号生成回路と、上記データ先頭デー
タ部において切り替わり、上記入力信号の内容がクロッ
ク生成用データのときには上記第１基準信号生成回路か
らの第１の基準信号を上記比較回路に入力する一方、上
記入力信号の内容が再生データのときには第２基準信号
生成回路からの第２の基準信号を上記比較回路に入力す
る基準信号切替手段を備えたことを特徴としている。
クロック生成用データ，データ先頭データおよび再生デ
ータを含む入力信号と第１または第２の基準信号とを比
較して、比較結果に基づいて２値の出力信号を出力する
比較回路と、上記入力信号を取り込んで、速い応答速度
によって処理を行って上記第１の基準信号を生成する第
１基準信号生成回路と、上記入力信号を取り込んで、遅
い応答速度によって処理を行って上記第２の基準信号を
生成する第２基準信号生成回路と、上記データ先頭デー
タ部において切り替わり、上記入力信号の内容がクロッ
ク生成用データのときには上記第１基準信号生成回路か
らの第１の基準信号を上記比較回路に入力する一方、上
記入力信号の内容が再生データのときには第２基準信号
生成回路からの第２の基準信号を上記比較回路に入力す
る基準信号切替手段を備えたことを特徴としている。
＜作用＞ クロック生成用データ，データ先頭データおよび再生デ
ータを含む入力信号が比較回路に入力されると同時に、
第１基準信号生成回路および第２基準信号生成回路に入
力される。そうすると、上記第１基準信号生成回路は速
い応答速度によって上記入力信号を処理して第１の基準
信号を生成する。一方、上記第２基準信号生成回路は遅
い応答速度によって上記入力信号を処理して第２の基準
信号を生成する。
ータを含む入力信号が比較回路に入力されると同時に、
第１基準信号生成回路および第２基準信号生成回路に入
力される。そうすると、上記第１基準信号生成回路は速
い応答速度によって上記入力信号を処理して第１の基準
信号を生成する。一方、上記第２基準信号生成回路は遅
い応答速度によって上記入力信号を処理して第２の基準
信号を生成する。
上記入力信号の内容がクロック生成用データの場合には
上記第１基準信号生成回路からの第１の基準信号が上記
比較回路に入力される。そして、上記入力信号の内容が
上記データ先頭データに変わると、このデータ先頭デー
タ部において基準信号切替手段が切り替わり、上記入力
信号の内容が再生データの場合には上記第２基準信号生
成回路からの第２の基準信号が上記比較回路に入力され
る。そうすると、上記比較回路によって上記入力信号と
第１または第２の基準信号とが比較され、その比較結果
に基づいて２値の出力信号が出力される。
上記第１基準信号生成回路からの第１の基準信号が上記
比較回路に入力される。そして、上記入力信号の内容が
上記データ先頭データに変わると、このデータ先頭デー
タ部において基準信号切替手段が切り替わり、上記入力
信号の内容が再生データの場合には上記第２基準信号生
成回路からの第２の基準信号が上記比較回路に入力され
る。そうすると、上記比較回路によって上記入力信号と
第１または第２の基準信号とが比較され、その比較結果
に基づいて２値の出力信号が出力される。
すなわち、クロック生成用データの場合には、上記第１
基準信号生成回路によって速い応答速度で生成された第
１の基準信号に基づいて正確なクロックが生成される。
また再生データの場合には、上記第２基準信号生成回路
によって遅い応答速度で生成されたノイズに影響されな
い第２の基準信号に基づいて安定してディジタル再生信
号に変換される。
基準信号生成回路によって速い応答速度で生成された第
１の基準信号に基づいて正確なクロックが生成される。
また再生データの場合には、上記第２基準信号生成回路
によって遅い応答速度で生成されたノイズに影響されな
い第２の基準信号に基づいて安定してディジタル再生信
号に変換される。
＜実施例＞ 以下、この発明を図示の実施例により詳細に説明する。
第１図はこの発明の光磁気ディスク装置における信号処
理装置のブロック図である。この信号処理装置は、図示
しない光磁気ディスク読取装置によって光磁気ディスク
から読み取られさ1MHz程度までの周波数を有するアナロ
グ入力信号Siを、ディジタル出力信号Soに変換するもの
である。比較回路11の一方の入力端子には、上記光磁気
ディスク読取装置によって光磁気ディスクから読み取ら
れたアナログ入力信号Siが入力される。また、比較回路
11の他方の入力端子には基準信号生成回路12によって生
成される基準信号Ssが入力される。そうすると、比較回
路11は第４図（ａ）に示すように入力信号Siと基準信号
Ssとを比較する。そして、第４図（ｂ）に示すように入
力信号Siが基準信号Ssよりも大きい場合には“1"であ
り、入力信号Siが基準信号Ssよりも小さい場合には“0"
であるディジタル出力信号Soを出力する。
理装置のブロック図である。この信号処理装置は、図示
しない光磁気ディスク読取装置によって光磁気ディスク
から読み取られさ1MHz程度までの周波数を有するアナロ
グ入力信号Siを、ディジタル出力信号Soに変換するもの
である。比較回路11の一方の入力端子には、上記光磁気
ディスク読取装置によって光磁気ディスクから読み取ら
れたアナログ入力信号Siが入力される。また、比較回路
11の他方の入力端子には基準信号生成回路12によって生
成される基準信号Ssが入力される。そうすると、比較回
路11は第４図（ａ）に示すように入力信号Siと基準信号
Ssとを比較する。そして、第４図（ｂ）に示すように入
力信号Siが基準信号Ssよりも大きい場合には“1"であ
り、入力信号Siが基準信号Ssよりも小さい場合には“0"
であるディジタル出力信号Soを出力する。
上記基準信号生成回路12は、速い応答速度によって入力
信号Siを処理する方式（Ａ）の第１基準信号生成回路13
と遅い応答速度によって入力信号Siを処理する方式
（Ｂ）の第２基準信号生成回路14とからなる。速い応答
速度による方式（Ａ）を用いる第１基準信号生成回路13
は、入力信号Siの包絡線の大きさによって動作するエン
ベロープ方式スライス検出回路で構成される。そして、
入力信号Siが方式（Ａ）によって処理された場合には、
通常50KHz〜100KHzの周波数を有する基準信号Ss（Ａ）
が生成される。一方、遅い応答速度による方式（Ｂ）を
用いる第２基準信号生成回路14は、入力信号Siの低周波
数成分によって動作するローパス方式スライス検出回路
によって構成される。そして、入力信号Siが方式（Ｂ）
によって処理された場合には、通常10KHzの周波数を有
する基準信号Ss（Ｂ）が生成される。すなわち、第１基
準信号生成回路13および第２基準信号生成回路14によっ
て基準信号Ss（Ａ）および基準信号Ss（Ｂ）を生成する
ために、上記基準信号生成回路13,14には夫々上記入力
信号Siが入力されるのである。入力信号Siの一単位デー
タは光磁気ディスクにおけるセクタ毎に書き込まれてい
る。そして、基準信号Ssの応答の切り替えは、後に後述
するように、入力信号Siの一単位データの内容が先頭部
であるか否かによって決定される。また、その切り替え
のタイミングは図示しない方法によって各セクタ毎に制
御される。
信号Siを処理する方式（Ａ）の第１基準信号生成回路13
と遅い応答速度によって入力信号Siを処理する方式
（Ｂ）の第２基準信号生成回路14とからなる。速い応答
速度による方式（Ａ）を用いる第１基準信号生成回路13
は、入力信号Siの包絡線の大きさによって動作するエン
ベロープ方式スライス検出回路で構成される。そして、
入力信号Siが方式（Ａ）によって処理された場合には、
通常50KHz〜100KHzの周波数を有する基準信号Ss（Ａ）
が生成される。一方、遅い応答速度による方式（Ｂ）を
用いる第２基準信号生成回路14は、入力信号Siの低周波
数成分によって動作するローパス方式スライス検出回路
によって構成される。そして、入力信号Siが方式（Ｂ）
によって処理された場合には、通常10KHzの周波数を有
する基準信号Ss（Ｂ）が生成される。すなわち、第１基
準信号生成回路13および第２基準信号生成回路14によっ
て基準信号Ss（Ａ）および基準信号Ss（Ｂ）を生成する
ために、上記基準信号生成回路13,14には夫々上記入力
信号Siが入力されるのである。入力信号Siの一単位デー
タは光磁気ディスクにおけるセクタ毎に書き込まれてい
る。そして、基準信号Ssの応答の切り替えは、後に後述
するように、入力信号Siの一単位データの内容が先頭部
であるか否かによって決定される。また、その切り替え
のタイミングは図示しない方法によって各セクタ毎に制
御される。
第１基準信号生成回路13と第２基準信号生成回路14間の
切り替えの制御は、制御信号DETによって制御される基
準信号切替スイッチ15によって行われる。制御信号DET
は制御信号生成回路16によって生成される。この制御信
号生成回路16は、例えば出力信号Soのクロックに基づい
て入力信号Siにおける時刻t1で時間の計測を開始して時
刻t2までの時間を計測するようなタイマ等によって構成
される。そして、制御信号生成回路16が時刻t1に時間の
計測を開始すると制御信号DETの値は“1"に設定され、
時刻t2において制御信号DETの値“1"は“0"に再設定さ
れるのである。基準信号切替スイッチ15は制御信号DET
の値が“1"の場合には方式（Ａ）の第１基準信号生成回
路13側に切り替わり、制御信号DETが“0"の場合には方
式（Ｂ）の第２基準信号生成回路14側に切り替わるスイ
ッチである。すなわち、基準信号切替スイッチ15は、制
御信号生成回路16からの制御信号DETに基づいて、方式
（Ａ）の第１基準信号生成回路13からの基準信号Ss
（Ａ）と方式（Ｂ）の第２基準信号生成回路14からの基
準信号Ss（Ｂ）とを切り替え選択して、比較回路11へ基
準信号Ssを出力する。したがって、時刻t1を入力信号Si
におけるクロック生成用データ部の先頭に設定する一
方、時刻t2をデータ先頭データ部に設定（第２図参照）
することによって、クロック生成用データを速い応答速
度で処理する一方、再生データを遅い応答速度で処理す
るできるのである。
切り替えの制御は、制御信号DETによって制御される基
準信号切替スイッチ15によって行われる。制御信号DET
は制御信号生成回路16によって生成される。この制御信
号生成回路16は、例えば出力信号Soのクロックに基づい
て入力信号Siにおける時刻t1で時間の計測を開始して時
刻t2までの時間を計測するようなタイマ等によって構成
される。そして、制御信号生成回路16が時刻t1に時間の
計測を開始すると制御信号DETの値は“1"に設定され、
時刻t2において制御信号DETの値“1"は“0"に再設定さ
れるのである。基準信号切替スイッチ15は制御信号DET
の値が“1"の場合には方式（Ａ）の第１基準信号生成回
路13側に切り替わり、制御信号DETが“0"の場合には方
式（Ｂ）の第２基準信号生成回路14側に切り替わるスイ
ッチである。すなわち、基準信号切替スイッチ15は、制
御信号生成回路16からの制御信号DETに基づいて、方式
（Ａ）の第１基準信号生成回路13からの基準信号Ss
（Ａ）と方式（Ｂ）の第２基準信号生成回路14からの基
準信号Ss（Ｂ）とを切り替え選択して、比較回路11へ基
準信号Ssを出力する。したがって、時刻t1を入力信号Si
におけるクロック生成用データ部の先頭に設定する一
方、時刻t2をデータ先頭データ部に設定（第２図参照）
することによって、クロック生成用データを速い応答速
度で処理する一方、再生データを遅い応答速度で処理す
るできるのである。
第２図（ａ）は方式（Ａ）の第１基準信号生成回路13あ
るいは方式（Ｂ）の第２基準信号生成回路14に入力され
る入力信号Siのデータフォーマットであり、第２図
（ｂ）は上記入力信号Siの先頭部の波形とこの入力信号
Siから得られる基準信号Ss（破線）である。また、第２
図（ｃ）は上記制御信号DETの波形である。
るいは方式（Ｂ）の第２基準信号生成回路14に入力され
る入力信号Siのデータフォーマットであり、第２図
（ｂ）は上記入力信号Siの先頭部の波形とこの入力信号
Siから得られる基準信号Ss（破線）である。また、第２
図（ｃ）は上記制御信号DETの波形である。
上記入力信号Siは、第２図（ａ）のデータフォーマット
に示すように、この信号処理装置によって変換されたデ
ィジタル出力信号Soを読み取る際のタイミングロックを
生成するためのクロック生成用データ、再生用データ
の先頭であることを表すデータ先頭データ、光磁気デ
ィスクに記録された情報を再生した再生データの順に
入力される。そこで、クロック生成用のデータを処理
する場合には、制御信号生成回路16の動作に基づいて、
時刻t1において制御信号DETを“1"にして、上記基準信
号切替スイッチ15を速い応答速度の方式（Ａ）の第１基
準信号生成回路13側にセットしておくと同時に、制御信
号生成回路16は時間計測を開始する。そして、クロック
生成用データが第１基準信号生成回路13によって速い
応答速度で処理されて、基準信号Ss（Ａ）が生成され
る。
に示すように、この信号処理装置によって変換されたデ
ィジタル出力信号Soを読み取る際のタイミングロックを
生成するためのクロック生成用データ、再生用データ
の先頭であることを表すデータ先頭データ、光磁気デ
ィスクに記録された情報を再生した再生データの順に
入力される。そこで、クロック生成用のデータを処理
する場合には、制御信号生成回路16の動作に基づいて、
時刻t1において制御信号DETを“1"にして、上記基準信
号切替スイッチ15を速い応答速度の方式（Ａ）の第１基
準信号生成回路13側にセットしておくと同時に、制御信
号生成回路16は時間計測を開始する。そして、クロック
生成用データが第１基準信号生成回路13によって速い
応答速度で処理されて、基準信号Ss（Ａ）が生成され
る。
次に、入力信号Siがデータ先頭データに変わり、制御
信号生成回路16における計測時間が（t2−t1）だけ経過
して時刻t2となると上述のようにして制御信号DETは
“0"となる。そして、基準信号切替スイッチ15は遅い応
答速度の方式（Ｂ）の第２基準信号生成回路14側に切り
替わる。そうすると、次に入力される再生データは方
式（Ｂ）の第２基準信号生成回路14によって処理され
て、基準信号Ss（Ｂ）が生成される。
信号生成回路16における計測時間が（t2−t1）だけ経過
して時刻t2となると上述のようにして制御信号DETは
“0"となる。そして、基準信号切替スイッチ15は遅い応
答速度の方式（Ｂ）の第２基準信号生成回路14側に切り
替わる。そうすると、次に入力される再生データは方
式（Ｂ）の第２基準信号生成回路14によって処理され
て、基準信号Ss（Ｂ）が生成される。
すなわち、クロック生成用データの場合は、速い応答
速度の方式（Ａ）の第１基準信号生成回路13によって処
理されて基準信号Ss（Ａ）が生成される。また、再生デ
ータの場合は、遅い応答速度の方式（Ｂ）の第２基準
信号生成回路14によって処理されて基準信号Ss（Ｂ）が
生成される。したがって、クロック生成用データは速
い応答速度で処理されて生成された基準信号Ss（Ａ）に
基づいてディジタル信号に変換されるため、正確なクロ
ックが生成される。また、再生データは遅い応答速度
で処理されて生成された基準信号Ss（Ｂ）に基づいてデ
ィジタル信号に変換されるため、再生データ部にノイズ
があっても基準信号Ss（Ｂ）はこのノイズに敏感に応答
することがなく、ノイズの影響を受けにくく、ディジタ
ル出力信号Soに変換する際にバーストエラーを起こしに
くくなる。
速度の方式（Ａ）の第１基準信号生成回路13によって処
理されて基準信号Ss（Ａ）が生成される。また、再生デ
ータの場合は、遅い応答速度の方式（Ｂ）の第２基準
信号生成回路14によって処理されて基準信号Ss（Ｂ）が
生成される。したがって、クロック生成用データは速
い応答速度で処理されて生成された基準信号Ss（Ａ）に
基づいてディジタル信号に変換されるため、正確なクロ
ックが生成される。また、再生データは遅い応答速度
で処理されて生成された基準信号Ss（Ｂ）に基づいてデ
ィジタル信号に変換されるため、再生データ部にノイズ
があっても基準信号Ss（Ｂ）はこのノイズに敏感に応答
することがなく、ノイズの影響を受けにくく、ディジタ
ル出力信号Soに変換する際にバーストエラーを起こしに
くくなる。
このように、本実施例の信号処理装置は、基準信号を生
成する際に、基準信号切替スイッチ15を制御信号DETの
制御に基づいて切り替えて、クロック生成用データの
場合は速い応答速度で処理して基準信号Ss（Ａ）を生成
し、再生データの場合は遅い応答速度で処理して基準
信号Ss（Ｂ）を生成するようにしている。したがって、
基準信号Ss（Ａ）に基づいて正確なクロックを生成する
ことができ、かつ、基準信号Ss（Ｂ）に基づいて再生デ
ータ中のノイズの影響を少なくすることができる。
成する際に、基準信号切替スイッチ15を制御信号DETの
制御に基づいて切り替えて、クロック生成用データの
場合は速い応答速度で処理して基準信号Ss（Ａ）を生成
し、再生データの場合は遅い応答速度で処理して基準
信号Ss（Ｂ）を生成するようにしている。したがって、
基準信号Ss（Ａ）に基づいて正確なクロックを生成する
ことができ、かつ、基準信号Ss（Ｂ）に基づいて再生デ
ータ中のノイズの影響を少なくすることができる。
上記実施例における制御信号生成回路16はタイマによっ
て構成されている。しかしながら、この発明はこれに限
定されるものではなく、データ先頭データに基づく出
力信号Soを検出するデータ先頭データ検知手段で構成し
てもよい。
て構成されている。しかしながら、この発明はこれに限
定されるものではなく、データ先頭データに基づく出
力信号Soを検出するデータ先頭データ検知手段で構成し
てもよい。
上記実施例における基準信号切替スイッチ15は、第１図
に示すような構造のものに限定されるものではないこと
は言うまでもなく、例えば論理素子によって構成しても
よい。
に示すような構造のものに限定されるものではないこと
は言うまでもなく、例えば論理素子によって構成しても
よい。
＜発明の効果＞ 以上より明らかなように、この発明の信号処理装置は、
比較回路，第１基準信号生成回路，第２基準信号生成回
路および基準信号切替手段を有して、入力信号の内容が
データ先頭データのときに上記基準信号切替手段を切り
替えることによって、上記入力信号の内容がクロック生
成用データの場合には、速い応答速度で処理を行って生
成された第１の基準信号を上記比較回路に入力する一
方、上記入力信号の内容が再生データの場合には、遅い
応答速度で処理を行って生成された第２の基準信号を上
記比較回路に入力するようにしたので、入力信号の内容
が上記クロック生成用データの場合には速い応答速度で
処理されて生成された基準信号と上記入力信号とが比較
回路によって比較される一方、入力信号の内容が再生デ
ータの場合には遅い応答速度で処理されて生成された基
準信号と上記入力信号とが比較される。
比較回路，第１基準信号生成回路，第２基準信号生成回
路および基準信号切替手段を有して、入力信号の内容が
データ先頭データのときに上記基準信号切替手段を切り
替えることによって、上記入力信号の内容がクロック生
成用データの場合には、速い応答速度で処理を行って生
成された第１の基準信号を上記比較回路に入力する一
方、上記入力信号の内容が再生データの場合には、遅い
応答速度で処理を行って生成された第２の基準信号を上
記比較回路に入力するようにしたので、入力信号の内容
が上記クロック生成用データの場合には速い応答速度で
処理されて生成された基準信号と上記入力信号とが比較
回路によって比較される一方、入力信号の内容が再生デ
ータの場合には遅い応答速度で処理されて生成された基
準信号と上記入力信号とが比較される。
したがって、上記クロック生成用データの場合は速い応
答速度で処理された基準信号に基づいて、正確なクロッ
クが生成される。また、再生データの場合は、遅い応答
速度で処理されたノイズの影響の少ない基準信号に基づ
いて、安定してディジタル再生信号が生成される。
答速度で処理された基準信号に基づいて、正確なクロッ
クが生成される。また、再生データの場合は、遅い応答
速度で処理されたノイズの影響の少ない基準信号に基づ
いて、安定してディジタル再生信号が生成される。
第１図はこの発明の信号処理装置の一実施例のブロック
図、第２図は上記信号処理に係る入出力信号の説明図、
第３図は従来の信号処理装置のブロック図、第４図
（ａ）は比較回路における入力信号と基準信号との比較
の説明図、第４図（ｂ）は比較回路の出力信号の波形
図、第５図は方式（Ａ）の基準信号生成回路と方式
（Ｂ）の基準信号生成回路の動作の説明図である。 11……比較回路、12……基準信号生成回路、 13……第１基準信号生成回路、 14……第２基準信号生成回路、 15……基準信号切替スイッチ、 16……制御信号生成回路。
図、第２図は上記信号処理に係る入出力信号の説明図、
第３図は従来の信号処理装置のブロック図、第４図
（ａ）は比較回路における入力信号と基準信号との比較
の説明図、第４図（ｂ）は比較回路の出力信号の波形
図、第５図は方式（Ａ）の基準信号生成回路と方式
（Ｂ）の基準信号生成回路の動作の説明図である。 11……比較回路、12……基準信号生成回路、 13……第１基準信号生成回路、 14……第２基準信号生成回路、 15……基準信号切替スイッチ、 16……制御信号生成回路。
Claims (2)
- 【請求項１】クロック生成用データ，データ先頭データ
および再生データを含む入力信号と第１または第２の基
準信号とを比較して、比較結果に基づいて２値の出力信
号を出力する比較回路と、 上記入力信号を取り込んで、速い応答速度によって処理
を行って上記第１の基準信号を生成する第１基準信号生
成回路と、 上記入力信号を取り込んで、遅い応答速度によって処理
を行って上記第２の基準信号を生成する第２基準信号生
成回路と、 上記データ先頭データ部において切り替わり、上記入力
信号の内容がクロック生成用データのときには上記第１
基準信号生成回路からの第１の基準信号を上記比較回路
に入力する一方、上記入力信号の内容が再生データのと
きには第２基準信号生成回路からの第２の基準信号を上
記比較回路に入力する基準信号切替手段を備えたことを
特徴とする信号処理装置。 - 【請求項２】上記比較回路に入力される入力信号は光磁
気ディスク読取装置から出力されるアナログ信号である
ことを特徴とする請求項１に記載の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1228071A JPH0748282B2 (ja) | 1988-09-02 | 1989-08-31 | 信号処理装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22071188 | 1988-09-02 | ||
| JP63-220711 | 1988-09-02 | ||
| JP1228071A JPH0748282B2 (ja) | 1988-09-02 | 1989-08-31 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02161662A JPH02161662A (ja) | 1990-06-21 |
| JPH0748282B2 true JPH0748282B2 (ja) | 1995-05-24 |
Family
ID=26523872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1228071A Expired - Fee Related JPH0748282B2 (ja) | 1988-09-02 | 1989-08-31 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748282B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4706761B2 (ja) * | 2009-01-29 | 2011-06-22 | 日本テキサス・インスツルメンツ株式会社 | 受信回路 |
-
1989
- 1989-08-31 JP JP1228071A patent/JPH0748282B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02161662A (ja) | 1990-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4606016A (en) | Write protection and data detection using differential detector | |
| US4626933A (en) | Method and apparatus for qualifying data | |
| JP2819294B2 (ja) | デジタル情報再生装置 | |
| JPS5883489A (ja) | Ｐａｌフオ−マツトビデオ情報信号におけるサンプリングおよびドロツプアウト補償並びに誤り隠閉を行なう装置 | |
| JPH0312874A (ja) | ディジタル信号再生装置 | |
| JPH0748282B2 (ja) | 信号処理装置 | |
| JPH0775107B2 (ja) | 磁気記録装置の信号再生回路 | |
| JPH0765377A (ja) | 記録状態検出装置及び光記録媒体 | |
| EP0357046B1 (en) | Signal processing device for analogue to digital conversion | |
| JPS601654A (ja) | 記録装置 | |
| US5239422A (en) | Rotary head type digital magnetic recording-reproducing apparatus | |
| US4876615A (en) | Data decoding system | |
| JP2891592B2 (ja) | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 | |
| US5260917A (en) | Signal reproduction apparatus | |
| JPH0574145B2 (ja) | ||
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP2000149357A (ja) | 画像再生装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
| JPS6117271A (ja) | 光デイスク装置 | |
| JP3008613B2 (ja) | ディスク状記録媒体のセクタマーク検出装置 | |
| JPH052839A (ja) | デジタル信号記録媒体再生装置 | |
| JPH03245368A (ja) | 媒体欠陥検出装置 | |
| JPH03183051A (ja) | 録音回路 | |
| JPS5849924B2 (ja) | ジヨウホウサイセイホウシキ | |
| JPH01112569A (ja) | デジタル信号再生装置 | |
| JPH07254218A (ja) | パルス幅情報生成回路及びそれを用いたディスク再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |