JPH0746775A - バックアップ電源検出回路 - Google Patents

バックアップ電源検出回路

Info

Publication number
JPH0746775A
JPH0746775A JP5194706A JP19470693A JPH0746775A JP H0746775 A JPH0746775 A JP H0746775A JP 5194706 A JP5194706 A JP 5194706A JP 19470693 A JP19470693 A JP 19470693A JP H0746775 A JPH0746775 A JP H0746775A
Authority
JP
Japan
Prior art keywords
power supply
backup power
backup
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5194706A
Other languages
English (en)
Inventor
Tatsuya Sugimoto
達也 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TEC CORP
Original Assignee
TEC CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TEC CORP filed Critical TEC CORP
Priority to JP5194706A priority Critical patent/JPH0746775A/ja
Publication of JPH0746775A publication Critical patent/JPH0746775A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)

Abstract

(57)【要約】 【目的】バックアップ電源への充電タイミングを制御す
る処理を必要とせずに、正確にバックアップ電源の出力
電圧を検出する。 【構成】システムリセット信号によりシステム電源11
からバックアップ電源12への充電回路を遮断するトラ
ンジスタ16と、バックアップ電源12の出力電圧をシ
ステムのメモリ等の最低保証電圧と比較して、その比較
結果を電圧判定出力として出力する電圧検出部17の出
力を、システムリセット信号の立ち下がりエッジで保持
するとともに、その保持した信号をバックアップ電源検
出信号としてシステムに出力するラッチ回路18とを設
けたもの。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電源バックアップを
必要とする素子、例えばメモリや時計等を使用した電子
機器に用いられ、停電時に前記素子に電力を供給するバ
ックアップ電源の出力電圧を検出するバックアップ電源
検出回路に関する。
【0002】
【従来の技術】一般にSRAM(static random access
memory )等の揮発性メモリは、システム電源から供給
される電力が断たれたとき、すなわち停電時には、記憶
されている内容(データ)が失われてしまう。
【0003】ところで、電子機器では電源オフ後に再び
電源オンしたとき、電源オフ前の状態から継続して処理
を行いたいという要望があり、この要望に応えて、ニッ
ケル・カドミウム電池等の充電池をバックアップ電源と
して設け、停電時にも、SRAM等の揮発性メモリに記
憶されている内容を保持し続けられるようにするものが
あった。
【0004】しかし、充電池にも充電容量に限界があ
り、システム電源の停電時間が長くなると、充電池の充
電容量が減少してしまい、その出力電圧がしだいに降下
する。一方、SRAM等の揮発性メモリにも、その記憶
している内容を保持できる最低保証電圧があり、バック
アップ電源の出力電圧がその最低保証電圧より低くなる
と、揮発性メモリに記憶されている内容が、正確に記憶
保持されているものか保証できなくなる。
【0005】この揮発性メモリに記憶されている内容が
正確に記憶保持されているか否かを判断するのに、メモ
リチェックを行うという方法があるが、また、簡易的な
方法として、バックアップ電源の出力電圧を検出するバ
ックアップ電源検出回路を設けて、その検出されたバッ
クアップ電源の出力電圧が、揮発性メモリの最低保証電
圧以上か否かを判断し、バックアップ電源の出力電圧が
最低保証電圧以上ならば、揮発性メモリに記憶されてい
る内容は正確に記憶保持されているものと判断する方法
がある。
【0006】従来のバックアップ電源検出回路は、例え
ば特開昭2−114827号公報に記載されていている
ものが知られている。
【0007】すなわち、図3に示すような構成になって
いる。1はシステム電源であり、図示しないが、電源ス
イッチを介して供給される商用交流電源(AC100
V)の電力をシステム(電子機器)で必要な所定の直流
電圧の電力に変換して、前記システムに供給する(シス
テム電源出力)ものである。
【0008】2はバックアップ電源であり、ニッケル・
カドミウム充電池から構成され、第1のダイオード3を
介して、前記システムの電源バックアップを必要とする
SRAM等の素子へ電力を供給する(バックアップ電源
出力)ものである。
【0009】前記システム電源1から前記バックアップ
電源2へ、第2のダイオード4及び充電電流を制限する
抵抗5を直列に構成した充電回路が接続され、この第2
のダイオード4と抵抗5との間にPNP形のトランジス
タ6が介挿されている。すなわち、このトランジスタ6
のエミッタ端子及びコレクタ端子が、それぞれ前記第2
のダイオード4のカソード端子及び前記抵抗5の一端に
接続されている。このトランジスタ6のベース端子に
は、前記システムにより制御される充電開始信号が入力
されるようになっている。
【0010】また、前記バックアップ電源2の出力は、
電圧検出部7に入力されるようになっており、この電圧
検出部7では、前記バックアップ電源2の出力を前記シ
ステムで使用する揮発性メモリの最低保証電圧と比較し
て、その比較結果をバックアップ電源検出信号として前
記システムに出力するようになっている。
【0011】充電開始信号は、システム電源1の電力供
給復帰時に、バックアップ電源2に同時に充電が行われ
ないように、トランジスタ6をオフ状態にして、上記充
電回路を途中で遮断状態にするものである。そして、電
圧検出部7からのバックアップ電源検出信号によるバッ
クアップ電源の出力電圧のチェックが終了すれば、充電
開始信号によりトランジスタ6はオン状態となり、バッ
クアップ電源2への充電が開始される。
【0012】上述したように、システム電源1の電力供
給復帰時にトランジスタ6をオフ状態にするのは、バッ
クアップ電源2に同時に充電が行われると、その瞬間に
バックアップ電源2の出力電圧が急激に上昇してしまう
ので、停電時のバックアップ電源2の出力電圧を正確に
検出するために、バックアップ電源2の停電時の電圧を
そのまま維持する必要があるからである。
【0013】すなわち、図4に示すように、システム電
源1が電力供給を行っている時点(t1)においては、
すでに充電開始信号がローレベルとなってトランジスタ
6がオン状態になっており、システム電源1から第2の
ダイオード4及び抵抗5からなる充電回路を介してバッ
クアップ電源2へ充電が行われている。
【0014】従って、バックアップ電源2は十分な充電
状態にあり、その出力電圧はシステム電源1の出力電圧
よりダイオード4及びトランジスタ6による電圧降下分
低い電圧となる。また、電圧検出部7から出力されるバ
ックアップ電源検出信号は、バックアップ電源2の出力
電圧が正常であることを示すハイレベルとなっている。
【0015】電源スイッチがオフされ、システム電源1
の電力供給が断たれた時点(t2)においては、システ
ムの電源バックアップを必要とする素子に、バックアッ
プ電源2から第1のダイオード3を介して電力が供給さ
れる。そして、電源スイッチがオフの間、バックアップ
電源2の充電容量が除々に消費され、その充電容量が所
定容量を下回ると(t3)、バックアップ電源2の出力
電圧がしだいに降下し始める。
【0016】例えば、バックアップ電源2の出力電圧が
メモリ等の最低保証電圧を下回り、その後、再び電源ス
イッチがオンされると、システム電源1の電力供給復帰
時(t4)には、同時に充電開始信号がハイレベルとな
ってトランジスタ6がオフ状態となり、バックアップ電
源2への充電が遮断される。
【0017】このとき、バックアップ電源検出信号は、
バックアップ電源2の出力電圧の異常を示すローレベル
となる。従って、システム側ではこのローレベルのバッ
クアップ電源検出信号によりメモリ異常と判断するよう
になっている。
【0018】このバックアップ電源の出力電圧のチェッ
クが終了すると(t5)、充電開始信号がローレベルに
なってトランジスタ6がオン状態となり、システム電源
1からバックアップ電源2へ充電回路を介して充電が開
始される。
【0019】すると、バックアップ電源2の出力電圧が
急速に回復して、電圧検出部7から出力されるバックア
ップ電源検出信号はハイレベルに変化するが、すでにバ
ックアップ電源2の出力電圧のチェックは終了している
ので問題とはならない。
【0020】
【発明が解決しようとする課題】上述したように、従来
のバックアップ電源検出回路では、システム電源の電力
供給復帰時に、同時にバックアップ電源2への充電を行
わないようにするため、トランジスタ6のベース端子へ
出力する充電開始信号を制御する処理をシステム(電子
機器)側で行わなければならないという問題があった。
【0021】そこでこの発明は、バックアップ電源への
充電タイミングを制御する処理を必要とせずに、正確に
バックアップ電源の出力電圧を検出することができるバ
ックアップ電源検出回路を提供することを目的とする。
【0022】
【課題を解決するための手段】この発明は、電源バック
アップを必要とする素子、外部から供給される電力によ
り必要な電力を発生するシステム電源及び、システム電
源からの電力供給が断たれた停電時に素子に電力を供給
し、システム電源ににより充電されるバックアップ電源
を使用した電子機器に用いられ、バックアップ電源の出
力電圧を検出するバックアップ電源検出回路において、
バックアップ電源から素子へのバックアップ電力供給ラ
インに介挿され、システム電源から供給される電力のバ
ックアップ電源への流入を阻止する阻止手段と、システ
ム電源から供給される電力を充電電流としてバックアッ
プ電源に供給する充電ラインと、この充電ラインに介挿
され、システム電源の電力供給復帰時に電子機器で発生
するリセット信号により充電ラインを遮断する充電制御
手段と、バックアップ電源の出力電圧を検出する検出回
路と、リセット信号による充電ラインの遮断時に、検出
回路から出力された検出信号をリセット解除時以降も保
持する検出信号保持手段とを設けたものである。
【0023】
【作用】このような構成の本発明において、システム電
源からの電力供給が断たれた停電状態から電力供給状態
に復帰した時には、阻止手段により、システム電源から
バックアップ電力供給ラインを介してバックアップ電源
への電力の流入が阻止され、充電制御手段により、電力
供給復帰時の電子機器で発生したリセット信号により充
電ラインが遮断される。
【0024】従って、システム電源からバックアップ電
源への充電は一切行われない。
【0025】検出回路により、バックアップ電源の出力
電圧が検出され、この検出回路から出力された検出信号
は、リセット信号による充電ラインの遮断時に、検出信
号保持手段により、リセット解除時以降も保持される。
【0026】従って、リセット解除時に、検出信号保持
手段により保持された検出信号に基づいて、電子機器等
は、バックアップ電源の出力電圧が正常か異常かを正確
に判断することができる。
【0027】
【実施例】以下、この発明の一実施例を図面を参照して
説明する。
【0028】図1において、11はシステム電源であ
り、図示しないが、電源スイッチを介して供給される商
用交流電源(AC100V)の電力をシステム(電子機
器)で必要な所定の直流電圧の電力に変換して、システ
ム電源出力として前記システムに供給するものである。
【0029】12はバックアップ電源であり、ニッケル
・カドミウム充電池から構成され、阻止手段としての第
1のダイオード13を介して、前記システムの電源バッ
クアップを必要とするメモリや時計等の素子へバックア
ップ電源出力として電力を供給するものである。なお、
前記バックアップ電源12から前記第1のダイオード1
3を介して前記システムの電源バックアップを必要とす
る素子へ電力ラインが、バックアップ電力供給ラインと
なっている。
【0030】前記システム電源11から前記バックアッ
プ電源12へ、第2のダイオード14及び充電電流を制
限する抵抗15を直列に構成した充電ラインとしての充
電回路が接続され、この第2のダイオード14と抵抗1
5との間に充電制御手段としてのPNP形のトランジス
タ16が介挿されている。すなわち、このトランジスタ
16のエミッタ端子及びコレクタ端子が、それぞれ前記
第2のダイオード14のカソード端子及び前記抵抗15
の一端に接続されている。このトランジスタ16のベー
ス端子には、前記システムで電源投入時(システム電源
の電力供給復帰時)に発生するシステムリセット信号が
入力されるようになっている。
【0031】また、前記バックアップ電源12の出力
は、検出回路としての電圧検出部17に入力されるよう
になっており、この電圧検出部17では、前記バックア
ップ電源12の出力を前記システムで使用する揮発性メ
モリの最低保証電圧と比較して、その比較結果を電圧判
定出力(検出信号)としてフリップフロップ回路からな
る検出信号保持手段としてのラッチ回路18へ出力する
ようになっている。
【0032】このラッチ回路18にはシステムリセット
信号が入力されており、このラッチ回路18は、システ
ムリセット信号がハイレベルの時、前記電圧検出回路1
7の電圧判定出力をそのまま出力するスルー状態とな
り、システムリセット信号の立ち下がりエッジで前記電
圧検出回路17の電圧判定出力を保持し、システムリセ
ット信号がローレベルの間、その保持した電圧判定出力
を保持し続けるラッチ状態となり、このラッチ回路18
の保持した電圧判定出力は、バックアップ電源検出信号
として前記システムに出力するようになっている。
【0033】このような構成の本実施例においては、図
2に示すように、システム電源11が電力供給を行って
いる時点(t1)、すなわち通常にシステムにおいて処
理が行われている時には、当然リセット信号はローレベ
ルになっており、トランジスタ16はオン状態で、シス
テム電源11から第2のダイオード14及び抵抗15か
らなる充電回路を介してバックアップ電源12へ充電が
行われている。
【0034】従って、バックアップ電源12は十分な充
電状態にあり、その出力電圧は、システム電源11の出
力電圧よりダイオード14及びトランジスタ16による
電圧降下分低い電圧となる。また、電圧検出部17の電
圧判定出力は、バックアップ電源2の出力電圧が正常で
あることを示すハイレベルとなっている。さらに、ラッ
チ回路18から出力されるバックアップ電源検出信号
は、前リセット信号の立ち下がりによりバックアップ電
源の出力電圧が正常であったことを示すハイレベルに保
持されている。
【0035】電源スイッチがオフされた等により、シス
テム電源11の電力供給が断たれた時点(t2)におい
ては、システムの電源バックアップを必要とする素子
に、バックアップ電源12から第1のダイオード13を
介して電力が供給され、バックアップ電源12の充電容
量が除々に消費され、その充電容量が所定容量を下回る
と(t3)、バックアップ電源12の出力電圧がしだい
に降下し始める。
【0036】例えば、ここでバックアップ電源12の出
力電圧がメモリ等の最低保証電圧を下回ると、その後、
再び電源スイッチがオンされた等によるシステム電源1
1の電力供給復帰時(t4)には、同時にシステムで発
生したシステムリセット信号がハイレベルとなりトラン
ジスタ16がオフ状態となり、バックアップ電源12へ
の充電が遮断される。
【0037】このとき、電圧検出部17の電圧判定出力
は、バックアップ電源12の出力電圧の異常を示すロー
レベルとなる。一方、システムリセット信号はハイレベ
ルとなっているので、ラッチ回路18は、その電圧判定
出力をそのままバックアップ電源検出信号としてシステ
ムに出力する。
【0038】やがて、システムリセット信号がローレベ
ルになると(t5)、その立ち下がりエッジで、電圧検
出部17の電圧判定出力がラッチ回路18により保持さ
れる。その保持された電圧判定出力はローレベルであ
り、従ってローレベルのバックアップ電源検出信号がシ
ステムに出力される。その結果、リセット解除されたシ
ステム側では、このローレベルのバックアップ電源検出
信号により、メモリ異常の可能性があると判断するよう
になっている。
【0039】一方、システムリセット信号がローレベル
になると(t5)、トランジスタ16がオン状態とな
り、システム電源11からバックアップ電源12へ第2
のダイオード14及び抵抗15からなる充電回路を介し
て充電が開始される。
【0040】すると、バックアップ電源12の出力電圧
が急速に回復して、電圧検出部17の電圧判定出力はハ
イレベルに変化するが、すでに、ラッチ回路18はラッ
チ状態になっているので、ラッチ回路18から出力され
るバックアップ電源検出信号はローレベルのままとなっ
ていて、システム側でのバックアップ電源の出力電圧の
チェック処理には問題とはならない。
【0041】このように本実施例によれば、システムリ
セット信号によりシステム電源11からバックアップ電
源12への充電回路を遮断するトランジスタ16と、バ
ックアップ電源12の出力電圧をシステムのメモリ等の
最低保証電圧と比較して、その比較結果を電圧判定出力
として出力する電圧検出部17の出力を、システムリセ
ット信号の立ち下がりエッジで保持するとともに、その
保持した信号をバックアップ電源検出信号としてシステ
ムに出力するラッチ回路18とを設けたことにより、シ
ステム電源11の電力供給復帰時に、システムリセット
信号のリセット時間だけバックアップ電源12への充電
開始を遅延させることができ、バックアップ電源12へ
の充電タイミングを制御する処理を必要とせず、しかも
そのリセット解除時に、ラッチ回路18によりシステム
リセット信号の立ち下がりで電圧検出部17の電圧判定
出力を保持することができるので、リセット解除後に、
システム電源11の電力供給復帰時のバックアップ電源
12の出力電圧を正確に検出することができる。
【0042】従って、システム側では、バックアップ電
源12への充電タイミングを制御する処理が必要がな
く、ソフトウエアをその分削除することができる。さら
に、従来、充電開始信号を出力するために、例えばI/
O(input/output)等の出力ポートを使用していたが、
この実施例においては、システムリセット信号を使用す
るので、出力ポートを使用する必要がなく、I/O等の
出力ポートをその分他の用途に有効に使用できるという
効果を得ることができる。
【0043】
【発明の効果】以上詳述したようにこの発明によれば、
バックアップ電源への充電タイミングを制御する処理を
必要とせずに、正確にバックアップ電源の出力電圧を検
出することができるバックアップ電源検出回路を提供で
きる。
【図面の簡単な説明】
【図1】この発明の一実施例の要部回路構成を示す図。
【図2】同実施例の各種信号のタイミングを示す図。
【図3】従来例の要部回路構成を示す図。
【図4】従来例の各種信号のタイミングを示す図。
【符号の説明】
11…システム電源、12…バックアップ電源、13…
第1のダイオード、14…第2のダイオード、15…抵
抗、16…トランジスタ、17…電圧検出部、18…ラ
ッチ回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 電源バックアップを必要とする素子、外
    部から供給される電力により必要な電力を発生するシス
    テム電源及び、前記システム電源からの電力供給が断た
    れた停電時に前記素子に電力を供給し、前記システム電
    源ににより充電されるバックアップ電源を使用した電子
    機器に用いられ、前記バックアップ電源の出力電圧を検
    出するバックアップ電源検出回路において、前記バック
    アップ電源から前記素子へのバックアップ電力供給ライ
    ンに介挿され、前記システム電源から供給される電力の
    前記バックアップ電源への流入を阻止する阻止手段と、
    前記システム電源から供給される電力を充電電流として
    前記バックアップ電源に供給する充電ラインと、この充
    電ラインに介挿され、前記システム電源の電力供給復帰
    時に前記電子機器で発生するリセット信号により前記充
    電ラインを遮断する充電制御手段と、前記バックアップ
    電源の出力電圧を検出する検出回路と、前記リセット信
    号による前記充電ラインの遮断時に、前記検出回路から
    出力された検出信号をリセット解除時以降も保持する検
    出信号保持手段とを設けたことを特徴とするバックアッ
    プ電源検出回路。
JP5194706A 1993-08-05 1993-08-05 バックアップ電源検出回路 Pending JPH0746775A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5194706A JPH0746775A (ja) 1993-08-05 1993-08-05 バックアップ電源検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5194706A JPH0746775A (ja) 1993-08-05 1993-08-05 バックアップ電源検出回路

Publications (1)

Publication Number Publication Date
JPH0746775A true JPH0746775A (ja) 1995-02-14

Family

ID=16328907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5194706A Pending JPH0746775A (ja) 1993-08-05 1993-08-05 バックアップ電源検出回路

Country Status (1)

Country Link
JP (1) JPH0746775A (ja)

Similar Documents

Publication Publication Date Title
EP0187369B1 (en) Power supply system for an electronic apparatus having memory
US5414861A (en) Data protection system using different levels of reserve power to maintain data in volatile memories for any period of time
JP3630228B2 (ja) 電源供給装置、電池、電気機器、およびメモリ効果検出方法
JPH0746775A (ja) バックアップ電源検出回路
US6888267B2 (en) Battery backed memory with low battery voltage trip, disconnect and lockout
JP3034741B2 (ja) 電源バックアップ装置
JPH02114827A (ja) バックアップ電源装置
JPS6315954Y2 (ja)
JPS641806B2 (ja)
JP2002244773A (ja) 情報処理装置
JPH1028330A (ja) 分散電源用系統連系システム
JPS6253138A (ja) 蓄電池予備電源回路
JPS60150288A (ja) 半導体メモリのバツクアツプ装置
JPH059812B2 (ja)
JPH09134315A (ja) 停電補償回路
JPH07222377A (ja) バッテリー電圧検出回路
JPH0736791A (ja) Ramバックアップ回路
JPH0379937B2 (ja)
JPS59213098A (ja) メモリ保護方式
JPH0515075A (ja) 電池の逆充電防止回路
JPH05224786A (ja) ニッケル・カドミウム蓄電池電圧の保持回路
JPS62105564A (ja) 復帰装置
JPH1179567A (ja) 油圧エレベーターの停電時間検出装置
JPH0267980A (ja) バッテリへの充電状態検知回路
JPH11168841A (ja) 二次電池電圧監視回路