JPH07222377A - バッテリー電圧検出回路 - Google Patents

Abstract

(57)【要約】 【目的】バッテリーの過放電を防止し、バッテリーの出
力電圧の低下を検出してメモリデータ破壊の原因の解析
を容易にする。 【構成】ニッカドバッテリー１の検出電圧が下限電圧よ
り低くなると、過放電圧検出回路７から出力されたハイ
レベル信号によりバッテリー１からＲＡＭ１０への電力
供給ライン１０ａを遮断するＰＮＰ形トランジスタ８
と、バッテリー１の検出電圧が規定電圧より低くなる
と、残量電圧検出回路１３から出力されたハイレベル信
号をローレベル信号として保持するラッチ回路１７と、
このローレベル信号によりデータ０が設定されるコンフ
ィグＲＡＭ２０とを設け、ＲＡＭデータ破壊の発生時
に、コンフィグＲＡＭ２０にデータ０が設定されている
と、バッテリー１の出力電圧不足を表示器２４に表示す
るもの。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、停電時にもＲＡＭ(r
andom access memory)に記憶されたデータを保持するた
めに設けられたバッテリーの電圧を検出するバッテリー
電圧検出回路に関する。

【０００２】

【従来の技術】従来、例えばＰＯＳ(point of sales)端
末装置やパーソナルコンピュータ等のデータ処理装置に
おいて、業務中に作成したデータ等を記憶したＲＡＭ(r
andomaccess memory)等の揮発性メモリへ、電源オフ時
及び停電時に電力を供給する(電源バックアップする )
バッテリーを設けたものが知られている。

【０００３】これは、電源オフ時及び停電時にも、ＲＡ
Ｍに記憶されたデータを保持し続け、電源再投入時又は
電力復帰時に以前の業務を継続して行うことができるよ
うにするためである。

【０００４】使用されるバッテリーの一つの例として、
充電可能なニッカドバッテリーがある。このニッカドバ
ッテリーを使用する場合は、充電回路を設けておき、電
源オン時にはこの充電回路により充電され、電源オフ時
又は停電時に、ＲＡＭ等に電力供給するものである。こ
のニッカドバッテリーなど、二次電池の種類の中には、
残りの充電電荷量が所定の最低電荷量を越えて放電して
しまうと、一般的に過放電状態と呼ばれる状態となり、
その充放電特性が劣化してしまう種類がある。

【０００５】従って、ニッカドバッテリー等の種類の二
次電池を使用する場合には、過放電防止回路が必要にな
る。すなわち、過放電防止回路は、ニッカドバッテリー
の特性として過放電とならない最低電圧より高い電圧を
基準電圧として、ニッカドバッテリーの出力電圧がその
基準電圧を下回ると、ニッカドバッテリーからＲＡＭ等
への電力供給ラインを遮断するものである。

【０００６】なお、バッテリーは、電源オフ時及び停電
時の電力供給を、ＲＡＭだけではなく、通常、時計回路
等の停電時にも継続して動作する必要のある回路・素子
にも行っている。

【０００７】

【発明が解決しようとする課題】充電可能なバッテリー
を使用した場合、バッテリーの容量に応じてＲＡＭ等に
電力を供給する時間( 電源バックアップ時間 )が限定さ
れている。従って、長時間電源オフ状態又は停電状態が
継続した場合に、バッテリーの容量が減少して、バッテ
リーの出力電圧が低下する。

【０００８】ＲＡＭは、一般にデータを記憶保持できる
電圧( 最低保証電圧 )があり、電源オフ時又は停電時
に、バッテリーの出力電圧がその最低保証電圧を下回る
と、ＲＡＭのデータ保持能力が低下する。従って、メモ
リチェックにおいてデータの誤りが検出されることにな
る。すなわち、メモリデータ破壊と一般的に呼ばれる現
象が発生する。

【０００９】このＲＡＭのメモリデータ破壊は、上述し
たバッテリーの出力電圧の低下により発生する場合もあ
るが、物理的な破損等のその他の原因も考えられる。

【００１０】しかし従来、ＰＯＳ端末装置やパーソナル
コンピュータ等には、電源投入時(電源オン時 )に行う
メモリチェックでメモリデータ破壊が検出されたとき
に、その原因がバッテリーの出力電圧の低下が原因か否
かを判断するソフトウエア処理がなく、メモリデータ破
壊の原因を解析するのが難しいという問題があった。

【００１１】そこでこの発明は、メモリデータ破壊の発
生時に、その原因がバッテリーの出力電圧の低下による
ものか否かを判断するソフトウエア処理を設けることが
でき、従って、メモリデータ破壊の原因の解析を容易に
することができるバッテリー電圧検出回路を提供するこ
とを目的とする。

【００１２】

【課題を解決するための手段】この発明は、停電時に動
作する必要のあるランダム・アクセス・メモリ等の回路
・素子へ電力を供給するバッテリーの出力電圧を検出す
るバッテリー電圧検出手段と、このバッテリー電圧検出
電防止手段によりバッテリーの出力電圧が所定電圧と比
較してより低いと判定したときにバッテリーの出力電圧
の不足を示す信号を出力する検出信号出力手段と、この
検出信号出力手段から出力された信号を保持する保持手
段と、この保持手段の信号保持状態を示す信号を出力す
る保持状態出力手段とを設けたものである。

【００１３】

【作用】このような構成の本発明において、バッテリー
電圧検出手段により検出されたバッテリーの出力電圧
が、所定電圧より低くなると、まず、検出信号出力手段
によりバッテリー電圧の不足を示す信号が出力され、こ
の信号は保持手段により保持される。そして保持状態出
力手段は、保持手段の信号保持状態を示す信号を出力す
る。

【００１４】

【実施例】以下、この発明の第１実施例を図１乃至図３
を参照して説明する。

【００１５】図１は、この発明を適用した第１実施例の
バッテリー電圧検出回路を示す一部ブロック図を含む回
路図である。

【００１６】ニッカドバッテリー１の正極端子は、充電
回路の電源＋１２Ｖに、順方向に介挿されたダイオード
２及び充電量を調整する第１の抵抗３を介して接続さ
れ、その負極端子はグラウンドに接続されている。従っ
て、電源＋１２Ｖからの充電電流は、前記ダイオード２
及び前記第１の抵抗３を介して、前記ニッカドバッテリ
ー１に供給される。

【００１７】このニッカドバッテリー１の正極端子と前
記第１の抵抗３との接続点は、後述する２つの回路へと
接続されている。

【００１８】第１の回路は、前記ニッカドバッテリー１
の過放電を防止する過放電防止回路である。

【００１９】すなわち、前記ニッカドバッテリー１の正
極端子と前記第１の抵抗３との接続点は、定電圧回路４
の入力端子に接続され、前記ニッカドバッテリー１の放
電電流は定電圧回路４により、所定の電圧に安定化され
る。

【００２０】また、前記ニッカドバッテリー１の正極端
子と前記第１の抵抗３との接続点とグラウンドとの間に
は、第２の抵抗５と第３の抵抗６とからなる直列分圧回
路が接続され、その分圧出力点は、過放電圧検出回路７
の入力端子へ接続されている。

【００２１】この過放電圧検出回路７は、その入力端子
に入力された前記分圧出力点の電圧と前記ニッカドバッ
テリー１の出力電圧が過放電状態とならない最低電圧よ
り僅かに高く設定された電圧Ｖｍに対応する下限電圧と
を比較し、前記分圧出力点の電圧が前記下限電圧より低
くなるとハイレベル信号を出力し、前記分圧出力点の電
圧が前記下限電圧以上のときにはローレベル信号を出力
するものである。その過放電圧検出回路７の出力端子
は、ＰＮＰ形トランジスタ８のベース端子に、第４の抵
抗９を介して接続されている。

【００２２】前記ＰＮＰ形トランジスタ８のエミッタ端
子は、前記定電圧回路４の出力端子に接続され、そのコ
レクタ端子は、ＲＡＭ１０への電力供給ライン１０ａに
接続されている。

【００２３】一方、前記ニッカドバッテリー１の正極端
子と前記第１の抵抗３との接続点が接続された第２の回
路は、前記ニッカドバッテリー１の残量電圧判定回路で
ある。

【００２４】すなわち、前記ニッカドバッテリー１の正
極端子と前記第１の抵抗３との接続点とグラウンドとの
間には、第５の抵抗１１と第６の抵抗１２とからなる直
列分圧回路が接続され、その分圧出力点は、検出信号出
力手段としての残量電圧検出回路１３の入力端子へ接続
されている。

【００２５】この残量電圧検出回路１３は、その入力端
子に入力された前記分圧出力点の電圧と前記下限電圧に
対応する電圧Ｖｍより僅かに高く設定された電圧Ｖｒに
対応する規定電圧と比較し、前記分圧出力点の電圧が前
記規定電圧より低くなるとハイレベル信号を出力し、前
記分圧出力点の電圧が前記規定電圧以上のときにはロー
レベル信号を出力するものである。その残量電圧検出回
路１３の出力端子は、ＮＰＮ形トランジスタ１４のベー
ス端子に、第７の抵抗１５を介して接続されている。

【００２６】前記ＮＰＮ形トランジスタ１４のエミッタ
端子は、グラウンドに接続され、そのコレクタ端子は、
第８の抵抗１６を介して前記ニッカドバッテリー１と前
記第１の抵抗３との接続点が接続されている。

【００２７】さらに、前記ＮＰＮ形トランジスタ１４の
コレクタ端子は、保持手段としてのラッチ回路１７のＣ
Ｋ入力端子に接続されている。このラッチ回路１７のＤ
入力端子はグラウンドに接続され、そのＰＲ端子はリチ
ウムバッテリー１８の正極端子に接続され、そのＣＬＲ
端子は、電源投入時又はリセット時に行われるイニシャ
ライズ処理でオフ−オン操作されるスイッチ１９を介し
て、前記リチウムバッテリー１８の正極端子に接続さ
れ、そのＱ出力端子は、コンフィグＲＡＭ２０の特定の
入力ポートに接続されている。なお、前記リチウムバッ
テリー１８の負極端子は、グラウンドに接続されてい
る。

【００２８】前記第２の抵抗５と前記第３の抵抗６とか
らなる直列分圧回路及び前記第５の抵抗１１と前記第６
の抵抗１２とからなる直列分圧回路は、それぞれバッテ
リー電圧検出手段を構成している。

【００２９】前記コンフィグＲＡＭ２０は、前記リチウ
ムバッテリー１８から停電時にも電力が供給され、その
データが保持される。このコンフィグＲＡＭ２０の特定
のアドレスには、前記特定の入力ポートに入力された信
号がハイレベルならばデータ１が設定され、ローレベル
信号ならば０が設定される。

【００３０】２１は、制御部本体を構成するＣＰＵ(cen
tral processing unit )である。このＣＰＵ２１は、シ
ステムバス２２を介して、このＣＰＵ２１が行う処理の
プログラムデータが記憶されたＲＯＭ(read only memor
y)２３、前記ＲＡＭ１０、前記コンフィグＲＡＭ２０、
表示器２４等の各種周辺装置が接続された各Ｉ／Ｏ(inp
ut/output)コントローラ２５とそれぞれ接続されてい
る。

【００３１】図２に、電源投入時又はリセット時に、前
記ＣＰＵ２１が行うＲＡＭチェック処理の流れを示す。

【００３２】まず、ＲＡＭ１０のデータをチェックする
ＲＡＭチェックを行う。このＲＡＭチェックを終了する
とその結果から、ＲＡＭデータ破壊( ＲＡＭ破壊 )が発
生している( 有 )か否かを判断する。ＲＡＭデータ破壊
が発生していなければ、このＲＡＭチェック処理を終了
するようになっている。

【００３３】また、ＲＡＭデータ破壊が発生していれ
ば、上述したコンフィグＲＡＭ２０の特定のアドレスか
らデータを読取り、その読取ったデータが０か否かを判
断する。

【００３４】読取ったデータが０ならば、ＲＡＭデータ
破壊の原因はバッテリー不足によることを示すメッセー
ジを表示器２４に表示させて( 保持状態出力手段 )、こ
のＲＡＭチェック処理を終了するようになっている。

【００３５】また、読取ったデータが０でなく１なら
ば、ＲＡＭデータ破壊の原因はバッテリー不足ではな
く、バッテリー不足以外の原因によることを示すメッセ
ージを表示器２４に表示させて、このＲＡＭチェック処
理を終了するようになっている。

【００３６】このような構成の第１実施例においては、
ニッカドバッテリー１は、図３に示すように、電源オフ
時又は停電時に、時間と共にその出力電圧( バッテリー
電圧)が除々に降下する。すなわち、図中の時点Ａは、
電源スイッチ( 図示せず )がオフされた時点を示す。

【００３７】電源オフ又は停電発生直後には、過放電圧
検出回路７及び残量電圧検出回路１３ともローレベル信
号が出力され、ＰＮＰ形トランジスタ８はオン状態を継
続し、ＮＰＮ形トランジスタ１４はオフ状態を継続して
いる。従って、ラッチ回路１７のＣＫ入力端子にはハイ
レベル信号の入力が継続されており、Ｑ出力端子からは
イニシャライズ( リセット動作 )によるハイレベル信号
を出力している。

【００３８】この時点で、電源再投入され又は電力復帰
し、ＲＡＭチェックを行ってたとえＲＡＭデータ破壊を
検出しても、Ｑ出力端子からのハイレベル信号により、
コンフィグＲＡＭ２０の特定アドレスには、１のデータ
が設定されているので、ＲＡＭデータ破壊の原因は、バ
ッテリー１の出力電圧不足以外の原因によると判別でき
る。

【００３９】電源オフ状態又は停電状態が長時間継続す
ると、バッテリー電圧は降下し続け、残量電圧検出回路
１３で設定された規定電圧に対応する電圧Ｖｒより低く
なると( 時点Ｂ )、残量電圧検出回路１３からハイレベ
ル信号が出力され、ＮＰＮ形トランジスタ１４はオフ状
態からオン状態に変わる。その結果、ラッチ回路１７の
ＣＫ入力端子に入力される信号もハイレベル信号からロ
ーレベル信号に変わり、そのＱ出力端子は、Ｄ入力端子
がグラウンドに接続されているため、ローレベル信号を
出力し、そのローレベル信号をスイッチ１９がオフ動作
されるまで保持する。

【００４０】なお、スイッチ１９がオフ動作されると、
ＣＬＲ端子がローレベルとなり、ＣＬＲは反転入力端子
となっているので、このラッチ回路１７を初期状態にク
リアし、Ｑ出力端子はハイレベル信号を出力するように
なっている。

【００４１】ここで、電源再投入され又は電力復帰し、
ＲＡＭチェックを行ってＲＡＭデータ破壊が発生したと
きには、Ｑ出力端子からのローレベル信号により、コン
フィグＲＡＭ２０の特定アドレスには、０のデータが設
定されていることになり、ＲＡＭデータ破壊の原因は、
ニッカドバッテリー１の出力電圧不足によるとのメッセ
ージが表示器２４に表示される。

【００４２】さらに、電源オフ状態又は停電状態が継続
し、バッテリー電圧が過放電圧検出回路７で設定された
下限電圧に対応する電圧Ｖｍより低くなると( 時点Ｃ
)、過放電圧検出回路７からハイレベル信号が出力さ
れ、ＰＮＰ形トランジスタ８はオフ状態となる。その結
果、定電圧回路４からＲＡＭ１０への電力供給ライン１
０ａが遮断され、バッテリー１のこれ以上の放電が停止
される。

【００４３】このように第１実施例によれば、ニッカド
バッテリー１の検出電圧が下限電圧より低くなるとハイ
レベル信号を出力する過放電圧検出回路７と、この過放
電圧検出回路７からのハイレベル信号の出力によりニッ
カドバッテリー１からＲＡＭ１０への電力供給ライン１
０ａを遮断するＰＮＰ形トランジスタ８と、ニッカドバ
ッテリー１の検出電圧が規定電圧より低くなるとハイレ
ベル信号を出力する残量電圧検出回路１３と、この残量
電圧検出回路１３からのハイレベル信号の出力をローレ
ベル信号として保持するラッチ回路１７と、このラッチ
回路で保持されたローレベル信号により特定アドレスに
データ０が設定されるコンフィグＲＡＭ２０とを設け、
電源投入時又はリセット時のＲＡＭチェックでＲＡＭデ
ータ破壊の発生が検出されたときに、コンフィグＲＡＭ
２０の特定アドレスにデータ０が設定されていると、Ｒ
ＡＭデータ破壊がバッテリー１の出力電圧の不足による
ことを表示器２４に表示させることにより、ニッカドバ
ッテリー１の検出電圧が下限電圧より低くなった時点
で、ＰＮＰ形トランジスタ８によりニッカドバッテリー
１からＲＡＭ１０への電力供給ラインが遮断されるの
で、ニッカドバッテリー１のそれ以上の放電が停止さ
れ、過放電を防止することができる。また、ニッカドバ
ッテリー１の出力電圧の低下を残量電圧検出回路１３及
びラッチ回路１７によりコンフィグＲＡＭ２０にデータ
０として設定できるので、ＲＡＭデータ破壊の発生時
に、その原因がニッカドバッテリー１の出力電圧の低下
によるものか否かを判断するソフトウエア処理を設ける
ことができ、このソフトウエア処理でニッカドバッテリ
ー１の出力電圧の不足によることを表示器２４に表示さ
せるので、ＲＡＭデータ破壊の原因の解析を容易にする
ことができる。

【００４４】さらに、この実施例によれば、過放電圧検
出回路７で設定された下限電圧より残量電圧検出回路１
３で設定された規定電圧を僅かに高い電圧に設定したこ
とにより、過放電圧検出回路７がＰＮＰ形トランジスタ
８を制御して、ニッカドバッテリー１からＲＡＭ１０へ
の電力供給ライン１０ａを遮断する前に、残量電圧検出
回路１３がラッチ回路１７を介してニッカドバッテリー
１の出力電圧の不足を示す信号を出力させることができ
る。

【００４５】従って、ニッカドバッテリー１が過放電状
態に至らないまでも、出力電圧が低下した旨を検知する
ことができる。

【００４６】この発明の第２実施例を図４を参照して説
明する。

【００４７】図４は、この第２実施例のバッテリー電圧
検出回路を示す一部ブロック図を含む回路図である。な
お、このバッテリーで電圧検出回路は、上述した第１実
施例のバッテリー電圧検出回路と基本的には同じ構成な
ので、同一部材には同一符号を付して、その説明は省略
する。

【００４８】この第２実施例のバッテリー電圧検出回路
が、上述した第１実施例のバッテリー電圧検出回路と異
なる点は、ラッチ回路１７のＰＲ端子及びＣＬＲ端子の
接続状態である。すなわち、第１実施例の前記ラッチ回
路１７は、リチウムバッテリー１８から電力が供給され
ていたが、この第２実施例では、ニッカドバッテリー１
から電力が供給されるようになっており、そのＰＲ端子
は、前記ニッカドバッテリー１の正極端子と第１の抵抗
３との接続点に接続され、そのＣＬＲ端子は、スイッチ
１９を介して、前記ニッカドバッテリー１の正極端子と
第１の抵抗３との接続点に接続されている。従って、前
記リチウムバッテリー１８は、コンフィグＲＡＭ２０に
電力を供給するようになっている。

【００４９】このような構成の第２実施例においては、
ニッカドバッテリー１の出力電圧によりラッチ回路１７
が確実に動作することが保証されるように、残量電圧検
出回路１３で設定される規定電圧を十分に高く設定する
必要がある。

【００５０】従って、残量電圧検出回路１３で設定され
る規定電圧を、ラッチ回路１７が確実に動作することが
できるように設定すれば、前述の第１実施例と同様な効
果を得ることができる。

【００５１】この発明の第３実施例を図５を参照して説
明する。

【００５２】図５は、この第３実施例のバッテリー電圧
検出回路を示す一部ブロック図を含む回路図である。な
お、このバッテリーで電圧検出回路は、上述した第１実
施例のバッテリー電圧検出回路と基本的には、同じ構成
なので、同一部材には同一符号を付して、その説明は省
略する。

【００５３】この第３実施例のバッテリー電圧検出回路
が、上述した第１実施例のバッテリー電圧検出回路と異
なる点は、第５の抵抗１１、第６の抵抗１２、残量電圧
検出回路１３を外して、ＮＰＮ形トランジスタ１４のベ
ース端子を、第７の抵抗１５を介して、過放電圧検出回
路７の出力端子に接続している点にある。

【００５４】すなわち、下限電圧に対応する電圧Ｖｍと
規定電圧に対応する電圧Ｖｒとが等しい場合には、この
第３実施例のように、過放電圧検出回路７の出力端子
を、第４の抵抗を介してＰＮＰ形トランジスタ８に接続
すると共に、第７の抵抗を介してＮＰＮ形トランジスタ
１４に接続することができる。

【００５５】このような構成の第３実施例においても、
前述の第１実施例と同様な効果を得ることができる。

【００５６】

【発明の効果】以上詳述したようにこの発明によれば、
バッテリーの過放電を防止することができると共に、メ
モリデータ破壊の発生時にその原因がバッテリーの出力
電圧の低下によるものか否かを判断するソフトウエア処
理を設けることができ、従って、メモリデータ破壊の原
因の解析を容易にすることができるバッテリー電圧検出
回路を提供できる。

【図面の簡単な説明】

【図１】この発明の第１実施例のバッテリー電圧検出回
路を示す一部ブロック図を含む回路図である。

【図２】同実施例のバッテリー電圧検出回路で行われる
のＲＡＭチェック処理の流れを示す図。

【図３】同実施例のニッカドバッテリーの放電過程を示
すグラフ。

【図４】この発明の第２実施例のバッテリー電圧検出回
路を示す一部ブロック図を含む回路図である。

【図５】この発明の第３実施例のバッテリー電圧検出回
路を示す一部ブロック図を含む回路図である。

【符号の説明】

１…ニッカドバッテリー、７…過放電圧検出回路、８…
ＰＮＰ形トランジスタ、１０…ＲＡＭ、１３…残量電圧
検出回路、１５…ＮＰＮ形トランジスタ、１７…ラッチ
回路、２０…コンフィグＲＡＭ、２１…ＣＰＵ、２４…
表示器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 停電時に動作する必要のあるランダム・
   アクセス・メモリ等の回路・素子へ電力を供給するバッ
   テリーの出力電圧を検出するバッテリー電圧検出手段
   と、このバッテリー電圧検出電防止手段により前記バッ
   テリーの出力電圧が所定電圧と比較してより低いと判定
   したときに前記バッテリーの出力電圧の不足を示す信号
   を出力する検出信号出力手段と、この検出信号出力手段
   から出力された信号を保持する保持手段と、この保持手
   段の信号保持状態を示す信号を出力する保持状態出力手
   段とを設けたことを特徴とするバッテリー電圧検出回
   路。