JPH0746772B2 - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH0746772B2 JPH0746772B2 JP59044596A JP4459684A JPH0746772B2 JP H0746772 B2 JPH0746772 B2 JP H0746772B2 JP 59044596 A JP59044596 A JP 59044596A JP 4459684 A JP4459684 A JP 4459684A JP H0746772 B2 JPH0746772 B2 JP H0746772B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pass filter
- low
- signal
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 10
- 230000010354 integration Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、PLL（フェーズロックドループ）回路の改良
に関するもので、特にAMステレオ受信機の搬送波再生回
路に用いて好適なPLL回路に関する。
に関するもので、特にAMステレオ受信機の搬送波再生回
路に用いて好適なPLL回路に関する。
（ロ）従来技術 入力信号に同期した出力信号を発生することの出来るPL
L回路が知られている。前記PLL回路は、通常、位相比較
器と、ローパスフィルタと、直流増幅器と、電圧（電
流）制御発振器（以下VCOと称す）とによって構成され
ており、前記位相比較器で入力信号の位相と前記VCOの
出力信号の位相とを比較し、位相差に応じた信号により
VCOの発振周波数を変化させる様に成されている。そし
て、前記PLL回路は、ローパスフィルタの時定数に応じ
て決まるキャプチャレンジを有しており、該キャプチャ
レンジは、ローパスフィルタの時定数が大のとき狭くな
り、前記時定数が小のとき広くなる。
L回路が知られている。前記PLL回路は、通常、位相比較
器と、ローパスフィルタと、直流増幅器と、電圧（電
流）制御発振器（以下VCOと称す）とによって構成され
ており、前記位相比較器で入力信号の位相と前記VCOの
出力信号の位相とを比較し、位相差に応じた信号により
VCOの発振周波数を変化させる様に成されている。そし
て、前記PLL回路は、ローパスフィルタの時定数に応じ
て決まるキャプチャレンジを有しており、該キャプチャ
レンジは、ローパスフィルタの時定数が大のとき狭くな
り、前記時定数が小のとき広くなる。
ところで、AMステレオ受信機においては、ステレオ差信
号（Ｌ−Ｒ）を再生する為に搬送波に同期した信号を必
要とする。前記AMステレオ受信機で受信されるAMステレ
オ信号は、搬送波を超低周波（5Hzから55Hz）のパイロ
ット信号を含むステレオ差信号（Ｌ−Ｒ）で角度変調も
しくは直交変調するとともに、ステレオ和信号（Ｌ＋
Ｒ）で振幅変調したものであるから、前記ステレオ差信
号（Ｌ−Ｒ）を復調する為には、前記搬送波に同期した
信号を必要とする。そして、通常前記搬送波に同期した
信号は、先に説明した如きPLL回路によって作成され
る。
号（Ｌ−Ｒ）を再生する為に搬送波に同期した信号を必
要とする。前記AMステレオ受信機で受信されるAMステレ
オ信号は、搬送波を超低周波（5Hzから55Hz）のパイロ
ット信号を含むステレオ差信号（Ｌ−Ｒ）で角度変調も
しくは直交変調するとともに、ステレオ和信号（Ｌ＋
Ｒ）で振幅変調したものであるから、前記ステレオ差信
号（Ｌ−Ｒ）を復調する為には、前記搬送波に同期した
信号を必要とする。そして、通常前記搬送波に同期した
信号は、先に説明した如きPLL回路によって作成され
る。
AMステレオ信号の搬送波に同期した信号を作成する場
合、超低周波のパイロット信号の悪影響を防止する為、
ローパスフィルタの時定数を大とし、キャプチャレンジ
を狭くしなければならない。しかしながら、キャプチャ
レンジを狭くすると、PLL回路が同期可能なAMステレオ
受信機のダイヤル同調範囲が狭くなり、同調動作に支障
を来たすという欠点が生じる。
合、超低周波のパイロット信号の悪影響を防止する為、
ローパスフィルタの時定数を大とし、キャプチャレンジ
を狭くしなければならない。しかしながら、キャプチャ
レンジを狭くすると、PLL回路が同期可能なAMステレオ
受信機のダイヤル同調範囲が狭くなり、同調動作に支障
を来たすという欠点が生じる。
そこで、特開昭57−31245号に示される如く、ローパス
フィルタの時定数を切換え、同調動作時にはキャプチャ
レンジを広くするとともに、PLL回路が同期したときキ
ャプチャレンジを狭くする技術が提案された。第１図
は、その様なPLL回路を示すもので、（１）は振幅制限
されたAMステレオ中間周波信号が印加される入力端子、
（２）は位相比較器、（3）は第１及び第２抵抗（４）
及び（５）とコンデンサ（６）とから成るローパスフィ
ルタ、（７）は直流増幅器、（８）はVCO、及び（９）
は前記第２抵抗（５）に並列接続されたスイッチであ
る。前記スイッチ（９）は、ローパスフィルタ（3）の
時定数を切換える為のものであり、前記スイッチ（９）
が図示のオフ状態のとき、ローパスフィルタ（3）の時
定数は、第１及び第２抵抗（４）及び（５）とコンデン
サ（６）とで決まる第１の値（T1）となり、前記スイッ
チ（９）がオン状態のとき、前記ローパスフィルタ
（３）の時定数は、第１抵抗（４）とコンデンサ（６）
とで決まり、前記第１の値（T1）よりも小なる第２の値
（T2）となる。
フィルタの時定数を切換え、同調動作時にはキャプチャ
レンジを広くするとともに、PLL回路が同期したときキ
ャプチャレンジを狭くする技術が提案された。第１図
は、その様なPLL回路を示すもので、（１）は振幅制限
されたAMステレオ中間周波信号が印加される入力端子、
（２）は位相比較器、（3）は第１及び第２抵抗（４）
及び（５）とコンデンサ（６）とから成るローパスフィ
ルタ、（７）は直流増幅器、（８）はVCO、及び（９）
は前記第２抵抗（５）に並列接続されたスイッチであ
る。前記スイッチ（９）は、ローパスフィルタ（3）の
時定数を切換える為のものであり、前記スイッチ（９）
が図示のオフ状態のとき、ローパスフィルタ（3）の時
定数は、第１及び第２抵抗（４）及び（５）とコンデン
サ（６）とで決まる第１の値（T1）となり、前記スイッ
チ（９）がオン状態のとき、前記ローパスフィルタ
（３）の時定数は、第１抵抗（４）とコンデンサ（６）
とで決まり、前記第１の値（T1）よりも小なる第２の値
（T2）となる。
第１図の場合、前記スイッチ（９）は、入力信号レベル
が所定値以下の弱入力時、PLL回路が同期していない
時、VCO（８）の自走周波数と入力信号周波数とが所定
値以上離間している時のいずれかの時オンとなり、ロー
パスフィルタ（3）の時定数が第２の値（T2）となっ
て、PLL回路のキャプチャレンジが広がる。また、入力
信号レベルが所定値以上の強入力時であり、PLL回路が
同期しており、かつVCO（８）の自走周波数と入力信号
周波数とが所定値以上離間していない時、前記スイッチ
（９）がオフし、ローパスフィルタ（3）の時定数が第
１の値（T1）となって、PLL回路のキャプチャレンジが
狭くなる。従って、第１図のPLL回路を用いれば、雑音
による悪影響の防止と、同調動作の仕易さという２つの
利点が得られる。しかしながら、第１図のPLL回路にお
いては、AMステレオ受信機が離調状態から同調状態に変
化したとき、直ちにスイッチ（９）がオフになり、キャ
プチャレンジが急激に狭くなるので、PLL回路の応答動
作が前記急激な狭帯域化に追随出来ず、同期はずれを生
じるという欠点があった。
が所定値以下の弱入力時、PLL回路が同期していない
時、VCO（８）の自走周波数と入力信号周波数とが所定
値以上離間している時のいずれかの時オンとなり、ロー
パスフィルタ（3）の時定数が第２の値（T2）となっ
て、PLL回路のキャプチャレンジが広がる。また、入力
信号レベルが所定値以上の強入力時であり、PLL回路が
同期しており、かつVCO（８）の自走周波数と入力信号
周波数とが所定値以上離間していない時、前記スイッチ
（９）がオフし、ローパスフィルタ（3）の時定数が第
１の値（T1）となって、PLL回路のキャプチャレンジが
狭くなる。従って、第１図のPLL回路を用いれば、雑音
による悪影響の防止と、同調動作の仕易さという２つの
利点が得られる。しかしながら、第１図のPLL回路にお
いては、AMステレオ受信機が離調状態から同調状態に変
化したとき、直ちにスイッチ（９）がオフになり、キャ
プチャレンジが急激に狭くなるので、PLL回路の応答動
作が前記急激な狭帯域化に追随出来ず、同期はずれを生
じるという欠点があった。
（ハ）発明の目的 本発明は、上述の点に鑑み成されたもので、PLL回路の
キャプチャレンジを連続的に変化させることにより、同
期はずれを生じないPLL回路を提供せんとするものであ
る。
キャプチャレンジを連続的に変化させることにより、同
期はずれを生じないPLL回路を提供せんとするものであ
る。
（ニ）発明の構成 本発明に係るPLL回路は、位相比較器と、ローパスフィ
ルタと、直流増幅器と、VCOと、入力信号レベルを検出
する検出回路と、該検出回路の出力信号を積分し、前記
ローパスフィルタの時定数を連続的に変化させる積分回
路とによって構成される。
ルタと、直流増幅器と、VCOと、入力信号レベルを検出
する検出回路と、該検出回路の出力信号を積分し、前記
ローパスフィルタの時定数を連続的に変化させる積分回
路とによって構成される。
（ホ）実施例 第２図は、本発明の一実施例を示す回路図で、（10）は
振幅制限されたAMステレオ中間周波信号が印加される入
力端子、（11）は該入力端子（10）に印加されるAMステ
レオ中間周波信号の位相と、後述するVCOの出力信号の
位相とを比較し、位相差に応じた出力信号を発生する位
相比較器、（12）は該位相比較器（11）の出力信号中の
直流分を通過させるローパスフィルタ、（13）は該ロー
パスフィルタ（12）の出力信号を増幅する第１直流増幅
器、（14）は該第１直流増幅器（13）の出力信号により
発振周波数が可変されるVCO、（15）は該VCO（14）の出
力信号を90度移相する移相回路、（16）は該移相回路
（15）の出力信号を用いて前記AMステレオ中間周波信号
を同期検波する同期検波回路、（17）は該同期検波回路
（16）の出力信号を積分する積分回路、（18）は該積分
回路（17）の出力信号を増幅し、前記ローパスフィルタ
（12）の時定数を連続的に変化させる制御信号を発生す
る第２直流増幅器、及び（19）はVCO（14）の出力信号
が得られる出力端子である。
振幅制限されたAMステレオ中間周波信号が印加される入
力端子、（11）は該入力端子（10）に印加されるAMステ
レオ中間周波信号の位相と、後述するVCOの出力信号の
位相とを比較し、位相差に応じた出力信号を発生する位
相比較器、（12）は該位相比較器（11）の出力信号中の
直流分を通過させるローパスフィルタ、（13）は該ロー
パスフィルタ（12）の出力信号を増幅する第１直流増幅
器、（14）は該第１直流増幅器（13）の出力信号により
発振周波数が可変されるVCO、（15）は該VCO（14）の出
力信号を90度移相する移相回路、（16）は該移相回路
（15）の出力信号を用いて前記AMステレオ中間周波信号
を同期検波する同期検波回路、（17）は該同期検波回路
（16）の出力信号を積分する積分回路、（18）は該積分
回路（17）の出力信号を増幅し、前記ローパスフィルタ
（12）の時定数を連続的に変化させる制御信号を発生す
る第２直流増幅器、及び（19）はVCO（14）の出力信号
が得られる出力端子である。
いま、AMステレオ受信機が離調状態にあるとすれば、同
期検波回路（16）の出力信号のレベルは、所定値以下の
小レベルか零である。その為、第２直流増幅器（18）か
ら制御信号が発生せず、ローパスフィルタ（12）は所定
の時定数（T3）を持った状態を維持している。前記ロー
パスフィルタ（12）の時定数（T3）は、比較的小であ
り、その結果PLL回路のキャプチャレンジは、広い状態
にあるので、前記PLL回路が同期可能なダイヤル同調範
囲も広く、同調動作が容易である。
期検波回路（16）の出力信号のレベルは、所定値以下の
小レベルか零である。その為、第２直流増幅器（18）か
ら制御信号が発生せず、ローパスフィルタ（12）は所定
の時定数（T3）を持った状態を維持している。前記ロー
パスフィルタ（12）の時定数（T3）は、比較的小であ
り、その結果PLL回路のキャプチャレンジは、広い状態
にあるので、前記PLL回路が同期可能なダイヤル同調範
囲も広く、同調動作が容易である。
AMステレオ受信機が同調状態となり、PLL回路のキャプ
チャレンジに入る振幅制限されたAMステレオ中間周波信
号が入力端子（10）に印加されると、前記PLL回路が同
期動作を開始し、VCO（14）の出力信号周波数が自走周
波数から前記AMステレオ中間周波信号の搬送波周波数に
変化していく。一方、前記入力端子（10）に印加される
AMステレオ中間周波信号は、同期検波回路（16）で同期
検波され、検波出力信号が積分回路（17）に印加され
る。そして、前記積分回路（17）から発生する積分出力
信号は、第２直流増幅器（18）で増幅された後制御信号
としてローパスフィルタ（12）に印加される。前記入力
端子（10）に印加されるAMステレオ中間周波信号が、第
３図（イ）に示す如く、時刻t1で振幅制限レベル（L1）
に達したとすれば、積分回路（17）の出力信号は、第３
図（ロ）に示す如く、積分時定数に応じて立上り、時刻
t2で所定レベル（L2）に達する。従って、第３図（ロ）
に示す変化を呈する信号が第２直流増幅器（18）で増幅
された後、ローパスフィルタ（12）に制御信号として印
加されることになり、前記ローパスフィルタ（12）の時
定数は、前記制御信号に応じて徐々に大となる。時刻t2
になり、前記積分回路（17）の出力信号レベルがL2にな
ると、前記制御信号のレベルが所定値となり、前記ロー
パスフィルタ（12）の時定数がT4になって前記時定数の
変化が停止する。それ故、PLL回路のキャプチャレンジ
は、時刻t1に減少を開始し、時刻t2で狭いものとなる。
その場合、前記制御信号の変化は、PLL回路のキャプチ
ャ応答速度よりも遅いので、キャプチャレンジが変化し
たとしても、同期はずれが生じることは無い。
チャレンジに入る振幅制限されたAMステレオ中間周波信
号が入力端子（10）に印加されると、前記PLL回路が同
期動作を開始し、VCO（14）の出力信号周波数が自走周
波数から前記AMステレオ中間周波信号の搬送波周波数に
変化していく。一方、前記入力端子（10）に印加される
AMステレオ中間周波信号は、同期検波回路（16）で同期
検波され、検波出力信号が積分回路（17）に印加され
る。そして、前記積分回路（17）から発生する積分出力
信号は、第２直流増幅器（18）で増幅された後制御信号
としてローパスフィルタ（12）に印加される。前記入力
端子（10）に印加されるAMステレオ中間周波信号が、第
３図（イ）に示す如く、時刻t1で振幅制限レベル（L1）
に達したとすれば、積分回路（17）の出力信号は、第３
図（ロ）に示す如く、積分時定数に応じて立上り、時刻
t2で所定レベル（L2）に達する。従って、第３図（ロ）
に示す変化を呈する信号が第２直流増幅器（18）で増幅
された後、ローパスフィルタ（12）に制御信号として印
加されることになり、前記ローパスフィルタ（12）の時
定数は、前記制御信号に応じて徐々に大となる。時刻t2
になり、前記積分回路（17）の出力信号レベルがL2にな
ると、前記制御信号のレベルが所定値となり、前記ロー
パスフィルタ（12）の時定数がT4になって前記時定数の
変化が停止する。それ故、PLL回路のキャプチャレンジ
は、時刻t1に減少を開始し、時刻t2で狭いものとなる。
その場合、前記制御信号の変化は、PLL回路のキャプチ
ャ応答速度よりも遅いので、キャプチャレンジが変化し
たとしても、同期はずれが生じることは無い。
第４図は、ローパスフィルタ（12）の具体回路例を示す
もので、前記ローパスフィルタ（12）は、位相比較器
（11）に接続される入力端子（20）と、差動接続型の可
変インピーダンス回路（21）と、コンデンサ（22）と、
第１直流増幅器（13）に接続される出力端子（23）とを
有する。しかして、前記可変インピーダンス回路（21）
は、定電流トランジスタ（24）のベースに印加される電
圧に応じてそのインピーダンスが変化するものであり、
前記定電流トランジスタ（24）のベース電圧が大になる
と、そのコレクタ電流も大となり、前記可変インピーダ
ンス回路（21）のインピーダンスが小となる様に成され
ている。従って、可変インピーダンス回路（21）のイン
ピーダンスとコンデンサ（22）の容量とで決まるローパ
スフィルタ（12）の時定数は、前記定電流トランジスタ
（24）のベース電圧が大となるほど小となるので、前記
定電流トランジスタ（24）のベースバイアス電圧に、第
２直流増幅器（18）の出力電圧を逆相で加えてやれば、
非同期時キャプチャレンジが広く、同期した後徐々にキ
ャプチャレンジが狭くなるローパスフィルタを提供出来
る。
もので、前記ローパスフィルタ（12）は、位相比較器
（11）に接続される入力端子（20）と、差動接続型の可
変インピーダンス回路（21）と、コンデンサ（22）と、
第１直流増幅器（13）に接続される出力端子（23）とを
有する。しかして、前記可変インピーダンス回路（21）
は、定電流トランジスタ（24）のベースに印加される電
圧に応じてそのインピーダンスが変化するものであり、
前記定電流トランジスタ（24）のベース電圧が大になる
と、そのコレクタ電流も大となり、前記可変インピーダ
ンス回路（21）のインピーダンスが小となる様に成され
ている。従って、可変インピーダンス回路（21）のイン
ピーダンスとコンデンサ（22）の容量とで決まるローパ
スフィルタ（12）の時定数は、前記定電流トランジスタ
（24）のベース電圧が大となるほど小となるので、前記
定電流トランジスタ（24）のベースバイアス電圧に、第
２直流増幅器（18）の出力電圧を逆相で加えてやれば、
非同期時キャプチャレンジが広く、同期した後徐々にキ
ャプチャレンジが狭くなるローパスフィルタを提供出来
る。
第５図は、ローパスフィルタ（12）の別の具体回路例を
示すもので、前記ローパスフィルタ（12）は、入力端子
（25）と、抵抗（26）と、差動接続型の可変キャパシタ
ンス回路（27）と、出力端子（28）とによって構成され
ている。しかして、前記可変キャパシタンス回路（27）
は、定電流トランジスタ（29）のベースに印加される電
圧に応じた容量を持つものであり、前記定電流トランジ
スタ（29）のベース電圧を大にすると、そのコレクタ電
流も大となり、前記可変キャパシタンス回路（27）の容
量も大となる。従って、前記定電流トランジスタ（29）
のベースバイアス電圧に、第２直流増幅器（18）の可変
出力電圧を加算すれば、可変キャパシタンス回路（27）
の容量が徐々に大となり、ローパスフィルタ（12）の時
定数も徐々に大となって、PLL回路のキャプチャレンジ
を広い状態から狭い状態に連続的に変化させることが出
来る。
示すもので、前記ローパスフィルタ（12）は、入力端子
（25）と、抵抗（26）と、差動接続型の可変キャパシタ
ンス回路（27）と、出力端子（28）とによって構成され
ている。しかして、前記可変キャパシタンス回路（27）
は、定電流トランジスタ（29）のベースに印加される電
圧に応じた容量を持つものであり、前記定電流トランジ
スタ（29）のベース電圧を大にすると、そのコレクタ電
流も大となり、前記可変キャパシタンス回路（27）の容
量も大となる。従って、前記定電流トランジスタ（29）
のベースバイアス電圧に、第２直流増幅器（18）の可変
出力電圧を加算すれば、可変キャパシタンス回路（27）
の容量が徐々に大となり、ローパスフィルタ（12）の時
定数も徐々に大となって、PLL回路のキャプチャレンジ
を広い状態から狭い状態に連続的に変化させることが出
来る。
尚、第２図の積分回路（17）の積分時定数を変化させれ
ば、第３図（ロ）の特性曲線を変化させることが出来る
ので、PLL回路のキャプチャレンジの変化速度は、前記
積分時定数に応じて任意に設定出来る。
ば、第３図（ロ）の特性曲線を変化させることが出来る
ので、PLL回路のキャプチャレンジの変化速度は、前記
積分時定数に応じて任意に設定出来る。
（ヘ）発明の効果 以上述べた如く、本発明に依れば、入力信号のレベルに
応じて、PLL回路のキャプチャレンジを連続的に変化さ
せることが出来るので、雑音に対して安定であり、同調
動作が容易であり、かつ同期はずれが生じないPLL回路
を提供出来る。
応じて、PLL回路のキャプチャレンジを連続的に変化さ
せることが出来るので、雑音に対して安定であり、同調
動作が容易であり、かつ同期はずれが生じないPLL回路
を提供出来る。
第１図は、従来のPLL回路を示す回路図、第２図は本発
明の一実施例を示す回路図、第３図（イ）及び（ロ）は
本発明の説明に供する為の特性図、第４図は第２図のロ
ーパスフィルタの具体回路例を示す回路図、及び第５図
はその別の具体回路例を示す回路図である。 主な図番の説明 （11）…位相比較器、（12）…ローパスフィルタ、（1
3）…第１直流増幅器、（14）…VCO、（16）…同期検波
回路、（17）…積分回路、（18）…第２直流増幅器。
明の一実施例を示す回路図、第３図（イ）及び（ロ）は
本発明の説明に供する為の特性図、第４図は第２図のロ
ーパスフィルタの具体回路例を示す回路図、及び第５図
はその別の具体回路例を示す回路図である。 主な図番の説明 （11）…位相比較器、（12）…ローパスフィルタ、（1
3）…第１直流増幅器、（14）…VCO、（16）…同期検波
回路、（17）…積分回路、（18）…第２直流増幅器。
Claims (1)
- 【請求項１】位相比較器と、第１の時定数と、第２の時
定数とを有するローパスフィルタと、直流増幅器と、電
圧（電流）制御発振器とを備え、入力信号に同期した出
力信号を発生させるPLL回路において、前記入力信号の
レベルを検出するレベル検出回路と、該レベル検出回路
の出力信号を積分する積分回路とを備え、該積分回路の
出力信号に応じて前記ローパスフィルタの時定数を一方
から他方へなめらかに切り換え、前記PLL回路のキャプ
チャーレンジをなめらかに変化させるようにしたことを
特徴とするPLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59044596A JPH0746772B2 (ja) | 1984-03-08 | 1984-03-08 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59044596A JPH0746772B2 (ja) | 1984-03-08 | 1984-03-08 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60189327A JPS60189327A (ja) | 1985-09-26 |
| JPH0746772B2 true JPH0746772B2 (ja) | 1995-05-17 |
Family
ID=12695836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59044596A Expired - Lifetime JPH0746772B2 (ja) | 1984-03-08 | 1984-03-08 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746772B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270414A (ja) * | 1988-04-22 | 1989-10-27 | Nec Corp | 位相同期発振回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5193103A (en) * | 1975-02-13 | 1976-08-16 | Fueizu rotsukudo ruupukairo | |
| JPS5221883A (en) * | 1975-08-12 | 1977-02-18 | Aichi Tokei Denki Co Ltd | Temperature measuring apparatus |
| JPS5616328A (en) * | 1979-07-19 | 1981-02-17 | Mitsubishi Electric Corp | Phase synchronous loop device |
-
1984
- 1984-03-08 JP JP59044596A patent/JPH0746772B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60189327A (ja) | 1985-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694088A (en) | Phase locked loop with improved phase-frequency detection | |
| JPS6347182B2 (ja) | ||
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| JPH0746772B2 (ja) | Ｐｌｌ回路 | |
| JP2800047B2 (ja) | 低雑音発振回路 | |
| JPS5945273B2 (ja) | テレビジヨン受像機 | |
| KR890004494A (ko) | 자동 주파수 제어시스템 | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JPS644386B2 (ja) | ||
| JPS5843948B2 (ja) | エイゾウドウキケンパカイロ | |
| JP2959230B2 (ja) | 位相同期発振回路および位相比較器 | |
| KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 | |
| JPH0756544Y2 (ja) | ビデオ同期検波回路 | |
| JPH0669174B2 (ja) | Ａｍステレオ信号デコーダ | |
| JPH0654849B2 (ja) | Ｐｌｌ同期検波回路 | |
| JPS6156893B2 (ja) | ||
| JPS63155874A (ja) | 映像中間周波信号処理回路 | |
| JPS63236405A (ja) | Ｆｍ受信機 | |
| US4766391A (en) | Video demodulator system | |
| JP2894112B2 (ja) | 位相同期受信回路 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JPH06105853B2 (ja) | Ｆｍ受信機 | |
| JPH03183204A (ja) | Ｐｌｌ復調回路 | |
| JPH06284030A (ja) | フェーズロックドループ検波受信装置 | |
| JPS6181027A (ja) | Ｐｌｌ回路 |