JPS6156893B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、フエイズ・ロツクド・ループ回路
（PLLという）の特性を悪化させずに引込み範囲
を広くするための可変ローパスフイルタに関す
る。

PLLは電圧制御発振器（VCO）の出力を基準
信号と位相比較し、その位相差に応じてVCOの
出力の周波数を制御して基準信号と位相同期させ
るようにしたもので、その基本的な構成を示すと
第１図のようになる。

図において、１は基準信号が供給される入力端
子、２は位相比較器、３はローパスフイルタ、４
はVCO、５は出力端子である。

なお、６，７はローパスフイルタ３の入力及び
出力の端子、８と９はフイルタ３を構成する抵抗
とコンデンサである。

位相比較器２は例えばアナログ掛算器で構成さ
れ、端子１からの基準信号とVCO４の出力信号
の位相差を検出するもので、位相差に応じた誤差
電圧を発生する。この誤差電圧はローパスフイル
タ３で平滑化されてからVCO４の制御入力に供
給され、その発振周波数を制御して出力信号を基
準信号に位相同期させる。従つて、出力端子５に
は端子１に供給した基準信号に同期した周波数の
信号を得ることができる。

そこで、このPLLは、ICの発展に伴なつて周
波数シンセサイザ、各種信号の復調器などに広く
採用されるようになつてきた。

例えば、第１図のPLLにおいて、入力端子１に
位相変調波信号を供給するとVCO４の出力は入
力端子１に供給された信号の平均周波数に同期し
た信号となり、この信号と位相変調波信号との瞬
時における位相差に応じた誤差電圧が位相比較器
２から得られ、この誤差電圧は位相検波された復
調信号となる。

このPLLによる位相変調信号に対する復調器
は、復調の直線性が優れていて歪が少ない上、
IC化により組立調整が簡単で特性のバラツキが
ほとんどないので、ステレオ受信用などに広く採
用される気運にある。

ところで、このような復調器としては、その変
調信号の周波数の下限は50Hz以下にも延びてお
り、これを歪なく復調するためにはPLLのローパ
スフイルタ３の時定数を大きくし、変調信号の周
波数が50Hz位に低くなつたときにもVCO４の出
力信号の周波数が影響を受けないで平均周波数に
保たれるようにしなければならない。ところが、
PLLを構成するローパスフイルタ３の時定数を大
きくすると、その遮断周波数が低くなり、帯域が
狭くなるのでPLLの引込み範囲が狭くなつて動作
が不安定になる。

そこで、この欠点を無くするため、ローパスフ
イルタ３の遮断周波数を可変とし、PLLの引込み
状態を監視して非同期状態のときにはローパスフ
イルタ３の遮断周波数を高くし、キヤプチヤレン
ジが広くなつて引込み動作が容易に行なわれるよ
うにし、同期状態に入つたあとはローパスフイル
タ３の遮断周波数を低くして復調特性が良好に保
たれるようにしたPLL復調器が提案されている。

このような可変ローパスフイルタ３の一例を第
２図に示す。

このフイルタ３において、入力及び出力の端子
６，７、抵抗８、コンデンサ９は第１図の場合と
同じである。１０は開閉素子を構成するトランジ
スタ、１１は制御入力端子、１２はFET、１３
はバイアス用抵抗である。

次に動作について説明する。PLLが非同期状態
にあるときには、入力端子１１に低い電圧又は０
電圧が供給されトランジスタ１０はオフ状態に保
たれる。これによりFET１２のゲートは抵抗１
３を介してドレイン又はソースと同じ電位になる
ので、このFET１２のソース・ドレイン間は低
抵抗性を呈し、抵抗８をシヤントするので、コン
デンサ９と共に構成されるローパスフイルタ３の
遮断周波数は高くなり帯域幅が広がつている。

したがつて第１図で説明したPLLの引込み範囲
が広くなり、容易に引込み動作が行なわれて同期
状態への移行が速やかにかつ安定確実に行なわれ
る。PLLが同期状態に引込まれると、今度は端子
１１に比較的大きな電圧が供給され、トランジス
タ１０は飽和状態に追込まれてオンする。これに
よりFET１２のゲート電圧はほとんどアース電
位に下り、FET１２は遮断されて抵抗８に対す
るシヤント回路を除いてしまう。したがつてロー
パスフイルタ３は抵抗８とコンデンサ９で定めら
れる所定の遮断周波数に下り帯域幅も狭くなる
が、すでに同期に引込まれているので問題はな
く、時定数が大きくなるので復調動作も一応良好
に遂行することができる。

このようにして、第２図に示すような可変ロパ
スフイルタ３を用いることによりPLL復調器とし
て安定かつ特性の優れたものを得ることができ
る。

なお、第２図のローパスフイルタでは、抵抗８
にFET１２からなるシヤント回路を設け、この
抵抗８による抵抗値を変化させているが、ローパ
スフイルタの特性を変えるためにはコンデンサ９
を切換えてもよいことは明らかである。しかしな
がら、コンデンサ９を切換えると過渡的なチヤー
ジのためVCO４に変動を与える恐れがあるの
で、抵抗の切替えによるのが通例である。

ところで、この第２図に示すような可変ローパ
スフイルタ３を用いた場合、さらに良好な復調特
性を得るために抵抗８の値を大きくすると、この
フイルタ３の出力端子７は第１図で示すように
VCO４の入力に接続されており、そのため端子
６からの誤差電圧は抵抗８とVCO４の制御入力
インピーダンスで分圧してVCO４に供給されて
いることになるので、抵抗８がFET１２でシヤ
ントされたときとそうでないときとでVCO４の
制御入力に供給される誤差電圧が大きく変化し、
折角VCO４が同期状態に引込まれても、フイル
タ３の切換えにより再び非同期状態に戻つてしま
うという難点があり、したがつて抵抗８の抵抗値
を或る程度以上に大きくすることができない。そ
のため、時定数を大きくして特性の改善を図るた
めにはコンデンサ９を大容量のものとしなければ
ならず、大きな寸法の部品となつて小形IC化と
相容れないことになり、これを逃れるためVCO
４の制御入力インピーダンスの高いものを使用す
ればコストアツプとなつてしまう欠点があつた。

本発明の目的は、上記した従来技術の欠点を除
き、大きな時定数を持たせても遮断周波数の切換
時にPLLを構成するVCOの制御入力電圧に変動
を与えないようにした可変ローパスフイルタを提
供するにある。

この目的を達成するため、本発明は、ローパス
フイルタの遮断周波数切換時にフイルタを構成す
る抵抗素子にシヤント回路として挿入される回路
が直流的に無限大の抵抗値を有するものとして構
成されている点を特徴とする。

以下本発明の実施例を図面について説明する。

第３図は本発明の一実施例に係る可変ローパス
フイルタを示すものである。入力端子６、出力端
子７、抵抗８、コンデンサ９、トランジスタ１
０、制御入力端子１１は第２図の従来例と同じで
ある。

この実施例が第２図の従来例と異なつている点
は、シヤント回路を構成するFET１２が除か
れ、代りに２個のコンデンサ１４，１５と抵抗１
６，１７からなる第１と第２の直列回路が抵抗８
と並列に設けられ、その抵抗１６，１７の接続点
に開閉素子を構成するトランジスタ１０のコレク
タが接続され、トランジスタ１０がオン状態のと
きにはコンデンサ１４と抵抗１６からなる第１の
直列回路及びコンデンサ１５と抵抗１７からなる
第２の直列回路のいずれもがその他方の端子（入
力端子６及び出力端子７に接続された方を一方の
端子とする）を接地されるように構成した点であ
る。

次に動作について説明する。

第１図に示したPLLのフイルタ３としてこの第
３図のフイルタを使用した場合、PLLが非同期状
態にあるときには制御入力端子１１には比較的低
い制御電圧或いは０の電圧が印加され、トランジ
スタ１０はオフ状態となつている。そこで抵抗８
には第１及び第２の直列回路をそれぞれ直列にし
た回路が並列に挿入され、端子６と７の間に存在
するインピーダンスの値は抵抗８による値よりか
なり低くなる。したがつてこれらの抵抗８，１
６，１７及びコンデンサ９で構成されたローパス
フイルタ３の遮断周波数はかなり高くなり、その
特性は例えば第４図の点線１９で示すようにな
り、その遮断周波数f₁で定まる帯域幅はPLLが安
定確実に同期状態に引込まれるのに充分なものと
なつている。そこでPLLは直ちに同期状態に移行
し、同期状態に引込まれたことが検出されると今
度は端子１１に比較的高い電圧が与えられトラン
ジスタ１０を飽和させてオン状態とする。これに
よりコンデンサ１４と抵抗１６からなる第１の直
列回路は端子１６と接地間に、そしてコンデンサ
１５と抵抗１７からなる第２の直列回路は端子７
と接地間にそれぞれ挿入されたことになり、フイ
ルタ３の特性にはほとんど影響を与えなくなるか
ら、抵抗８とコンデンサ９で定まる所定の遮断周
波数f₂を有するローパスフイルタとなり、その特
性は例えば第４図の実線１８のようになる。

したがつてその時定数は充分に大きな値となり
復調信号が50Hz程度になつても充分な動作を行な
うことができ、歪の少ない復調動作を得ることが
できる。

しかも、トランジスタ１０のオン・オフのいず
れの状態においても端子６と７の間の直流抵抗の
値は全く変化せず、したがつてトランジスタ１０
をオン・オフさせてフイルタの遮断周波数を切換
えてもVCO４の制御入力に対する誤差電圧に変
化を与えることがなく、安定に同期状態に保つこ
とができる。そしてこのことは抵抗８として充分
に大きな抵抗値を有するものが使用できることを
意味し、コンデンサ９としてそれ程大きな容量の
ものを使用しなくても必要な時定数を得ることが
でき、従来技術の欠点を除くことができる。

また、PLLが非同期状態にあり、トランジスタ
１０がオフ状態とされていたときでも、抵抗１６
と１７の接続点はオフ状態にあるトランジスタ１
０のコレクタ・エミツタ間のインピーダンスによ
り接地電位に保たれているから、トランジスタ１
０のオン・オフによつてはいかなる過渡電圧をも
発生せず、PLLの動作に悪影響を与える恐れは全
くなく、常に安定確実な引込み動作が得られる。

なお、上述の説明では、ローパスフイルタを
各々１個のコンデンサと抵抗で構成した最も一般
的なラグフイルタとしたが、コンデンサに直列に
抵抗を入れて接地する形式のラグリード形フイル
タによつても本発明の実施が可能であることは明
らかであり、いずれも本発明による効果を得るこ
とができることは説明を要しないところである。

なお、上述では位相変調波を復調する復調器に
本発明を採用した場合について説明したが、大き
な時定数を必要とするPLL全般について本発明が
有効であることは説明を要しないところである。

以上説明したように、本発明によれば、PLLに
可変ローパスフイルタを使用してその遮断周波数
を切換えるように構成してもVCOに対する制御
電圧に全く影響を与えないから、ローパスフイル
タの時定数を大きくする必要があるPLLにおいて
も大容量のコンデンサを使用したり、高入力イン
ピーダンスのVCOを使用したりする必要がな
く、容易にIC化でき大きなコストダウンをもた
らすことができ、従来技術の欠点を充分に除くこ
とができる。

【図面の簡単な説明】

第１図はフエイズ・ロツクド・ループ回路の一
般的構成を示す図、第２図はそれに使用するため
の可変ローパスフイルタの一例を示す従来例、第
３図は本発明による可変ローパスフイルタの一実
施例、第４図はその特性の一例を示す図である。 １……基準信号入力端子、２……位相比較器、
３……ローパスフイルタ、４……電圧制御発振器
（VCO）、８……ローパスフイルタを構成する抵
抗、９……同じくコンデンサ、１０……開閉素子
を構成するトランジスタ、１４，１６……第１の
直列回路を構成するコンデンサと抵抗、１５，１
７……第２の直列回路を構成するコンデンサと抵
抗。

Claims (1)

【特許請求の範囲】
1. １ 位相比較器と電圧制御発振器を含むフエイ
   ズ・ロツクド・ループ回路の可変ローパスフイル
   タにおいて、該ローパスフイルタの入力端子と出
   力端子にそれぞれ一方の端子が接続されそれぞれ
   がコンデンサと抵抗からなる第１と第２の直列回
   路と、これら第１と第２の直列回路の他方の端子
   と共通電位点の間に共通に設けられた開閉素子か
   らなり、該開閉素子のオン・オフ制御により遮断
   周波数を変化させるように構成したことを特徴と
   する可変ローパスフイルタ。