JPH0744846B2 - Ｄｃ／ａｃ変換器 - Google Patents
Ｄｃ／ａｃ変換器Info
- Publication number
- JPH0744846B2 JPH0744846B2 JP63294785A JP29478588A JPH0744846B2 JP H0744846 B2 JPH0744846 B2 JP H0744846B2 JP 63294785 A JP63294785 A JP 63294785A JP 29478588 A JP29478588 A JP 29478588A JP H0744846 B2 JPH0744846 B2 JP H0744846B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- electrode
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2825—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage
- H05B41/2828—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage using control circuits for the switching elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】 本発明はDC/AC変換器、さらに特定するとガス放電ラン
プ用ブリッジ回路に関連し、該DC/AC変換器は、 直流高電圧と直流低電圧を印加する第１および第２接続
端子、そのドレインが第１接続端子に接続されている第
１絶縁ゲート電界効果トランジスタ、および、そのソー
スが第２接続端子に接続されている第２絶縁ゲート電界
効果トランジスタを具えた集積回路を含み、第１電界効
果トランジスタのソースと第２電界効果トランジスタの
ドレインは双方とも出力端子に接続され、 さらに制御回路を具え、それによって交流制御信号を第
２電界効果トランジスタのゲートに供給でき、かつ反転
形態で第１電界効果トランジスタのゲートにも供給で
き、その結果としてプッシュプルになっている第１およ
び第２電界効果トランジスタは導通と非導通にすること
ができ、 この制御回路は、第３絶縁ゲート電界効果トランジスタ
を有するインバータ段を具え、そのソースは第２接続端
子に接続され、そのゲートは第２電界トランジスタのゲ
ートに接続され、かつそのドレインは抵抗要素および第
１電界効果トランジスタのゲートに接続され、 この制御回路は、さらに、インバータ段に加えてキャパ
シタを有する電圧レベルシフターを具え、そのキャパシ
タの１つの電極が出力端子に接続され、かつキャパシタ
の別の電極が抵抗要素を介して第１電界効果トランジス
タのゲート電極およびダイオードの主電極に接続され、
ダイオードの別の主電極が回路のDC点に接続されてい
る。
プ用ブリッジ回路に関連し、該DC/AC変換器は、 直流高電圧と直流低電圧を印加する第１および第２接続
端子、そのドレインが第１接続端子に接続されている第
１絶縁ゲート電界効果トランジスタ、および、そのソー
スが第２接続端子に接続されている第２絶縁ゲート電界
効果トランジスタを具えた集積回路を含み、第１電界効
果トランジスタのソースと第２電界効果トランジスタの
ドレインは双方とも出力端子に接続され、 さらに制御回路を具え、それによって交流制御信号を第
２電界効果トランジスタのゲートに供給でき、かつ反転
形態で第１電界効果トランジスタのゲートにも供給で
き、その結果としてプッシュプルになっている第１およ
び第２電界効果トランジスタは導通と非導通にすること
ができ、 この制御回路は、第３絶縁ゲート電界効果トランジスタ
を有するインバータ段を具え、そのソースは第２接続端
子に接続され、そのゲートは第２電界トランジスタのゲ
ートに接続され、かつそのドレインは抵抗要素および第
１電界効果トランジスタのゲートに接続され、 この制御回路は、さらに、インバータ段に加えてキャパ
シタを有する電圧レベルシフターを具え、そのキャパシ
タの１つの電極が出力端子に接続され、かつキャパシタ
の別の電極が抵抗要素を介して第１電界効果トランジス
タのゲート電極およびダイオードの主電極に接続され、
ダイオードの別の主電極が回路のDC点に接続されてい
る。
そのような変換器はとりわけエイ・ダブリュウ・ルディ
ックフィッツェ（A.W.Ludikhuize）の次の論文、「アナ
ログおよびスイッチング応用の汎用250/300−VICプロセ
ス（A Versatile 250/300−VIC Process for Analogue
and Switching Application）」、I.E.E.E.Transaction
s on Electron Device、第ED−33号、第12号、1986年12
月、頁2008/2015より既知である。
ックフィッツェ（A.W.Ludikhuize）の次の論文、「アナ
ログおよびスイッチング応用の汎用250/300−VICプロセ
ス（A Versatile 250/300−VIC Process for Analogue
and Switching Application）」、I.E.E.E.Transaction
s on Electron Device、第ED−33号、第12号、1986年12
月、頁2008/2015より既知である。
良く知られているように、例えば名称SLおよびPLの下で
市販されたガス放電ランプの安定度と効率は、その周波
数が主電圧の周波数、例えば1kHzと100kHzとの間の周波
数よりかなり高い交流電圧でそれらが動作する場合にか
なり改善することができる。ブリッジ回路は供給主電源
から整流器回路によって得ることのできる直流電圧をこ
の高周波交流電圧に変換するために用いられている。原
理的には、このブリッジ回路は２つのスイッチから構成
され、それらは高い供給電圧と低い供給電圧の間に直列
に接続され、かつプッシュプルで動作し、かつ出力端子
を交互に高い供給電圧と低い供給電圧に接続する。正と
負の供給電源の間にそのような分枝のスイッチの１つの
みが存在する場合には、放電ランプの他の側は正と負の
供給電源の間の半分のDCレベルに保たれている。いわゆ
る半ブリッジ回路（half bridge circuit）であるこの
実施例は最も簡単であり、かつ供給電圧の半分がランプ
に利用可能であることを保証している。例えば前述の刊
行物の第14図に示されたような別の実施例はスイッチの
２つの分枝を具え、１つの分枝の下側のスイッチは他の
分枝の上側スイッチと同時にスイッチオン・オフされ
る。このいわゆる全ブリッジ（full bridge）はその構
造と動作が半ブリッジよりさらに複雑であるが、全供給
電圧がランプに利用可能であることを保証している。後
に述べる本発明が全ブリッジ回路と半ブリッジ回路の双
方に使用できることはこれ以上の説明無しに明らかであ
ろう。
市販されたガス放電ランプの安定度と効率は、その周波
数が主電圧の周波数、例えば1kHzと100kHzとの間の周波
数よりかなり高い交流電圧でそれらが動作する場合にか
なり改善することができる。ブリッジ回路は供給主電源
から整流器回路によって得ることのできる直流電圧をこ
の高周波交流電圧に変換するために用いられている。原
理的には、このブリッジ回路は２つのスイッチから構成
され、それらは高い供給電圧と低い供給電圧の間に直列
に接続され、かつプッシュプルで動作し、かつ出力端子
を交互に高い供給電圧と低い供給電圧に接続する。正と
負の供給電源の間にそのような分枝のスイッチの１つの
みが存在する場合には、放電ランプの他の側は正と負の
供給電源の間の半分のDCレベルに保たれている。いわゆ
る半ブリッジ回路（half bridge circuit）であるこの
実施例は最も簡単であり、かつ供給電圧の半分がランプ
に利用可能であることを保証している。例えば前述の刊
行物の第14図に示されたような別の実施例はスイッチの
２つの分枝を具え、１つの分枝の下側のスイッチは他の
分枝の上側スイッチと同時にスイッチオン・オフされ
る。このいわゆる全ブリッジ（full bridge）はその構
造と動作が半ブリッジよりさらに複雑であるが、全供給
電圧がランプに利用可能であることを保証している。後
に述べる本発明が全ブリッジ回路と半ブリッジ回路の双
方に使用できることはこれ以上の説明無しに明らかであ
ろう。
前述の刊行物に記載された全ブリッジ回路において、ス
イッチは実際に同一の構造のｎ−タイプチャネルMOSト
ランジスタによって構成されている。１方のトランジス
タ（T2/T4）のソースと他方のトランジスタ（T1/T3）の
ドレインはそれぞれ負供給電源（0V）と正供給電源とに
接続されている。他のソースとドレインゾーンは共に出
力端子（01/02）に接続されている。インバータトラン
ジスタ（T5/T6）はまたｎ−チャネルMOSトランジスタに
よって構成され、そのソースは負供給電源（0V）に接続
されている。正電圧がインバータトランジスタのゲート
あるいは制御電極に印加されている場合、このトランジ
スタは導通になり、かつ上記の他方のトランジスタ（T1
/T3）の制御電極は低い供給電源（アース）に接続され
る。このトランジスタは次に非導通となる（閉成）。次
に正の制御信号が上記の１方のトランジスタ（T2/T4）
の制御電極に印加されるとそれは導通状態となる。する
と出力端子は低レベルになる。低い制御信号がインバー
タトランジスタの制御電極および１方のトランジスタ
（T2/T4）に印加され、従ってこれらのトランジスタが
非導通となる別の状態では、他方のトランジスタ（T1/T
3）の制御電極とソース間の電圧をしきい値電圧より高
く保つことを保証するために、制御信号は反転されるの
みならず、また電圧レベルがシフトされなければならな
い。レベルのこのシフトは出力端子（01/02）とトラン
ジスタ（T1/T3）の制御電極との間のいわゆるブートス
トラップ回路により、および整流器ダイオードによって
得られ、その結果として供給電圧の約15V上にある制御
電圧を得ることができる、 ブートストラップ回路は15V補助電圧、ダイオード、キ
ャパシタ、および抵抗器を具えている。例えば5kΩのこ
の抵抗器は２重の機能を有している。第１に、それはイ
ンバータトランジスタが導通し、従ってインバータ回路
を通して電流が流れる場合にブートストラップキャパシ
タにわたる電圧の印加を許容するのに役立っている。こ
の抵抗器の第２の効果は、T1/T3の制御電極の寄生キャ
パシタと共にRC時間が形成され、これはT1/T3がスイッ
チオンされる場合に遅延を生じ、その結果として各分枝
で双方のスイッチが同時に導通になることを防ぐという
ものである。最後に述べた理由により、T2/T4の制御電
極はまた抵抗器に接続され、そしてダイオードはこの抵
抗器にわたって接続されるから、T2/T4をスイッチオフ
するプロセスは急速に実行される。
イッチは実際に同一の構造のｎ−タイプチャネルMOSト
ランジスタによって構成されている。１方のトランジス
タ（T2/T4）のソースと他方のトランジスタ（T1/T3）の
ドレインはそれぞれ負供給電源（0V）と正供給電源とに
接続されている。他のソースとドレインゾーンは共に出
力端子（01/02）に接続されている。インバータトラン
ジスタ（T5/T6）はまたｎ−チャネルMOSトランジスタに
よって構成され、そのソースは負供給電源（0V）に接続
されている。正電圧がインバータトランジスタのゲート
あるいは制御電極に印加されている場合、このトランジ
スタは導通になり、かつ上記の他方のトランジスタ（T1
/T3）の制御電極は低い供給電源（アース）に接続され
る。このトランジスタは次に非導通となる（閉成）。次
に正の制御信号が上記の１方のトランジスタ（T2/T4）
の制御電極に印加されるとそれは導通状態となる。する
と出力端子は低レベルになる。低い制御信号がインバー
タトランジスタの制御電極および１方のトランジスタ
（T2/T4）に印加され、従ってこれらのトランジスタが
非導通となる別の状態では、他方のトランジスタ（T1/T
3）の制御電極とソース間の電圧をしきい値電圧より高
く保つことを保証するために、制御信号は反転されるの
みならず、また電圧レベルがシフトされなければならな
い。レベルのこのシフトは出力端子（01/02）とトラン
ジスタ（T1/T3）の制御電極との間のいわゆるブートス
トラップ回路により、および整流器ダイオードによって
得られ、その結果として供給電圧の約15V上にある制御
電圧を得ることができる、 ブートストラップ回路は15V補助電圧、ダイオード、キ
ャパシタ、および抵抗器を具えている。例えば5kΩのこ
の抵抗器は２重の機能を有している。第１に、それはイ
ンバータトランジスタが導通し、従ってインバータ回路
を通して電流が流れる場合にブートストラップキャパシ
タにわたる電圧の印加を許容するのに役立っている。こ
の抵抗器の第２の効果は、T1/T3の制御電極の寄生キャ
パシタと共にRC時間が形成され、これはT1/T3がスイッ
チオンされる場合に遅延を生じ、その結果として各分枝
で双方のスイッチが同時に導通になることを防ぐという
ものである。最後に述べた理由により、T2/T4の制御電
極はまた抵抗器に接続され、そしてダイオードはこの抵
抗器にわたって接続されるから、T2/T4をスイッチオフ
するプロセスは急速に実行される。
ここに述べられたブリッジ回路による実験では、簡単化
のために15V補助電圧が直流高電圧から抵抗器を介して
導かれる場合にインバータ回路の電流消費と電力消費が
かなり高くなり、その結果として回路の温度が望ましく
ないほど高いレベルに上昇することを示した。費用の面
から、良好な冷却による温度の低減は一般に可能ではな
い。上記のブリッジ回路では5kΩである高い負荷抵抗器
による電力消費の低減は殆ど可能ではない。と言うの
は、それにより高いRC時間が導入され、その結果として
正供給電源に接続されたトランジスタは非常に遅れてま
たスイッチオンするからである。
のために15V補助電圧が直流高電圧から抵抗器を介して
導かれる場合にインバータ回路の電流消費と電力消費が
かなり高くなり、その結果として回路の温度が望ましく
ないほど高いレベルに上昇することを示した。費用の面
から、良好な冷却による温度の低減は一般に可能ではな
い。上記のブリッジ回路では5kΩである高い負荷抵抗器
による電力消費の低減は殆ど可能ではない。と言うの
は、それにより高いRC時間が導入され、その結果として
正供給電源に接続されたトランジスタは非常に遅れてま
たスイッチオンするからである。
本発明の目的は、既知の回路より低い電力消費を有する
冒頭の記事で述べられたような種類の全ブリッジ回路あ
るいは半ブリッジ回路を与え、同時に既知の回路の好ま
しい性質を維持することである。
冒頭の記事で述べられたような種類の全ブリッジ回路あ
るいは半ブリッジ回路を与え、同時に既知の回路の好ま
しい性質を維持することである。
本発明によるDC/AC変換器は、インバータ段の電流通路
がダイオードと第３電界効果トランジスタとの間に第４
トランジスタの形をしたスイッチを具え、それは第１、
第２および第３電界効果トランジスタに相補なタイプの
ものであり、かつ回路の一点に接続されている制御電極
を有し、それは動作中に、第２および第３電界効果トラ
ンジスタが導通している状態では、第４電界効果トラン
ジスタが非導通であるかあるいは少なくとも実質的に非
導通であり、第２および第３電界効果トランジスタが非
導通である別の状態では第４トランジスタが導通するよ
うな電圧が制御電極に印加されるようになっていること
を特徴としている。
がダイオードと第３電界効果トランジスタとの間に第４
トランジスタの形をしたスイッチを具え、それは第１、
第２および第３電界効果トランジスタに相補なタイプの
ものであり、かつ回路の一点に接続されている制御電極
を有し、それは動作中に、第２および第３電界効果トラ
ンジスタが導通している状態では、第４電界効果トラン
ジスタが非導通であるかあるいは少なくとも実質的に非
導通であり、第２および第３電界効果トランジスタが非
導通である別の状態では第４トランジスタが導通するよ
うな電圧が制御電極に印加されるようになっていること
を特徴としている。
本発明は、トランジスタのスイッチングのために制御電
極（ゲート）とソース電極との間の電圧が必須であり、
かつ一定制御電圧の下でトランジスタのソース電極（エ
ミッタ）の電位を変えることによりスイッチオン・オフ
できるという事実の認識に基づいている。相補タイプの
トランジスタの形をしたスイッチでは、ソース電極にお
ける電圧変化はこのトランジスタが付加的制御信号を印
加する必要無しに所望の時点で導通および非導通になる
ようになっている。インバータ段の電流通路で第３電界
効果トランジスタあるいは第４トランジスタの一方が非
導通であるという事実により、動作中の電力消費はかな
り制限される。
極（ゲート）とソース電極との間の電圧が必須であり、
かつ一定制御電圧の下でトランジスタのソース電極（エ
ミッタ）の電位を変えることによりスイッチオン・オフ
できるという事実の認識に基づいている。相補タイプの
トランジスタの形をしたスイッチでは、ソース電極にお
ける電圧変化はこのトランジスタが付加的制御信号を印
加する必要無しに所望の時点で導通および非導通になる
ようになっている。インバータ段の電流通路で第３電界
効果トランジスタあるいは第４トランジスタの一方が非
導通であるという事実により、動作中の電力消費はかな
り制限される。
本発明を若干の実施例と添付図面とを参照してさらに十
分説明する。
分説明する。
第１図はエイ・ダブリュウ・ルディックフィッツエの前
述の論文、「アナログおよびスイッチング応用の汎用25
0/300−V ICプロセス」、I.E.E.E.Transactions on Ele
ctron Device、第ED−33号、第12号、1986年12月、頁20
08/2015に記載されたようなブリッジ回路を示してい
る。第１図は半ブリッジのみを示しているが、しかしそ
れは第１図に示された回路が、上記の刊行物の第14図に
示されたように、２重化により容易に全ブリッジに拡張
できることは明らかである。
述の論文、「アナログおよびスイッチング応用の汎用25
0/300−V ICプロセス」、I.E.E.E.Transactions on Ele
ctron Device、第ED−33号、第12号、1986年12月、頁20
08/2015に記載されたようなブリッジ回路を示してい
る。第１図は半ブリッジのみを示しているが、しかしそ
れは第１図に示された回路が、上記の刊行物の第14図に
示されたように、２重化により容易に全ブリッジに拡張
できることは明らかである。
この回路は少なくとも主要部分を集積回路とすることが
でき、かつ図面ではそれぞれＶ＋とＶ−によって示され
たそれぞれ高い直流電圧と低い直流電圧を印加するため
の２つの接続端子１と２を有している。電圧Ｖ−は例え
ばアース電位であり、Ｖ＋は例えば100Vと400Vとの間に
ある。この直流電圧は図面に示されていない整流器回路
により既知の態様で主電源から発生できる。この回路は
２つの電界効果トランジスタT1とT2を具え、これらは端
子１と２の間に直列に接続されており、接合点は出力端
子３に接続されている。トランジスタT1とT2が一例とし
てｎ−チャネルタイプのものであるこの実施例では、T1
のドレインは端子１に接続されており、T2のソースは端
子２に接続され、一方、T1のソースとT2のドレインは出
力端子３に接続されている。
でき、かつ図面ではそれぞれＶ＋とＶ−によって示され
たそれぞれ高い直流電圧と低い直流電圧を印加するため
の２つの接続端子１と２を有している。電圧Ｖ−は例え
ばアース電位であり、Ｖ＋は例えば100Vと400Vとの間に
ある。この直流電圧は図面に示されていない整流器回路
により既知の態様で主電源から発生できる。この回路は
２つの電界効果トランジスタT1とT2を具え、これらは端
子１と２の間に直列に接続されており、接合点は出力端
子３に接続されている。トランジスタT1とT2が一例とし
てｎ−チャネルタイプのものであるこの実施例では、T1
のドレインは端子１に接続されており、T2のソースは端
子２に接続され、一方、T1のソースとT2のドレインは出
力端子３に接続されている。
動作中、プッシュプルになっているトランジスタT1とT2
は導通および非導通にされ、その結果として端子３は交
互にＶ＋とＶ−に接続される。この目的で、制御回路が
存在し、それは制御信号ＳをT2のゲート電極に印加する
手段４を具えている。ここに示された実施例では、この
手段は接続端子４によって表示されており、それを介し
て外部的に発生された制御信号Ｓが供給できる。しか
し、信号Ｓはまた集積回路それ自身の他の部分でも発生
され得ることは明らかである。さらに制御回路はインバ
ータトランジスタとして電界効果トランジスタT3と、抵
抗要素として抵抗器R1を有するインバータ段を具え、そ
れにより信号Ｓは調整の後でT1のゲート電極に供給され
る。
は導通および非導通にされ、その結果として端子３は交
互にＶ＋とＶ−に接続される。この目的で、制御回路が
存在し、それは制御信号ＳをT2のゲート電極に印加する
手段４を具えている。ここに示された実施例では、この
手段は接続端子４によって表示されており、それを介し
て外部的に発生された制御信号Ｓが供給できる。しか
し、信号Ｓはまた集積回路それ自身の他の部分でも発生
され得ることは明らかである。さらに制御回路はインバ
ータトランジスタとして電界効果トランジスタT3と、抵
抗要素として抵抗器R1を有するインバータ段を具え、そ
れにより信号Ｓは調整の後でT1のゲート電極に供給され
る。
ここに記載さした例は同一のトランジスタT1とT2を具
え、制御回路はさらに電圧レベルシフターを具え、それ
によりしきい値以上の十分高い電圧がT1のゲート電極に
印加できる。電圧シフターはキャパシタＣを具え、その
１つの電極は整流器Ｄを介して接合点５に接続されてい
る。端子１と２の間に直列に接続されている抵抗器R2と
ツェナーダイオード６により、例えば15Vのような一定
電位が接合点５に印加できる。
え、制御回路はさらに電圧レベルシフターを具え、それ
によりしきい値以上の十分高い電圧がT1のゲート電極に
印加できる。電圧シフターはキャパシタＣを具え、その
１つの電極は整流器Ｄを介して接合点５に接続されてい
る。端子１と２の間に直列に接続されている抵抗器R2と
ツェナーダイオード６により、例えば15Vのような一定
電位が接合点５に印加できる。
この回路は電圧制限としての３個のツェナーダイオード
７をさらに具えているが、しかしこれは本発明には本質
的なものではなく、従ってそれについてこれ以上説明し
ない。端子４とT2のゲート電極との間に抵抗器R3とダイ
オードD2が配設されているが、その機能は今後さらに十
分説明される。ガス放電ランプによる誘導性負荷はイン
ダクタンスＬによって図式的に表示されている。
７をさらに具えているが、しかしこれは本発明には本質
的なものではなく、従ってそれについてこれ以上説明し
ない。端子４とT2のゲート電極との間に抵抗器R3とダイ
オードD2が配設されているが、その機能は今後さらに十
分説明される。ガス放電ランプによる誘導性負荷はイン
ダクタンスＬによって図式的に表示されている。
第２図はトランジスタT1あるいはT2（の一部分）の断面
図である。このデバイスはｐ型Si基板８と、その上に成
長されたｎ型エピタキシャル層９によるＤ−MOS（２重
拡散MOS）プロセスで得られている。トランジスタT1/T2
は深いｐ型島絶縁（island insulation）10によって横
方向に境界されたエピタキシャル層中の島に設けられて
いる。トランジスタT1/T2はｎ型表面ゾーンによって構
成されたソース領域11とｎ型埋込み層12の形をしたドレ
インゾーンを有する垂直Ｄ−MOSトランジスタであり、
それはエピタキシャル層９と基板８との間のインタフェ
ースに位置し、かつトランジスタ側で深いｎ接触ゾーン
を介してドレイン電極14に接続されている。ｎ型ソース
ゾーン11はｐ型表面ゾーン15に設けられ（拡散され）、
それらはゾーン11として同じマスクを通して少なくとも
一部分ではあるが、しかしゾーン11よりもっと深くエピ
タキシャル層９に拡散されている。ソースゾーン11とエ
ピタキシャル層９との間に位置しているゾーン15の狭い
領域16はトランジスタのチャネル領域を構成している。
ｎ型ゾーン11とｐ型ゾーン15はソース電極17によって短
絡されている。ゲート電極18がチャネル領域16の上を覆
って設けられ、かつゾーン15間のドリフト領域の上に延
在し、そこでは電子は埋込みゾーン12に垂直方向でドリ
フトしている。さらに、ｐ型ゾーン15はチャネル領域16
から遠い側に弱くドープされたｐ型ゾーン19を持ち、こ
れは上記の刊行物に記載されているように、ブレークダ
ウン電圧を増大するのに役立っている。そのようなゾー
ンはまた島絶縁10にも備えられている。半導体本体の表
面は酸化層20によってコートされ、これはチャネル領域
16の上では薄く（20a）（例えば厚さは約0.1μｍ）、そ
して周辺部分の上では厚い（20b）（例えば厚さは約0.8
μｍと３μｍ）。このデバイスは既知の態様で制作で
き、そこではゾーン11,15は一般に多結晶シリコンのゲ
ート18に対して自己重ね合わせ法（selfregistered man
ner）で与えられている。接触14,17は例えばAlのような
適当な金属から作成できる。
図である。このデバイスはｐ型Si基板８と、その上に成
長されたｎ型エピタキシャル層９によるＤ−MOS（２重
拡散MOS）プロセスで得られている。トランジスタT1/T2
は深いｐ型島絶縁（island insulation）10によって横
方向に境界されたエピタキシャル層中の島に設けられて
いる。トランジスタT1/T2はｎ型表面ゾーンによって構
成されたソース領域11とｎ型埋込み層12の形をしたドレ
インゾーンを有する垂直Ｄ−MOSトランジスタであり、
それはエピタキシャル層９と基板８との間のインタフェ
ースに位置し、かつトランジスタ側で深いｎ接触ゾーン
を介してドレイン電極14に接続されている。ｎ型ソース
ゾーン11はｐ型表面ゾーン15に設けられ（拡散され）、
それらはゾーン11として同じマスクを通して少なくとも
一部分ではあるが、しかしゾーン11よりもっと深くエピ
タキシャル層９に拡散されている。ソースゾーン11とエ
ピタキシャル層９との間に位置しているゾーン15の狭い
領域16はトランジスタのチャネル領域を構成している。
ｎ型ゾーン11とｐ型ゾーン15はソース電極17によって短
絡されている。ゲート電極18がチャネル領域16の上を覆
って設けられ、かつゾーン15間のドリフト領域の上に延
在し、そこでは電子は埋込みゾーン12に垂直方向でドリ
フトしている。さらに、ｐ型ゾーン15はチャネル領域16
から遠い側に弱くドープされたｐ型ゾーン19を持ち、こ
れは上記の刊行物に記載されているように、ブレークダ
ウン電圧を増大するのに役立っている。そのようなゾー
ンはまた島絶縁10にも備えられている。半導体本体の表
面は酸化層20によってコートされ、これはチャネル領域
16の上では薄く（20a）（例えば厚さは約0.1μｍ）、そ
して周辺部分の上では厚い（20b）（例えば厚さは約0.8
μｍと３μｍ）。このデバイスは既知の態様で制作で
き、そこではゾーン11,15は一般に多結晶シリコンのゲ
ート18に対して自己重ね合わせ法（selfregistered man
ner）で与えられている。接触14,17は例えばAlのような
適当な金属から作成できる。
ｐ型ゾーン15とｎ型エピタキシャル層９との間のpn接合
が寄生ダイオードを構成し、それが動作中に順バイアス
できることに注意すべきである。第１図では、これらの
ダイオードは破線で表示されている。
が寄生ダイオードを構成し、それが動作中に順バイアス
できることに注意すべきである。第１図では、これらの
ダイオードは破線で表示されている。
トランジスタT3はまた類似のDMOSTによって構成されて
いるが、上記の刊行物に記載されているように、代案と
して横型（lateral）DMOSTによって構成されていてもよ
い。そのようなDMOSTはドレインがチャネル領域の傍に
位置していることで第２図に示された形態から主として
区別されており、その結果として電流は主として横方向
に流れる。
いるが、上記の刊行物に記載されているように、代案と
して横型（lateral）DMOSTによって構成されていてもよ
い。そのようなDMOSTはドレインがチャネル領域の傍に
位置していることで第２図に示された形態から主として
区別されており、その結果として電流は主として横方向
に流れる。
回路は原理的に次のように動作する。すなわち、信号Ｓ
が高い場合、トランジスタT2とT3は導通し、トランジス
タT1は非導通である。すると電流は誘導性負荷ＬとT2を
介しＶ−に流れる。接合点３すなわち出力端子３は低
く、その結果としてキャパシタＣはダイオードＤを介し
て実際に15Vに充電される。制御電圧Ｓが低くなる場
合、T2とT3は（ダイオードD2を介して）非導通になる。
インダクタンスＬは出力端子３の電圧を非常に早く増大
させ、その結果としてT1の寄生ダイオードは一時的に順
バイアスになり得る。同時に、接合点21の電圧は増大
し、かつ整流器ＤによってＶ＋より高くなる、すなわち
約Ｖ＋プラス15Vに達することができる。この高い電圧
はR1を介してT1のゲート電極に達する。Ｌ中の電流がそ
の方向を反転する前に、T1はR1とT1のゲートの入力キャ
パシタンスを介して導通せねばならず、従ってR1は余り
高い値を有してはならない。他方、R1の値は余り低くあ
るべきではない。と言うのは、この抵抗器はR3と同様
に、T1とT2が同時に導通しないことを保証しているから
である。T1が導通すると、負荷Ｌを通る電流は逆方向に
増大する。制御信号ＳによってT1がスイッチオフされ、
そしてT2がスイッチオンされると、出力３における電位
は誘導性負荷により減少し、その結果としてT2の内部ダ
イオードは導通になる。T2のゲート電極のRC時間によっ
てT2は遅らされて導通し、その結果としてＬを通る電流
は再びその方向を逆転する。
が高い場合、トランジスタT2とT3は導通し、トランジス
タT1は非導通である。すると電流は誘導性負荷ＬとT2を
介しＶ−に流れる。接合点３すなわち出力端子３は低
く、その結果としてキャパシタＣはダイオードＤを介し
て実際に15Vに充電される。制御電圧Ｓが低くなる場
合、T2とT3は（ダイオードD2を介して）非導通になる。
インダクタンスＬは出力端子３の電圧を非常に早く増大
させ、その結果としてT1の寄生ダイオードは一時的に順
バイアスになり得る。同時に、接合点21の電圧は増大
し、かつ整流器ＤによってＶ＋より高くなる、すなわち
約Ｖ＋プラス15Vに達することができる。この高い電圧
はR1を介してT1のゲート電極に達する。Ｌ中の電流がそ
の方向を反転する前に、T1はR1とT1のゲートの入力キャ
パシタンスを介して導通せねばならず、従ってR1は余り
高い値を有してはならない。他方、R1の値は余り低くあ
るべきではない。と言うのは、この抵抗器はR3と同様
に、T1とT2が同時に導通しないことを保証しているから
である。T1が導通すると、負荷Ｌを通る電流は逆方向に
増大する。制御信号ＳによってT1がスイッチオフされ、
そしてT2がスイッチオンされると、出力３における電位
は誘導性負荷により減少し、その結果としてT2の内部ダ
イオードは導通になる。T2のゲート電極のRC時間によっ
てT2は遅らされて導通し、その結果としてＬを通る電流
は再びその方向を逆転する。
ここに記載された回路の実際の例では、電力消費が比較
的高いことが見出されている。本発明はなかんずくこの
高い電力消費がT3の導通の場合にR2にインバータ段D,R
1,T3に流れる損失電流によるという事実の認識に基づい
ている。
的高いことが見出されている。本発明はなかんずくこの
高い電力消費がT3の導通の場合にR2にインバータ段D,R
1,T3に流れる損失電流によるという事実の認識に基づい
ている。
第３図は第１図と同じ回路図を示しているが、しかしイ
ンバータ段R1,T3の電力消費を低減する手段を備えてい
る。これらの手段は主として第４トランジスタT4あるい
はT5を具え、そのソースとドレイン電極はインバータ段
D,R1,T3の電流通路に接続され、かつそのゲート電極
（ベース）は動作中に固定電位を有する回路の点に接続
されている。トランジスタT4あるいはT5はT3に相補なタ
イプ、従ってこの実施例ではｐ型のものである。
ンバータ段R1,T3の電力消費を低減する手段を備えてい
る。これらの手段は主として第４トランジスタT4あるい
はT5を具え、そのソースとドレイン電極はインバータ段
D,R1,T3の電流通路に接続され、かつそのゲート電極
（ベース）は動作中に固定電位を有する回路の点に接続
されている。トランジスタT4あるいはT5はT3に相補なタ
イプ、従ってこの実施例ではｐ型のものである。
第３図において、２つの別々のバージョンが示されてい
ることに注意すべきであり、T4によるものは実線で表示
され、T5による他のものは破線で表示されている。T4に
よる実施例はエンハンスメントタイプの電界効果トラン
ジスタを使用することができ、そしてT5による実施例は
ディプレッションタイプの電界効果トランジスタを使用
することができる。
ることに注意すべきであり、T4によるものは実線で表示
され、T5による他のものは破線で表示されている。T4に
よる実施例はエンハンスメントタイプの電界効果トラン
ジスタを使用することができ、そしてT5による実施例は
ディプレッションタイプの電界効果トランジスタを使用
することができる。
トランジスタT4が使用されている第１の場合において、
ゲート電極は低い電圧に、従って端子２に接続されてい
る。第２図と同様の技術で実現できるトランジスタの可
能な実施例が第４図に示されている。深いｐ型ゾーン10
によって横方向に再び絶縁されたエピタキシャル層の島
25にトランジスタが設けられている。ソースゾーンとド
レインゾーンは高い動作電圧に対応してゆるやかなドー
ピング傾斜を具えている。ソースゾーンはトランジスタ
T1/T2のゾーン15と同時に形成できる強くドープされた
ｐ型表面ゾーン26aと、高いオーミックゾーン19（第２
図）と同時に形成できる高いオーミック拡張部（high−
ohmic extension）26bを具えている。ソース接触電極27
はソース26に接続されているのみならず、ｎ型接触ゾー
ン28を介して島25と第３図に示された回路の接合点21に
も接続されている。ドレインゾーンは実際にソースと同
一であり、かつ強くドープされたゾーン29aと弱くドー
プされた拡張部29bと抵抗器R1に接続されたドレイン接
触30を具えている。ドレインゾーンの外側では、チャネ
ルストッパ28aがｎ＋表面ゾーンの形で設けられてい
る。例えばAlのゲート電極31がゲート酸化物32上に設け
られ、それはフィールド酸化物20bと同時に製造でき、
かつ例えば３μｍの厚さを有している。特別な実施例で
は、T4のしきい値は30Vと50Vの間にある。
ゲート電極は低い電圧に、従って端子２に接続されてい
る。第２図と同様の技術で実現できるトランジスタの可
能な実施例が第４図に示されている。深いｐ型ゾーン10
によって横方向に再び絶縁されたエピタキシャル層の島
25にトランジスタが設けられている。ソースゾーンとド
レインゾーンは高い動作電圧に対応してゆるやかなドー
ピング傾斜を具えている。ソースゾーンはトランジスタ
T1/T2のゾーン15と同時に形成できる強くドープされた
ｐ型表面ゾーン26aと、高いオーミックゾーン19（第２
図）と同時に形成できる高いオーミック拡張部（high−
ohmic extension）26bを具えている。ソース接触電極27
はソース26に接続されているのみならず、ｎ型接触ゾー
ン28を介して島25と第３図に示された回路の接合点21に
も接続されている。ドレインゾーンは実際にソースと同
一であり、かつ強くドープされたゾーン29aと弱くドー
プされた拡張部29bと抵抗器R1に接続されたドレイン接
触30を具えている。ドレインゾーンの外側では、チャネ
ルストッパ28aがｎ＋表面ゾーンの形で設けられてい
る。例えばAlのゲート電極31がゲート酸化物32上に設け
られ、それはフィールド酸化物20bと同時に製造でき、
かつ例えば３μｍの厚さを有している。特別な実施例で
は、T4のしきい値は30Vと50Vの間にある。
動作中にT3が（そしてまたT2が）導通になると、出力端
子３、T1のゲート電極、および抵抗器R1の両側の電位は
低い値となる。T4のソースとそのゲート電極の間の電圧
は精々約15Vであり、これはしきい値電圧50Vのトランジ
スタT4を導通させるには低すぎる。従ってトランジスタ
T4はこれらの条件では非導通である。インバータ段D,R
1,T3は電流無しあるいは実質的に電流無しとなり、その
結果として電力消費は第１図に示された回路に比べて非
常に強く低減される。第１図について説明したように、
T3とT2がスイッチオフされると、出力端子３における電
位は非常に急速に増大する。キャパシタンスＣを介し
て、T4のソースにおける電位は値Ｖ＋プラス15Vに増大
され、従ってT4のしきい値電圧よりかなり高い値に増大
する。トランジスタT4は導通となり、その結果として上
記の高電圧はR1によって遅延されてT1のゲート電極に達
する。
子３、T1のゲート電極、および抵抗器R1の両側の電位は
低い値となる。T4のソースとそのゲート電極の間の電圧
は精々約15Vであり、これはしきい値電圧50Vのトランジ
スタT4を導通させるには低すぎる。従ってトランジスタ
T4はこれらの条件では非導通である。インバータ段D,R
1,T3は電流無しあるいは実質的に電流無しとなり、その
結果として電力消費は第１図に示された回路に比べて非
常に強く低減される。第１図について説明したように、
T3とT2がスイッチオフされると、出力端子３における電
位は非常に急速に増大する。キャパシタンスＣを介し
て、T4のソースにおける電位は値Ｖ＋プラス15Vに増大
され、従ってT4のしきい値電圧よりかなり高い値に増大
する。トランジスタT4は導通となり、その結果として上
記の高電圧はR1によって遅延されてT1のゲート電極に達
する。
第５図はトランジスタT5の一実施例の断面図を線図的に
示している。このトランジスタは、ｐ型注入がトランジ
スタのチャネル領域で行われ、その結果として0Vのゲー
ト・ソース電圧でトランジスタ内で既に導通が起ってい
ることでT4から実際に特に区別されている。この注入に
対して、第２図のゾーン19で必要な注入ステップが再び
使用できる。第４図と同様に３μｍ厚のゲート酸化物が
与えられているゲート電極36が端子１に接続され、それ
に高い電圧が印加されている。しきい値電圧を好ましい
値に増大するため、島25はドレイン26に接続されず、し
かし、所望なら、抵抗器37とｎ型接触ゾーン38を介して
ゲート電極36に接続され、その結果として動作中に島25
の電位は増大され、かつこの島はトランジスタの第２ゲ
ート電極（バックゲート）として作用する。
示している。このトランジスタは、ｐ型注入がトランジ
スタのチャネル領域で行われ、その結果として0Vのゲー
ト・ソース電圧でトランジスタ内で既に導通が起ってい
ることでT4から実際に特に区別されている。この注入に
対して、第２図のゾーン19で必要な注入ステップが再び
使用できる。第４図と同様に３μｍ厚のゲート酸化物が
与えられているゲート電極36が端子１に接続され、それ
に高い電圧が印加されている。しきい値電圧を好ましい
値に増大するため、島25はドレイン26に接続されず、し
かし、所望なら、抵抗器37とｎ型接触ゾーン38を介して
ゲート電極36に接続され、その結果として動作中に島25
の電位は増大され、かつこの島はトランジスタの第２ゲ
ート電極（バックゲート）として作用する。
T5による回路の動作はT4による上述の動作と実際的に同
一である。T3とT2が導通すると、T5のソースとドレイン
における電位は非常に低く、T5のチャネルは十分ピンチ
オフとなり、その結果として通路D,T5,R1,T3に電流が流
れることができない。T2とT3がスイッチオフであると、
出力端子３における電位は再び急速に増大し、その結果
としてT5のソースゾーン26はＶ＋プラス15Vに増大でき
る。トランジスタT5のｐチャネルは再び導通となり、そ
の結果として高い電圧Ｖ＋プラス15VはT1のゲート電極
に達することができる。T5のソース26の電位がＶ＋以上
に、すなわちｎ型の島25の電位以上に上昇するから、ゾ
ーン26と島25との間のpn接合は順バイアスとなれる。こ
の電流を制限するために、Ｖ＋にある島25の電流通路に
抵抗器37が必要である。所望なら、この抵抗器はT5と同
じ島に含まれていてもよい。所望なら、この電位はダイ
オードを介してゾーン25に伝えられてもよい。領域38は
ｐ型でなくてはならない。領域26−30からの距離は大き
くなくてはならず、そして場合によっては、埋込みｎ＋
層を寄生pnp効果を低く保つために設けてもよい。
一である。T3とT2が導通すると、T5のソースとドレイン
における電位は非常に低く、T5のチャネルは十分ピンチ
オフとなり、その結果として通路D,T5,R1,T3に電流が流
れることができない。T2とT3がスイッチオフであると、
出力端子３における電位は再び急速に増大し、その結果
としてT5のソースゾーン26はＶ＋プラス15Vに増大でき
る。トランジスタT5のｐチャネルは再び導通となり、そ
の結果として高い電圧Ｖ＋プラス15VはT1のゲート電極
に達することができる。T5のソース26の電位がＶ＋以上
に、すなわちｎ型の島25の電位以上に上昇するから、ゾ
ーン26と島25との間のpn接合は順バイアスとなれる。こ
の電流を制限するために、Ｖ＋にある島25の電流通路に
抵抗器37が必要である。所望なら、この抵抗器はT5と同
じ島に含まれていてもよい。所望なら、この電位はダイ
オードを介してゾーン25に伝えられてもよい。領域38は
ｐ型でなくてはならない。領域26−30からの距離は大き
くなくてはならず、そして場合によっては、埋込みｎ＋
層を寄生pnp効果を低く保つために設けてもよい。
第６図は電流を制限する第４電界効果トランジスタの別
の実施例の平面図である。このトランジスタは共にエン
ハンスメントタイプ、すなわちT4のタイプのもの、およ
びディプレッションタイプ、すなわちT5のタイプのもの
であってよい。このトランジスタはまた相互嵌合された
例（example interdigitated）によってｐ型ソースゾ
ーンとドレインゾーン26,29をそれぞれ具えている。ゲ
ート電極31はソースゾーンとドレインゾーンのフィンガ
ー（finger）と中間チャネルを完全に覆う４角形によっ
て構成されている。右側には、ソースゾーンとドレイン
ゾーンとが領域あるいはゾーン40によって相互接続さ
れ、それは高いオーミックｐ型ゾーン19およびソース・
ドレイン拡張部26a（第４図）あるいはチャネル領域35
（第５図）と同時に注入（implant）することができ
る。領域40はブリーダーとして作用し、かつ例えば100k
Ωの抵抗値を有し、この値は導通状態のトランジスタT4
/T5の抵抗値（0.5kΩ）より高いが、しかし非導通状態
のT4/T5の抵抗値よりかなり低い。この抵抗値により、
常に漏洩通路が存在し、従って、T2とT3がスイッチオフ
されて出力端子の電圧が増大してはならぬ場合に、もし
コイルに電流が加えられるべきでないなら、開始電流あ
るいは充電電流はT1の制御電極に流れる。他方、抵抗40
の抵抗値は非常に高いので、T3が導通している状態の電
力消費はそれにもかかわらず実際的に無視できる。勿
論、抵抗器40はここに示された形以外の形を取ることが
でき、例えば蒸着多結晶シリコン層によって構成できよ
う。代案として、抵抗器40は外部抵抗素子によって構成
でき、換言すればこの素子は集積回路の外側に置くこと
もできる。
の実施例の平面図である。このトランジスタは共にエン
ハンスメントタイプ、すなわちT4のタイプのもの、およ
びディプレッションタイプ、すなわちT5のタイプのもの
であってよい。このトランジスタはまた相互嵌合された
例（example interdigitated）によってｐ型ソースゾ
ーンとドレインゾーン26,29をそれぞれ具えている。ゲ
ート電極31はソースゾーンとドレインゾーンのフィンガ
ー（finger）と中間チャネルを完全に覆う４角形によっ
て構成されている。右側には、ソースゾーンとドレイン
ゾーンとが領域あるいはゾーン40によって相互接続さ
れ、それは高いオーミックｐ型ゾーン19およびソース・
ドレイン拡張部26a（第４図）あるいはチャネル領域35
（第５図）と同時に注入（implant）することができ
る。領域40はブリーダーとして作用し、かつ例えば100k
Ωの抵抗値を有し、この値は導通状態のトランジスタT4
/T5の抵抗値（0.5kΩ）より高いが、しかし非導通状態
のT4/T5の抵抗値よりかなり低い。この抵抗値により、
常に漏洩通路が存在し、従って、T2とT3がスイッチオフ
されて出力端子の電圧が増大してはならぬ場合に、もし
コイルに電流が加えられるべきでないなら、開始電流あ
るいは充電電流はT1の制御電極に流れる。他方、抵抗40
の抵抗値は非常に高いので、T3が導通している状態の電
力消費はそれにもかかわらず実際的に無視できる。勿
論、抵抗器40はここに示された形以外の形を取ることが
でき、例えば蒸着多結晶シリコン層によって構成できよ
う。代案として、抵抗器40は外部抵抗素子によって構成
でき、換言すればこの素子は集積回路の外側に置くこと
もできる。
本発明はここに示された実施例に限定されず、本発明の
範囲内で多くの別の変形は当業者にとって可能であるこ
とが明らかである。例えば、電力消費は電界効果トラン
ジスタT4の代りにバイポーラpnpトランジスタの使用に
よってもまた減少でき、その場合に電流はエミッタから
コレクタに流れ、ベースは適当に選ばれた固定電位に固
定される。
範囲内で多くの別の変形は当業者にとって可能であるこ
とが明らかである。例えば、電力消費は電界効果トラン
ジスタT4の代りにバイポーラpnpトランジスタの使用に
よってもまた減少でき、その場合に電流はエミッタから
コレクタに流れ、ベースは適当に選ばれた固定電位に固
定される。
さらに、所望なら、第１図のR1は第４図および第５図の
トランジスタのチャネル抵抗に含めることもできる。
トランジスタのチャネル抵抗に含めることもできる。
第１図は既知の半ブリッジ回路の回路図を示し、 第２図は第１図に示されたブリッジ回路図に使用する高
電圧トランジスタの断面図を示し、 第３図は本発明による半ブリッジ回路の回路図を示し、 第４図は第３図のスイッチT4の第１の実施例の断面図を
示し、 第５図は第３図のスイッチT4の第２の実施例（T5）の断
面図を示し、 第６図は第３図のトランジスタT4あるいはT5の別の実施
例の平面図である。 1,2……接続端子 ３……出力端子 ４……接続端子あるいは手段 ５……接合点 6,7……ツェナーダイオード ８……ｐ型Si基板 ９……ｎ型エピタキシャル層 10……ｐ型島絶縁あるいは深いｐ型ゾーン 11……ソース領域あるいはｎ型表面ゾーンあるいはｎ型
ソースゾーン 12……ｎ型埋込み層 13……深いｎ接触ゾーン 14……ドレイン電極あるいは接触 15……ｐ型（表面）ゾーン 16……狭い領域あるいはチャネル領域 17……ソース電極あるいは接触 18……ゲート電極 19……弱くドープされたｐ型ゾーンあるいは高いオーミ
ックゾーン 20……酸化層 20a……薄い酸化層 20b……厚い酸化層あるいはフイールド酸化物 21……接合点 25……島 26……ソース（ゾーン） 26a……強くドープされたｐ表面ゾーン 26b……高いオーミックゾーンあるいは高いオーミック
拡張部 27……ソース接触電極 28……ｎ型接触ゾーン 28a……チャネルストッパー 29……ドレインゾーン 29a……強くドープされたゾーン 29b……弱くドープされた拡張部 30……ドレイン接触 31……ゲート電極 32……ゲート酸化物 35……チャネル領域 36……ゲート電極 37……抵抗器 38……ｎ型接触ゾーン 40……領域あるいはゾーンあるいは抵抗器
電圧トランジスタの断面図を示し、 第３図は本発明による半ブリッジ回路の回路図を示し、 第４図は第３図のスイッチT4の第１の実施例の断面図を
示し、 第５図は第３図のスイッチT4の第２の実施例（T5）の断
面図を示し、 第６図は第３図のトランジスタT4あるいはT5の別の実施
例の平面図である。 1,2……接続端子 ３……出力端子 ４……接続端子あるいは手段 ５……接合点 6,7……ツェナーダイオード ８……ｐ型Si基板 ９……ｎ型エピタキシャル層 10……ｐ型島絶縁あるいは深いｐ型ゾーン 11……ソース領域あるいはｎ型表面ゾーンあるいはｎ型
ソースゾーン 12……ｎ型埋込み層 13……深いｎ接触ゾーン 14……ドレイン電極あるいは接触 15……ｐ型（表面）ゾーン 16……狭い領域あるいはチャネル領域 17……ソース電極あるいは接触 18……ゲート電極 19……弱くドープされたｐ型ゾーンあるいは高いオーミ
ックゾーン 20……酸化層 20a……薄い酸化層 20b……厚い酸化層あるいはフイールド酸化物 21……接合点 25……島 26……ソース（ゾーン） 26a……強くドープされたｐ表面ゾーン 26b……高いオーミックゾーンあるいは高いオーミック
拡張部 27……ソース接触電極 28……ｎ型接触ゾーン 28a……チャネルストッパー 29……ドレインゾーン 29a……強くドープされたゾーン 29b……弱くドープされた拡張部 30……ドレイン接触 31……ゲート電極 32……ゲート酸化物 35……チャネル領域 36……ゲート電極 37……抵抗器 38……ｎ型接触ゾーン 40……領域あるいはゾーンあるいは抵抗器
フロントページの続き (72)発明者 フランシスカス・アドリアヌス・コルネリ ス・マリア・スホーフス オランダ国5621 ベーアー アインドーフ ェン フルーネバウツウェッハ１ (56)参考文献 特開 昭62−147953（ＪＰ，Ａ)
Claims (8)
- 【請求項１】DC/AC変換器、さらに特定するとガス放電
ランプ用ブリッジ回路であって、該DC/AC変換器は、 直流高電圧と直流低電圧を印加する第１および第２接続
端子、そのドレインが第１接続端子に接続されている第
１絶縁ゲート電界効果トランジスタ、および、そのソー
スが第２接続端子に接続されている第２絶縁ゲート電界
効果トランジスタを具えた集積回路を含み、第１電界効
果トランジスタのソースと第２電界効果トランジスタの
ドレインは双方とも出力端子に接続され、 さらに制御回路を具え、それによって交流制御信号を第
２電界効果トランジスタのゲートに供給でき、かつ反転
形態で第１電界効果トランジスタのゲートにも供給で
き、その結果としてプッシュプルになっている第１およ
び第２電界効果トランジスタは導通と非導通にすること
ができ、 この制御回路は第３絶縁ゲート電界効果トランジスタを
有するインバータ段を具え、そのソースは第２接続端子
に接続され、そのゲートは第２電界効果トランジスタの
ゲートに接続され、かつそのドレインは抵抗要素および
第１電界効果トランジスタのゲートに接続され、 この制御回路は、さらに、インバータ段に加えてキャパ
シタを有する電圧レベルシフターを具え、そのキャパシ
タの１つの電極が出力端子に接続され、かつキャパシタ
の別の電極が、抵抗要素を介して第１電界効果トランジ
スタのゲート電極に接続されるとともに、ダイオードの
主電極に接続され、ダイオードの別の主電極が回路のDC
点に接続されているDC/AC変換器において、 インバータ段の電流通路がダイオードと第３電界効果ト
ランジスタとの間に第４トランジスタの形をしたスイッ
チを具え、それは第１、第２および第３電界効果トラン
ジスタに相補なタイプのものであり、かつ回路の一点に
接続されている制御電極を有し、それは動作中に、第２
および第３電界効果トランジスタが導通している状態で
は、第４電界効果トランジスタが非導通であるかあるい
は少なくとも実質的に非導通であり、第２および第３電
界効果トランジスタが非導通である別の状態では第４ト
ランジスタが導通するような電圧が制御電極に印加され
るようになっていること、 を特徴とするDC/AC変換器。 - 【請求項２】第４トランジスタが絶縁ゲート電界効果ト
ランジスタであることを特徴とする請求項１記載のDC/A
C変換器。 - 【請求項３】第４電界効果トランジスタのソース電極が
ダイオードの主電極に接続され、かつドレイン電極が抵
抗要素に接続されていることを特徴とする請求項１又は
２記載のDC/AC変換器。 - 【請求項４】第４電界効果トランジスタがエンハンスメ
ントタイプのものであり、かつ、動作中に第２接続端子
の直流電圧が印加されている点にゲート電極が接続され
ていることを特徴とする請求項１から３のいずれか１つ
に記載のDC/AC変換器。 - 【請求項５】第４電界効果トランジスタがディプレッシ
ョンタイプのものであり、かつ、動作中に第１接続端子
の直流電圧が印加されている点にゲート電極が接続され
ていることを特徴とする請求項１から３のいずれか１つ
に記載のDC/AC変換器。 - 【請求項６】第４電界効果トランジスタがこの電界効果
トランジスタのソースとドレイン電極の導電型と反対の
導電型の半導体領域に設けられ、それがこの電界効果ト
ランジスタの絶縁ゲートに抵抗的に接続されていること
を特徴とする請求項５記載のDC/AC変換器。 - 【請求項７】スイッチにわたる上記の電流通路に抵抗要
素が配設され、その抵抗が導通段のスイッチの抵抗に対
して高く、かつ非導通状態のスイッチの抵抗に対して低
いことを特徴とする請求項１から６のいずれか１つに記
載のDC/AC変換器。 - 【請求項８】第４電界効果トランジスタがこの電界効果
トランジスタのソースあるいはドレイン電極の導電型と
反対の導電型の半導体領域に設けられ、この電界効果ト
ランジスタが整流接合を介してこの電界効果トランジス
タの絶縁ゲートに接続されていることを特徴とする請求
項５記載のDC/AC変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8702847 | 1987-11-27 | ||
| NL8702847A NL8702847A (nl) | 1987-11-27 | 1987-11-27 | Dc-ac brugschakeling. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01170378A JPH01170378A (ja) | 1989-07-05 |
| JPH0744846B2 true JPH0744846B2 (ja) | 1995-05-15 |
Family
ID=19850987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63294785A Expired - Lifetime JPH0744846B2 (ja) | 1987-11-27 | 1988-11-24 | Ｄｃ／ａｃ変換器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4908551A (ja) |
| EP (1) | EP0318110B1 (ja) |
| JP (1) | JPH0744846B2 (ja) |
| KR (1) | KR970004363B1 (ja) |
| CN (1) | CN1021871C (ja) |
| DE (1) | DE3878655T2 (ja) |
| NL (1) | NL8702847A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5097181A (en) * | 1989-09-29 | 1992-03-17 | Toshiba Lighting & Technology Corporation | Discharge lamp lighting device having level shift control function |
| DE4018865A1 (de) * | 1990-01-20 | 1991-12-19 | Semperlux Gmbh | Elektronisches vorschaltgeraet zum betrieb von entladungslampen |
| DE4015455A1 (de) * | 1990-05-14 | 1991-11-21 | Zumtobel Ag | Ansteuerschaltungsanordnung fuer einen wechselrichter und verfahren zur ansteuerung eines leistungs-schalterelementes |
| DE69117417T2 (de) * | 1990-10-10 | 1996-09-05 | Philips Electronics Nv | Schaltanordnung |
| EP0559243B1 (en) * | 1992-02-03 | 1997-04-02 | Koninklijke Philips Electronics N.V. | Comparator circuit comprising input signal attenuator |
| KR0127282B1 (ko) * | 1992-05-18 | 1998-04-02 | 도요다 요시또시 | 반도체 장치 |
| EP0617512A3 (de) * | 1993-03-22 | 1995-06-28 | Siemens Ag | Aktiver Gate-Widerstand. |
| US5373435A (en) * | 1993-05-07 | 1994-12-13 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
| US5666280A (en) * | 1993-05-07 | 1997-09-09 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode |
| US5502632A (en) * | 1993-05-07 | 1996-03-26 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
| FI110898B (fi) * | 1998-10-26 | 2003-04-15 | Abb Industry Oy | Vaihtosuuntaaja |
| DE10063084B4 (de) * | 2000-12-18 | 2009-12-03 | Siemens Ag | Leistungselektronische Schaltung |
| WO2003019780A1 (en) * | 2001-08-28 | 2003-03-06 | Koninklijke Philips Electronics N.V. | Half-bridge circuit |
| US7106105B2 (en) * | 2004-07-21 | 2006-09-12 | Fairchild Semiconductor Corporation | High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator |
| CN100412265C (zh) * | 2005-04-01 | 2008-08-20 | 深圳市厚裕时装有限公司 | 织物手绘着色染色方法 |
| US20080290841A1 (en) * | 2007-05-23 | 2008-11-27 | Richtek Technology Corporation | Charging Circuit for Bootstrap Capacitor and Integrated Driver Circuit Using Same |
| CN105067012A (zh) * | 2015-07-03 | 2015-11-18 | 复旦大学 | 一种稳定薄膜晶体管传感器性能的测试方法 |
| DE102018113145B4 (de) * | 2018-06-01 | 2020-06-04 | Infineon Technologies Ag | Gleichrichtereinrichtung |
| DE102018113146B4 (de) * | 2018-06-01 | 2020-02-06 | Infineon Technologies Ag | Gleichrichtereinrichtung und Halbleitereinrichtung |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1215309B (it) * | 1985-09-10 | 1990-01-31 | Sgs Microelettronica Spa | Circuito per il pilotaggio in continua ed in alternata di transistori mos di potenza a canale n di standi push-pull a bassa dissipazione. |
-
1987
- 1987-11-27 NL NL8702847A patent/NL8702847A/nl not_active Application Discontinuation
-
1988
- 1988-11-04 US US07/267,059 patent/US4908551A/en not_active Expired - Lifetime
- 1988-11-24 DE DE8888202651T patent/DE3878655T2/de not_active Expired - Fee Related
- 1988-11-24 EP EP88202651A patent/EP0318110B1/en not_active Expired - Lifetime
- 1988-11-24 JP JP63294785A patent/JPH0744846B2/ja not_active Expired - Lifetime
- 1988-11-24 KR KR1019880015468A patent/KR970004363B1/ko not_active IP Right Cessation
- 1988-11-24 CN CN88108017A patent/CN1021871C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| NL8702847A (nl) | 1989-06-16 |
| JPH01170378A (ja) | 1989-07-05 |
| KR970004363B1 (ko) | 1997-03-27 |
| CN1033917A (zh) | 1989-07-12 |
| EP0318110A1 (en) | 1989-05-31 |
| DE3878655D1 (en) | 1993-04-01 |
| KR890009053A (ko) | 1989-07-13 |
| CN1021871C (zh) | 1993-08-18 |
| DE3878655T2 (de) | 1993-08-12 |
| US4908551A (en) | 1990-03-13 |
| EP0318110B1 (en) | 1993-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970004363B1 (ko) | Da/ac 컨버터 | |
| JP4600180B2 (ja) | 電界効果型パワー半導体素子を用いた半導体回路 | |
| US6288424B1 (en) | Semiconductor device having LDMOS transistors and a screening layer | |
| JP2681192B2 (ja) | 電界効果トランジスタ | |
| EP0649579B1 (en) | Circuit for driving a half-bridge | |
| JP4485490B2 (ja) | Ｍｏｓゲートトランジスタ用ドライバおよび高電圧ｍｏｓｆｅｔ | |
| US6034413A (en) | High speed biCMOS gate power for power MOSFETs incorporating improved injection immunity | |
| KR930007794B1 (ko) | 소오스에 부하가 연결되어 있는 mosfet를 구동시키기 위한 회로배열 | |
| JPH07236229A (ja) | オフラインブートストラップ型スタートアップ回路 | |
| Ludikhuize | A versatile 700-1200-V IC process for analog and switching applications | |
| JPH0371773B2 (ja) | ||
| CN110556371A (zh) | 整流器器件 | |
| KR20050107460A (ko) | 온 칩 전원 | |
| US20240186998A1 (en) | Gate driver device having a driver circuit for supplying a backgate drive signal | |
| KR20000069747A (ko) | 반도체 장치 | |
| JPH06177733A (ja) | パワーｍｏｓｆｅｔの駆動回路 | |
| US5933034A (en) | High speed biCMOS gate driver for MOSFETs incorporating improved injection immunity | |
| US6798181B2 (en) | Voltage supply circuit for reducing power loss through a ground connection | |
| CN106663658A (zh) | 半导体集成电路 | |
| US11489521B2 (en) | Power transistor module and controlling method thereof | |
| US6975157B1 (en) | Starter device for normally off JFETs | |
| JPH0487373A (ja) | 半導体装置 | |
| JPS59103425A (ja) | スイツチングデバイス | |
| JP2000252467A (ja) | 高耐圧横型半導体装置 | |
| JP3191577B2 (ja) | 複合圧接型半導体装置 |