JPH0744802A - 負荷オープン検出回路 - Google Patents
負荷オープン検出回路Info
- Publication number
- JPH0744802A JPH0744802A JP19154193A JP19154193A JPH0744802A JP H0744802 A JPH0744802 A JP H0744802A JP 19154193 A JP19154193 A JP 19154193A JP 19154193 A JP19154193 A JP 19154193A JP H0744802 A JPH0744802 A JP H0744802A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- output
- level
- circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【目的】書込みヘッドの状態を検出する時、逆起電圧及
び時定数の影響を受けずに、ヘッドの状態を検出するこ
と。 【構成】書込みヘッド６を２つの出力端子４，５に接続
されたワンショットマルチバイブレータ１６により、Ｏ
Ｎ／ＯＦＦ制御されるスイッチ１７を備えた書込み用定
電流源３を持つ書込み回路と、出力端子の一端にワンシ
ョットマルチバイブレータ１６の非反転出力で制御され
るスイッチ１４を通して接続される定電流源１５及びコ
ンパレータ８の反転端子を接続し、非反転端子には基準
電圧を接続し、コンパレータ８の出力をディレイフリッ
プフロップ１１のデータ端子に接続し、クロックにはワ
ンショットマルチバイブレータ１６の非反転出力を遅延
回路１０を通して入力し、リセット端子にはモード切換
端子１３を接続し、前記ディレイフリップフロップ１１
のＱ出力を出力とする。
び時定数の影響を受けずに、ヘッドの状態を検出するこ
と。 【構成】書込みヘッド６を２つの出力端子４，５に接続
されたワンショットマルチバイブレータ１６により、Ｏ
Ｎ／ＯＦＦ制御されるスイッチ１７を備えた書込み用定
電流源３を持つ書込み回路と、出力端子の一端にワンシ
ョットマルチバイブレータ１６の非反転出力で制御され
るスイッチ１４を通して接続される定電流源１５及びコ
ンパレータ８の反転端子を接続し、非反転端子には基準
電圧を接続し、コンパレータ８の出力をディレイフリッ
プフロップ１１のデータ端子に接続し、クロックにはワ
ンショットマルチバイブレータ１６の非反転出力を遅延
回路１０を通して入力し、リセット端子にはモード切換
端子１３を接続し、前記ディレイフリップフロップ１１
のＱ出力を出力とする。
Description
【０００１】
【産業上の利用分野】本発明は負荷オープン検出回路に
関し、特にハードディスクの書込み回路の負荷オープン
検出回路に関する。
関し、特にハードディスクの書込み回路の負荷オープン
検出回路に関する。
【０００２】
【従来の技術】従来のこの種の負荷オープン検出回路を
示す図４を参照すると、入力端子１とＸ，Ｙ側出力端子
４，５を有し、磁気ディスクに信号を書込む為の書込み
ヘッド６及びダンピング抵抗（以下ＲＤとする）７を前
記出力端子４，５の両端に接続し、入力端子１の信号の
論理に応じて双方向に書込みヘッド６に電流を流す書込
み電流源（ＩＷ）３を有する書込み回路２を備え、前記
書込み回路２の出力端子４の一端をコンパレータ８の反
転（−）端子に接続し、非反転（＋）端子には基準電圧
（ＶＲＥＦ）９を接続し、前記コンパレータ８の出力を
ディレイフリップフロップ１１のデータ（Ｄ）端子に接
続し、クロック（Ｃ）端子には、前記書込み回路２の入
力端子１に印加される信号を一定時間遅延させて出力す
る遅延回路１０の出力を接続し、前記ディレイフリップ
フロップ１１のリセット（Ｒ）端子にはモード切換端子
１３を接続し、前記ディレイフリップフロップ１１の出
力（Ｑ）を出力端子１２とする構成となっていた。
示す図４を参照すると、入力端子１とＸ，Ｙ側出力端子
４，５を有し、磁気ディスクに信号を書込む為の書込み
ヘッド６及びダンピング抵抗（以下ＲＤとする）７を前
記出力端子４，５の両端に接続し、入力端子１の信号の
論理に応じて双方向に書込みヘッド６に電流を流す書込
み電流源（ＩＷ）３を有する書込み回路２を備え、前記
書込み回路２の出力端子４の一端をコンパレータ８の反
転（−）端子に接続し、非反転（＋）端子には基準電圧
（ＶＲＥＦ）９を接続し、前記コンパレータ８の出力を
ディレイフリップフロップ１１のデータ（Ｄ）端子に接
続し、クロック（Ｃ）端子には、前記書込み回路２の入
力端子１に印加される信号を一定時間遅延させて出力す
る遅延回路１０の出力を接続し、前記ディレイフリップ
フロップ１１のリセット（Ｒ）端子にはモード切換端子
１３を接続し、前記ディレイフリップフロップ１１の出
力（Ｑ）を出力端子１２とする構成となっていた。
【０００３】次に、図５，図６により図４の従来回路の
動作について説明する。
動作について説明する。
【０００４】書込みヘッド正常時の各部動作の波形図で
ある図５を参照すると、時刻ｔ０においてモード切換端
子１３のレベルがＨレベルからＬレベルに切換わると、
書込み回路２のモードが書込みモードに切換わり、書込
みヘッド６には書込み電流源３の書込み電流（以下ＩＷ
とする）が一方向に流れる。
ある図５を参照すると、時刻ｔ０においてモード切換端
子１３のレベルがＨレベルからＬレベルに切換わると、
書込み回路２のモードが書込みモードに切換わり、書込
みヘッド６には書込み電流源３の書込み電流（以下ＩＷ
とする）が一方向に流れる。
【０００５】次に、時刻ｔ１になると、書込み回路２に
入力される入力端子１の入力がＨレベルからＬレベルに
変化する為、書込みヘッド６に流れる書込み電流ＩＷの
方向も逆に変化する。
入力される入力端子１の入力がＨレベルからＬレベルに
変化する為、書込みヘッド６に流れる書込み電流ＩＷの
方向も逆に変化する。
【０００６】時刻ｔ１において、書込み電流ＩＷの方向
が変化すると、書込みヘッド６のインダクタンスにより
書込み回路２の２つの出力端子の一方を、Ｘ端子４，他
方をＹ端子５とすると、時刻ｔ１において書込み電流Ｉ
Ｗの流れる方向がＸ端子４〜Ｙ端子５から、Ｙ端子５〜
Ｘ端子４に変わったとすると、逆起電力が発生し、Ｘ端
子４の波形は図５の様になる。逆起電力をＶＬとする
と、ＶＬは次式で示される。
が変化すると、書込みヘッド６のインダクタンスにより
書込み回路２の２つの出力端子の一方を、Ｘ端子４，他
方をＹ端子５とすると、時刻ｔ１において書込み電流Ｉ
Ｗの流れる方向がＸ端子４〜Ｙ端子５から、Ｙ端子５〜
Ｘ端子４に変わったとすると、逆起電力が発生し、Ｘ端
子４の波形は図５の様になる。逆起電力をＶＬとする
と、ＶＬは次式で示される。
【０００７】
【０００８】上記（１）式において、τ＝ｔ１でのＶＬ
はｔ＝０を（１）式に代入して、次の（２）式となる。
はｔ＝０を（１）式に代入して、次の（２）式となる。
【０００９】
【００１０】ｔ１から逆起電圧ＶＬ（ｔ１）は時定数τ
によりＶＬ′まで上昇して行く。
によりＶＬ′まで上昇して行く。
【００１１】ここでＶＬ′は次の（３）式で示される。
【００１２】
【００１３】コンパレータ８は、反転入力端子をＸ端子
４へ、非反転入力端子を基準電圧９に接続されている
為、時刻ｔ１から逆起電力ＶＬと基準電圧９（以下ＶＲ
ＥＦ）が、ＶＬ≦ＶＲＥＦの期間、コンパレータ８の出
力はＨレベルとなる。
４へ、非反転入力端子を基準電圧９に接続されている
為、時刻ｔ１から逆起電力ＶＬと基準電圧９（以下ＶＲ
ＥＦ）が、ＶＬ≦ＶＲＥＦの期間、コンパレータ８の出
力はＨレベルとなる。
【００１４】次に、遅延回路１０は入力端子１に印加さ
れる信号に対して一定の時間、遅延して出力され（その
遅延時間をｔｄとする）ディレイフリップフロップ１１
のクロック端子に入力される。
れる信号に対して一定の時間、遅延して出力され（その
遅延時間をｔｄとする）ディレイフリップフロップ１１
のクロック端子に入力される。
【００１５】前記コンパレータ８の出力がＨレベルを出
力している時間をｔＨとすると、ｔｄ＞ｔＨの状態にｔ
ｄが設定されている場合、ディレイフリップフロップ１
１がクロック端子に印加される信号の立下がりエッジで
動作するので、時刻ｔ１から遅延回路１０の遅延時間ｔ
ｄ後の時刻ｔ３において、ディレイフリップフロップ１
１の出力ＱはＬレベルを維持し、出力端子１２もＬレベ
ルとなる。
力している時間をｔＨとすると、ｔｄ＞ｔＨの状態にｔ
ｄが設定されている場合、ディレイフリップフロップ１
１がクロック端子に印加される信号の立下がりエッジで
動作するので、時刻ｔ１から遅延回路１０の遅延時間ｔ
ｄ後の時刻ｔ３において、ディレイフリップフロップ１
１の出力ＱはＬレベルを維持し、出力端子１２もＬレベ
ルとなる。
【００１６】次に、図６により、図４の書込みヘッド６
のインダクタンスのオープン時の動作について説明す
る。
のインダクタンスのオープン時の動作について説明す
る。
【００１７】時刻ｔ０において、モード切換端子１３の
レベルがＨレベルからＬレベルに切換わると、書込み回
路２のモードが書込みモードに切換わり、書込みヘッド
６に書込み電流ＩＷが流れようとするが、書込みヘッド
６のインダクタンスがオープンである為、書込み電流Ｉ
Ｗは全てダンピング抵抗７（以下ＲＤとする）に流れ
る。
レベルがＨレベルからＬレベルに切換わると、書込み回
路２のモードが書込みモードに切換わり、書込みヘッド
６に書込み電流ＩＷが流れようとするが、書込みヘッド
６のインダクタンスがオープンである為、書込み電流Ｉ
Ｗは全てダンピング抵抗７（以下ＲＤとする）に流れ
る。
【００１８】次に、時間ｔ１になると、書込み回路２に
入力される入力がＨレベルからＬレベルに変化する為、
ダンピング抵抗ＲＤ７に流れる書込み電流ＩＷの方向も
逆に変化する。
入力される入力がＨレベルからＬレベルに変化する為、
ダンピング抵抗ＲＤ７に流れる書込み電流ＩＷの方向も
逆に変化する。
【００１９】書込みヘッド６が正常な時には時刻ｔ１に
おいて、逆起電圧が発生するが、インダクタンスのオー
プン時には、逆起電圧が発生せず、従って時刻ｔ１にお
けるＸ端子４の電圧ＶＬは次の（４）式の様になる。
おいて、逆起電圧が発生するが、インダクタンスのオー
プン時には、逆起電圧が発生せず、従って時刻ｔ１にお
けるＸ端子４の電圧ＶＬは次の（４）式の様になる。
【００２０】 ＶＬ＝ＶＸ（ｔ０）−ＲＤ×ＩＷ …（４）式 但し、ＶＸ（ｔ０）：ｔ０でのＸ端子電圧，ＲＤ：ダン
ピング抵抗，ＩＷ：書込み電流。
ピング抵抗，ＩＷ：書込み電流。
【００２１】又、インダクタンスがない為、ＶＬの値は
正常時と異なり、入力端子電圧に印加される電圧がＬレ
ベルからＨレベルになるまで、つまりｔ１からｔ３まで
ＶＸの値はＶＬ一定となる。
正常時と異なり、入力端子電圧に印加される電圧がＬレ
ベルからＨレベルになるまで、つまりｔ１からｔ３まで
ＶＸの値はＶＬ一定となる。
【００２２】従って、基準電圧９の電圧ＶＲＥＦをＶＲ
ＥＦ＜ＶＬとなる様に設定すると、コンパレータ８の出
力は時刻ｔ１からｔ４までＨレベルとなる。前記コンパ
レータ８の出力はディレイフリップフロップ１１のデー
タ端子に入力され、前記ディレイフリップフロップ１１
のクロック端子には、入力端子１の電圧に印加される信
号が遅延回路１０により一定時間ｔｄだけ遅延した信号
が印加され、ディレイフリップフロップ１１はこの信号
の立下がりエッジで動作するため、ディレイフリップフ
ロップ１１の出力Ｑは、時刻ｔ３においてＨレベルとな
り、従って出力端子１２の電圧もＨレベルとなり、書込
みヘッド６のインダクタンスのオープン状態を検出出来
る。
ＥＦ＜ＶＬとなる様に設定すると、コンパレータ８の出
力は時刻ｔ１からｔ４までＨレベルとなる。前記コンパ
レータ８の出力はディレイフリップフロップ１１のデー
タ端子に入力され、前記ディレイフリップフロップ１１
のクロック端子には、入力端子１の電圧に印加される信
号が遅延回路１０により一定時間ｔｄだけ遅延した信号
が印加され、ディレイフリップフロップ１１はこの信号
の立下がりエッジで動作するため、ディレイフリップフ
ロップ１１の出力Ｑは、時刻ｔ３においてＨレベルとな
り、従って出力端子１２の電圧もＨレベルとなり、書込
みヘッド６のインダクタンスのオープン状態を検出出来
る。
【００２３】但し、遅延回路１０の遅延時間ｔｄは、入
力端子１に印加される入力信号のパルス幅（ｔ４−ｔ
１）の時間より短く設定する。
力端子１に印加される入力信号のパルス幅（ｔ４−ｔ
１）の時間より短く設定する。
【００２４】
【発明が解決しようとする課題】次に、図７を用いて、
図４の従来回路の欠点について説明する。図７におい
て、時刻ｔ１におけるＸ端子４の電圧の値ＶＬは、前述
した（２）式で示されるが、この値は書込み電流ＩＷの
大きさによって変化し、ＩＷ大でＸ端子４の逆起電圧Ｖ
Ｌは小となる（マイナス方向に大きくなる）。
図４の従来回路の欠点について説明する。図７におい
て、時刻ｔ１におけるＸ端子４の電圧の値ＶＬは、前述
した（２）式で示されるが、この値は書込み電流ＩＷの
大きさによって変化し、ＩＷ大でＸ端子４の逆起電圧Ｖ
Ｌは小となる（マイナス方向に大きくなる）。
【００２５】また、図７においてＶＬは時定数により、
次の（５）式で示されるＶＬ′まで変化する。
次の（５）式で示されるＶＬ′まで変化する。
【００２６】 ＶＬ′＝ＶＸ（ｔ０′）−（ＲＤ//ＲＺ）×ＩＷ …（５）式 このようにＶＬ′まで変化するが、ＶＬがｔ１からコン
パレータ８の基準電圧９と等しくなるまでの時間、ｔ
２′は次の（６）式で示される。
パレータ８の基準電圧９と等しくなるまでの時間、ｔ
２′は次の（６）式で示される。
【００２７】 ｔ２′＝−τ×ｌｎ（ＶＲＥＦ／ＶＬ） ［ｓ］ …（６）式 但し、τ＝ＲＤ×ＣＺ（書込みヘッド浮遊容量）。
【００２８】以上より、書込み電流ＩＷ又は書込みヘッ
ド６のインダクタンス（以下ＬＨ）を変えることによ
り、ｔ２′の値は変化する為、ＶＸが、コンパレータ８
の基準電圧９の値ＶＲＥＦに対し、ＶＲＥＦ≧ＶＸとな
るまでのコンパレータ８のＨレベルを出力している時間
ｔＨは、書込み電流ＩＷ又は書込みヘッド６のインダク
タンスＬＨにより左右されることになる。
ド６のインダクタンス（以下ＬＨ）を変えることによ
り、ｔ２′の値は変化する為、ＶＸが、コンパレータ８
の基準電圧９の値ＶＲＥＦに対し、ＶＲＥＦ≧ＶＸとな
るまでのコンパレータ８のＨレベルを出力している時間
ｔＨは、書込み電流ＩＷ又は書込みヘッド６のインダク
タンスＬＨにより左右されることになる。
【００２９】遅延回路１０は、入力端子１に印加される
入力信号を一定時間ｔｄだけ遅らせて出力する回路であ
り、その遅延時間ｔｄは一定である。
入力信号を一定時間ｔｄだけ遅らせて出力する回路であ
り、その遅延時間ｔｄは一定である。
【００３０】従って、前述した様に書込み電流ＩＷ又は
書込みヘッド６のインダクタンスＬＨの値は大きくな
り、ｔＨが大きくなり、ｔＨ＞ｔｄとなると、時刻ｔ３
においてディレイフリップフロップ１１のＱ出力はコン
パレータ８のＨレベルを出力し、Ｑ出力はＨレベルとな
る。
書込みヘッド６のインダクタンスＬＨの値は大きくな
り、ｔＨが大きくなり、ｔＨ＞ｔｄとなると、時刻ｔ３
においてディレイフリップフロップ１１のＱ出力はコン
パレータ８のＨレベルを出力し、Ｑ出力はＨレベルとな
る。
【００３１】従って、出力端子１２もＨレベルとなり、
書込みヘッド６のインダクタンスのオープン時と同じ状
態となり、書込みヘッド６の状態を正常に把握出来なく
なるという欠点があった。
書込みヘッド６のインダクタンスのオープン時と同じ状
態となり、書込みヘッド６の状態を正常に把握出来なく
なるという欠点があった。
【００３２】以上の説明の通り、従来回路による書込み
電流大、又は書込みヘッドインダクタンス大の時の各部
の動作である。
電流大、又は書込みヘッドインダクタンス大の時の各部
の動作である。
【００３３】
【課題を解決するための手段】本発明の構成は、第１の
定電流源と入力端子及び２つの出力端子とを有し、前記
出力端子間にインダクタンス負荷及び抵抗を並列接続し
た磁気ディスク書込み回路と、前記２つの出力端子のう
ちの一端を反転入力端子、基準電圧を非反転入力端子に
接続したコンパレータと、モード切換端子の信号を一定
時間遅延する遅延回路と、前記コンパレータ出力をデー
タ端子へ、前記遅延回路の出力をクロック端子へ、モー
ド切換端子をリセット端子へ、出力端子をＱ出力へそれ
ぞれ接続したディレイフリップフロップとを備えた負荷
オープン検出回路において、前記モード切換端子の信号
を入力とするワンショットマルチバイブレータを設け、
前記ワンショットマルチバイブレータの反転出力を前記
遅延回路を通して前記ディレイフリップフロップのクロ
ック端子へ接続し、前記ワンショットマルチバイブレー
タの非反転出力のＨレベルでＯＮ，ＬレベルでＯＦＦ
し、前記第１の定電流源に接続される第１のスイッチを
設け、前記ワンショットマルチバイブレータの反転出力
のＨレベルでＯＮ，ＬレベルでＯＦＦする第２のスイッ
チを設け、前記書込み回路の２つの出力の一端を、前記
第２のスイッチを介して接続された第２の定電流源を設
けたことを特徴とする。
定電流源と入力端子及び２つの出力端子とを有し、前記
出力端子間にインダクタンス負荷及び抵抗を並列接続し
た磁気ディスク書込み回路と、前記２つの出力端子のう
ちの一端を反転入力端子、基準電圧を非反転入力端子に
接続したコンパレータと、モード切換端子の信号を一定
時間遅延する遅延回路と、前記コンパレータ出力をデー
タ端子へ、前記遅延回路の出力をクロック端子へ、モー
ド切換端子をリセット端子へ、出力端子をＱ出力へそれ
ぞれ接続したディレイフリップフロップとを備えた負荷
オープン検出回路において、前記モード切換端子の信号
を入力とするワンショットマルチバイブレータを設け、
前記ワンショットマルチバイブレータの反転出力を前記
遅延回路を通して前記ディレイフリップフロップのクロ
ック端子へ接続し、前記ワンショットマルチバイブレー
タの非反転出力のＨレベルでＯＮ，ＬレベルでＯＦＦ
し、前記第１の定電流源に接続される第１のスイッチを
設け、前記ワンショットマルチバイブレータの反転出力
のＨレベルでＯＮ，ＬレベルでＯＦＦする第２のスイッ
チを設け、前記書込み回路の２つの出力の一端を、前記
第２のスイッチを介して接続された第２の定電流源を設
けたことを特徴とする。
【００３４】
【実施例】本発明の一実施例の負荷オープン検出回路を
示す図１を参照すると、本実施例は、前述した従来回路
の欠点をなくす為に、入力端子１と２つのＸ側，Ｙ側出
力端子４，５を有し、磁気ディスクに信号を書込みヘッ
ド６及びダンピング抵抗７を前記出力端子４，５の両端
に接続し、入力端子１の信号の論理に応じて双方向に書
込みヘッド６に電流を流すモード切換え端子１３の信号
により一定幅のパルスを出力するワンショットマルチバ
イブレータ１６の非反転出力で制御されるスイッチ１４
で制御される書込み電流源３を備えた書込み回路２を有
し、前記書込み回路２の出力端子４の一端に、前記ワン
ショットマルチバブレータ１６の非反転出力で制御され
るスイッチ１４を通して接続される定電流源１５とコン
パレータ８の反転（−）端子とを接続し、このコンパレ
ータ８の非反転（＋）端子には基準電圧（ＶＲＥＦ）を
接続し、前記コンパレータ８の出力をディレイフリップ
フロップ１１のデータ（Ｄ）端子に接続し、クロック
（Ｃ）端子には前記ワンショットマルチバイブレータ１
６の非反転出力を一定時間遅延させて出力する遅延回路
１０の出力を接続し、前記ディレイフリップフロップ１
１のリセット（Ｒ）端子にはモード切換端子１３を接続
し、前記ディレイフリップフロップ１１の出力Ｑを出力
端子１２とする構成となっている。
示す図１を参照すると、本実施例は、前述した従来回路
の欠点をなくす為に、入力端子１と２つのＸ側，Ｙ側出
力端子４，５を有し、磁気ディスクに信号を書込みヘッ
ド６及びダンピング抵抗７を前記出力端子４，５の両端
に接続し、入力端子１の信号の論理に応じて双方向に書
込みヘッド６に電流を流すモード切換え端子１３の信号
により一定幅のパルスを出力するワンショットマルチバ
イブレータ１６の非反転出力で制御されるスイッチ１４
で制御される書込み電流源３を備えた書込み回路２を有
し、前記書込み回路２の出力端子４の一端に、前記ワン
ショットマルチバブレータ１６の非反転出力で制御され
るスイッチ１４を通して接続される定電流源１５とコン
パレータ８の反転（−）端子とを接続し、このコンパレ
ータ８の非反転（＋）端子には基準電圧（ＶＲＥＦ）を
接続し、前記コンパレータ８の出力をディレイフリップ
フロップ１１のデータ（Ｄ）端子に接続し、クロック
（Ｃ）端子には前記ワンショットマルチバイブレータ１
６の非反転出力を一定時間遅延させて出力する遅延回路
１０の出力を接続し、前記ディレイフリップフロップ１
１のリセット（Ｒ）端子にはモード切換端子１３を接続
し、前記ディレイフリップフロップ１１の出力Ｑを出力
端子１２とする構成となっている。
【００３５】尚、図１において、図４と共通する部分
は、共通の番号及び記号を付し、詳述しない。
は、共通の番号及び記号を付し、詳述しない。
【００３６】先ず図１，図２を参照して本実施例の書込
みヘッド正常時の動作について説明する。
みヘッド正常時の動作について説明する。
【００３７】時刻ｔ０において、モード切換端子１３の
信号レベルが、ＨレベルからＬレベルに切換わると、ワ
ンショットマルチバイブレータ１６の反転出力がＨレベ
ル、非反転出力がＬレベルとなり、一定時間パルスを出
力する。
信号レベルが、ＨレベルからＬレベルに切換わると、ワ
ンショットマルチバイブレータ１６の反転出力がＨレベ
ル、非反転出力がＬレベルとなり、一定時間パルスを出
力する。
【００３８】さらに、ワンショットマルチバイブレータ
１６の反転出力がＨレベルでＯＮ，ＬレベルでＯＦＦと
なるスイッチ１４及びワンショットマルチバイブレータ
１６の非反転出力がＨレベルでＯＮ，ＬレベルでＯＦＦ
となるスイッチ１７とにより、ｔ０以降においては、書
込み電流源３の書込み電流（以下ＩＷ）は書込みヘッド
６を流れず、チェック定電流源１５の定電流（以下Ｉｃ
ｈｅｃｋ）が書込みヘッド６を流れる。
１６の反転出力がＨレベルでＯＮ，ＬレベルでＯＦＦと
なるスイッチ１４及びワンショットマルチバイブレータ
１６の非反転出力がＨレベルでＯＮ，ＬレベルでＯＦＦ
となるスイッチ１７とにより、ｔ０以降においては、書
込み電流源３の書込み電流（以下ＩＷ）は書込みヘッド
６を流れず、チェック定電流源１５の定電流（以下Ｉｃ
ｈｅｃｋ）が書込みヘッド６を流れる。
【００３９】次に、時刻ｔ２において、時刻ｔ０〜ｔ２
の一定時間後ワンショットマルチバイブレータ１６の反
転出力がＬレベル，非反転出力がＨレベルとなると、ス
イッチ１７がＯＮ，スイッチ１４がＯＦＦとなるため、
チェック定電流源１５は遮断し、書込み回路２は書込み
ヘッド６に書込み電流ＩＷを流す。
の一定時間後ワンショットマルチバイブレータ１６の反
転出力がＬレベル，非反転出力がＨレベルとなると、ス
イッチ１７がＯＮ，スイッチ１４がＯＦＦとなるため、
チェック定電流源１５は遮断し、書込み回路２は書込み
ヘッド６に書込み電流ＩＷを流す。
【００４０】次に、時刻ｔ３において、入力端子１に印
加される信号がＨレベルからＬレベルに変化する為、書
込みヘッド６に流れる書込み電流ＩＷの方向も逆に変化
する。
加される信号がＨレベルからＬレベルに変化する為、書
込みヘッド６に流れる書込み電流ＩＷの方向も逆に変化
する。
【００４１】時刻ｔ０において、スイッチ１７がＯＦ
Ｆ，スイッチ１４がＯＮとなると、書込みヘッド６には
チェック定電流源１５の定電流Ｉｃｈｅｃｋが流れる。
Ｆ，スイッチ１４がＯＮとなると、書込みヘッド６には
チェック定電流源１５の定電流Ｉｃｈｅｃｋが流れる。
【００４２】書込み回路２の２つの出力端子の一方をＸ
端子４，他方をＹ端子５とし、チェック定電流源１５及
びスイッチ１４が接続されている端子をＸ端子４とする
と、時刻ｔ０におけるＸ端子４の電圧（以下ＶＳとす
る）は、次の（７）式で示される。
端子４，他方をＹ端子５とし、チェック定電流源１５及
びスイッチ１４が接続されている端子をＸ端子４とする
と、時刻ｔ０におけるＸ端子４の電圧（以下ＶＳとす
る）は、次の（７）式で示される。
【００４３】
【００４４】ここで、コンパレータ８の非反転入力端子
に接続されている基準電圧９の電圧値ＶＲＥＦがＶＲＥ
Ｆ＜ＶＳであるとすると、時刻ｔ０におけるコンパレー
タ８の出力はＬレベルとなる。
に接続されている基準電圧９の電圧値ＶＲＥＦがＶＲＥ
Ｆ＜ＶＳであるとすると、時刻ｔ０におけるコンパレー
タ８の出力はＬレベルとなる。
【００４５】この出力がディレイフリップフロップ１１
のデータ端子に入力され、ディレイフリップフロップ１
１のクロック端子にはワンショットマルチバイブレータ
１６の非反転出力を一定時間ｔｄだけ遅らせて出力する
遅延回路１０の出力が接続されている為、遅延回路出力
がＬレベルからＨレベルとなる時刻ｔ１におけるディレ
イフリップフロップ１１のＱ出力はＬレベルとなり、従
って出力端子１２もＬレベルとなる。
のデータ端子に入力され、ディレイフリップフロップ１
１のクロック端子にはワンショットマルチバイブレータ
１６の非反転出力を一定時間ｔｄだけ遅らせて出力する
遅延回路１０の出力が接続されている為、遅延回路出力
がＬレベルからＨレベルとなる時刻ｔ１におけるディレ
イフリップフロップ１１のＱ出力はＬレベルとなり、従
って出力端子１２もＬレベルとなる。
【００４６】次に、図１，図３を参照して、書込みヘッ
ドインダクタンスオープン時の動作について説明する。
ドインダクタンスオープン時の動作について説明する。
【００４７】図３の時刻ｔ０において、ワンショットマ
ルチバイブレータ１６の非反転出力がＨレベルとなり、
スイッチ１４がＯＮとなると、チェック定電流源１５の
定電流Ｉｃｈｅｃｋが書込みヘッド６に流れる。
ルチバイブレータ１６の非反転出力がＨレベルとなり、
スイッチ１４がＯＮとなると、チェック定電流源１５の
定電流Ｉｃｈｅｃｋが書込みヘッド６に流れる。
【００４８】ここで、書込みヘッド６のインダクタンス
がオープンになっていると、時刻ｔ０におけるＸ側出力
端子電圧ＶＸの電圧ＶＳ′は次の（８）式の様になる。
がオープンになっていると、時刻ｔ０におけるＸ側出力
端子電圧ＶＸの電圧ＶＳ′は次の（８）式の様になる。
【００４９】
【００５０】従って、書込みベッドインダクタンスオー
プン時には、基準電圧９の電圧ＶＲＥＦとＸ側出力端子
電圧ＶＳ′の関係は、ＶＲＥＦ＞ＶＳ′となり、時刻ｔ
０におけるコンパレータ８の出力はＨレベルとなる。
プン時には、基準電圧９の電圧ＶＲＥＦとＸ側出力端子
電圧ＶＳ′の関係は、ＶＲＥＦ＞ＶＳ′となり、時刻ｔ
０におけるコンパレータ８の出力はＨレベルとなる。
【００５１】従って、遅延回路出力がＬレベルからＨレ
ベルとなる時刻ｔ１において、ディレイフリップフロッ
プ１１のＱ出力は、Ｈレベルとなる。
ベルとなる時刻ｔ１において、ディレイフリップフロッ
プ１１のＱ出力は、Ｈレベルとなる。
【００５２】従って、出力端子１２のレベルもＨレベル
となり、書込みヘッド６のインダクタンスオープン状態
を検出出来る。
となり、書込みヘッド６のインダクタンスオープン状態
を検出出来る。
【００５３】ここで、インダクタンスに電流が流れる
と、上記（２）式で示す様な逆起電圧ＶＬが発生する
が、チェック定電流Ｉｃｈｅｃｋを書込み電流ＩＷに対
して充分に小さい値とすれば、逆起電圧ＶＬは上記
（２）式より、次のようになる。
と、上記（２）式で示す様な逆起電圧ＶＬが発生する
が、チェック定電流Ｉｃｈｅｃｋを書込み電流ＩＷに対
して充分に小さい値とすれば、逆起電圧ＶＬは上記
（２）式より、次のようになる。
【００５４】
【００５５】この逆起電圧ＶＬは、ほとんど発生せず、
従って上記（６）式で示される放電時間ｔｓの値も小さ
くなる。
従って上記（６）式で示される放電時間ｔｓの値も小さ
くなる。
【００５６】又、書込み電流ＩＷは条件に応じて可変し
て使用されるが、チェック定電流源の定電流Ｉｃｈｅｃ
ｋはチェック用の定電流であるので一定値でよい。
て使用されるが、チェック定電流源の定電流Ｉｃｈｅｃ
ｋはチェック用の定電流であるので一定値でよい。
【００５７】従って、逆起電圧の影響を受けずに、書込
みヘッドのインダクタンスの状態を検出することが可能
となる。
みヘッドのインダクタンスの状態を検出することが可能
となる。
【００５８】
【発明の効果】以上説明したように、本発明によれば、
書込み電流ＩＷ又はインダクタンスの値により変化する
逆起電圧ＶＬ及び放電時間ｔｓの影響を受けずに、正確
な書込みヘッドの状態を検出することが可能となる。
書込み電流ＩＷ又はインダクタンスの値により変化する
逆起電圧ＶＬ及び放電時間ｔｓの影響を受けずに、正確
な書込みヘッドの状態を検出することが可能となる。
【００５９】従来の図４の回路の場合は、書込み電流Ｉ
Ｗ大，又は書込みヘッド６インダクタンス大となると、
コンパレータ８がＨレベルを出力する時間ｔＨが大きく
なり、ｔＨ＞ｔｄ（遅延回路１０の遅延時間）となる
と、正確な書込みヘッド６の状態を検出出来なくなり、
正確な状態を検出しようとした場合は、書込み電流ＩＷ
又は書込みヘッド６のインダクタンスの値に応じて、遅
延回路１０の遅延時間ｔｄを可変する必要がある。
Ｗ大，又は書込みヘッド６インダクタンス大となると、
コンパレータ８がＨレベルを出力する時間ｔＨが大きく
なり、ｔＨ＞ｔｄ（遅延回路１０の遅延時間）となる
と、正確な書込みヘッド６の状態を検出出来なくなり、
正確な状態を検出しようとした場合は、書込み電流ＩＷ
又は書込みヘッド６のインダクタンスの値に応じて、遅
延回路１０の遅延時間ｔｄを可変する必要がある。
【００６０】従って、従来の回路を半導体集積回路で製
造する場合、何種類かの遅延回路１０の遅延時間ｔｄを
有する半導体集積回路を作るか、配線等の製造工程で遅
延時間ｔｄの値を変える必要があるが、本発明の場合は
書込み電流ＩＷ，又は書込みヘッド６インダクタンスの
値に左右されることがない為、作る半導体集積回路の種
類は一種類でよく、又配線等の工程で遅延時間ｔｄの値
を変える必要がないため、半導体集積回路化に好適であ
る。
造する場合、何種類かの遅延回路１０の遅延時間ｔｄを
有する半導体集積回路を作るか、配線等の製造工程で遅
延時間ｔｄの値を変える必要があるが、本発明の場合は
書込み電流ＩＷ，又は書込みヘッド６インダクタンスの
値に左右されることがない為、作る半導体集積回路の種
類は一種類でよく、又配線等の工程で遅延時間ｔｄの値
を変える必要がないため、半導体集積回路化に好適であ
る。
【図１】本発明の一実施例の負荷オープン検出回路の回
路図である。
路図である。
【図２】この実施例の書込みヘッド正常時の各部動作の
波形図である。
波形図である。
【図３】この実施例の書込みヘッドインダクタンスのオ
ープン時の各部動作の波形図である。
ープン時の各部動作の波形図である。
【図４】従来の負荷オープン検出回路の回路図である。
【図５】従来回路による書込みヘッド正常時の各部動作
の波形図である。
の波形図である。
【図６】従来回路による書込みインダクタンスのオープ
ン時の各部動作の波形図である。
ン時の各部動作の波形図である。
【図７】従来回路による書込み電流大，又は書込みヘッ
ドインダクタンス大時の各部動作の波形図である。
ドインダクタンス大時の各部動作の波形図である。
１ 入力端子 ２ 書込み回路 ３ 書込み電流源 ４ Ｘ側出力端子 ５ Ｙ側出力端子 ６ 書込みヘッド ７ ダンピング抵抗 ８ コンパレータ ９ 基準電圧 １０ 遅延回路 １１ ディレイフリップフロップ １２ 出力端子 １３ モード切換端子 １４，１７ スイッチ １５ チェック定電流源 １６ ワンショットマルチバイブレータ
Claims (1)
- 【請求項１】 第１の定電流源と入力端子及び２つの出
力端子とを有し、前記出力端子間にインダクタンス負荷
及び抵抗を並列接続した磁気ディスク書込み回路と、前
記２つの出力端子のうちの一端を反転入力端子、基準電
圧を非反転入力端子に接続したコンパレータと、モード
切換端子の信号を一定時間遅延する遅延回路と、前記コ
ンパレータ出力をデータ端子へ、前記遅延回路の出力を
クロック端子へ、モード切換端子をリセット端子へ、出
力端子をＱ出力へそれぞれ接続したディレイフリップフ
ロップとを備えた負荷オープン検出回路において、前記
モード切換端子の信号を入力とするワンショットマルチ
バイブレータを設け、前記ワンショットマルチバイブレ
ータの反転出力を前記遅延回路を通して前記ディレイフ
リップフロップのクロック端子へ接続し、前記ワンショ
ットマルチバイブレータの非反転出力のＨレベルでＯ
Ｎ，ＬレベルでＯＦＦし、前記第１の定電流源に接続さ
れる第１のスイッチを設け、前記ワンショットマルチバ
イブレータの反転出力のＨレベルでＯＮ，ＬレベルでＯ
ＦＦする第２のスイッチを設け、前記書込み回路の２つ
の出力の一端を、前記第２のスイッチを介して接続され
た第２の定電流源を設けたことを特徴とする負荷オープ
ン検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19154193A JP3150013B2 (ja) | 1993-08-03 | 1993-08-03 | 負荷オープン検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19154193A JP3150013B2 (ja) | 1993-08-03 | 1993-08-03 | 負荷オープン検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0744802A true JPH0744802A (ja) | 1995-02-14 |
| JP3150013B2 JP3150013B2 (ja) | 2001-03-26 |
Family
ID=16276394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19154193A Expired - Fee Related JP3150013B2 (ja) | 1993-08-03 | 1993-08-03 | 負荷オープン検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3150013B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7793399B2 (en) | 2006-05-31 | 2010-09-14 | Kabushiki Kaisha Toshiba | Method for removing a crack in an electromechanical rotor |
| US7866020B2 (en) | 2005-12-28 | 2011-01-11 | Kabushiki Kaisha Toshiba | Method for repairing a crack in an electromechanical rotor, method for preventing crack growth in the same, electromechanical rotor and rotary electrical machine |
| US8333006B2 (en) | 2005-12-28 | 2012-12-18 | Kabushiki Kaisha Toshiba | Method for removing a crack in an electromechanical rotor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2693879C1 (ru) * | 2018-09-13 | 2019-07-05 | 3М Инновейтив Пропертиз Компани | Отремонтированный кабель и способ ремонта кабеля |
-
1993
- 1993-08-03 JP JP19154193A patent/JP3150013B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7866020B2 (en) | 2005-12-28 | 2011-01-11 | Kabushiki Kaisha Toshiba | Method for repairing a crack in an electromechanical rotor, method for preventing crack growth in the same, electromechanical rotor and rotary electrical machine |
| US8333006B2 (en) | 2005-12-28 | 2012-12-18 | Kabushiki Kaisha Toshiba | Method for removing a crack in an electromechanical rotor |
| US7793399B2 (en) | 2006-05-31 | 2010-09-14 | Kabushiki Kaisha Toshiba | Method for removing a crack in an electromechanical rotor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3150013B2 (ja) | 2001-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798250B1 (en) | Current sense amplifier circuit | |
| US20020105308A1 (en) | Power supply noise sensor | |
| JP3150013B2 (ja) | 負荷オープン検出回路 | |
| JPH08298444A (ja) | 電源検出回路 | |
| JP3319717B2 (ja) | 電圧比較回路 | |
| US5818291A (en) | Fast voltage regulation without overshoot | |
| JP2004304334A (ja) | 半導体装置及びリセット信号送出方法 | |
| JPH0133052B2 (ja) | ||
| JP3600817B2 (ja) | 電圧比較回路 | |
| JP2616573B2 (ja) | 電圧検出回路 | |
| JPH07130082A (ja) | ゼロクロス検出回路 | |
| JPH06309475A (ja) | 半導体集積回路 | |
| JPH0773404A (ja) | 負荷オープン検出回路 | |
| JPH063697B2 (ja) | スイッチオンオフ検出装置 | |
| JP2930018B2 (ja) | 電圧変換回路 | |
| JP2897540B2 (ja) | 半導体集積回路 | |
| JP2723688B2 (ja) | 半導体集積回路の周波数特性測定装置 | |
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| JP2611631B2 (ja) | ピークホールド回路 | |
| JPS63261172A (ja) | 周波数検出回路 | |
| JP3193175B2 (ja) | 電池電圧低下検出回路 | |
| JP2852172B2 (ja) | 書込検出回路 | |
| JPH0974343A (ja) | 電流制限回路 | |
| JPH06290405A (ja) | ハードディスク書込み回路 | |
| JPH07321288A (ja) | 半導体集積回路、並びにそれを用いたレギュレータ及び温度計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001212 |
|
| LAPS | Cancellation because of no payment of annual fees |