JPH0742145U - 電子部品パッケージ - Google Patents

電子部品パッケージ

Info

Publication number
JPH0742145U
JPH0742145U JP068483U JP6848393U JPH0742145U JP H0742145 U JPH0742145 U JP H0742145U JP 068483 U JP068483 U JP 068483U JP 6848393 U JP6848393 U JP 6848393U JP H0742145 U JPH0742145 U JP H0742145U
Authority
JP
Japan
Prior art keywords
terminal pins
terminal
pins
electronic component
component package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP068483U
Other languages
English (en)
Inventor
勉 清野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP068483U priority Critical patent/JPH0742145U/ja
Publication of JPH0742145U publication Critical patent/JPH0742145U/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

(57)【要約】 【目的】 端子ピン数を抑え、高周波モジュールにも適
用できる適用範囲の広い電子部品パッケージを提供す
る。 【構成】 チップが搭載されるベース基板1の一方の面
に多数の端子ピンを立設してなる電子部品パッケージに
おいて、端子ピンの一部を他の端子ピン8と径の異なる
端子ピン9で構成したものである。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、電子部品パッケージに係り、さらに詳しくは、高性能機器用で気密 性、放熱性がよく、多ピン化が容易な気密封止であるセラミック・パッケージの ピン・グリッド・アレイ(以下、PGAと記す)に関するものである。
【0002】
【従来の技術】
図3は従来のPGAの斜視図、図4はその平面図である。図において、1は例 えばセラミックまたはプラスチック等で構成され例えば内部にチップが搭載され たベース基板で、その上面には等間隔に配置された端子接続パッド2が設けられ ており、下面には放熱フィン4が形成されている。3は例えばコバール(鉄−ニ ッケル−コバルトの合金)または42アロイ(鉄−ニッケル合金)等で構成され た直径例えば0.64mmの端子ピンで、ろう付けなどにより端子接続パッド2 を介してベース基板1の上面に接続されており、信号の入出力または電源/グラ ンドなどの給電に用いられている。なお、ピン・ピッチは例えば1.27mmで ある。
【0003】 このようにベース基板1および端子ピン3等で構成したPGAは、プリント基 板(図示せず)に設けられたスルーホールに端子ピン3を挿入し、ハンダ等によ ってプリント基板に実装する、またはハンダ等によって端子ピン3をプリント基 板の表面に実装する、あるいはプリント基板に実装されたコネクタなどに端子ピ ン3を接続してプリント基板に実装するなど、PGAの仕様に対応した方法を用 いてプリント基板に実装され、各端子ピン3によって電源/グランドなどの給電 および信号の入出力を行う。
【0004】 また、図5は従来の他のPGAの斜視図、図6はその平面図および側面図で、 このPGAは、ベース基板1の中央部を除く部分に端子接続パッド2を介して端 子ピン3が同一ピッチで配置されており、中央部にはワイヤー6によって電気的 に接続され封止キャップ7により外装されたLSIチップ5が搭載されている。 このように構成したPGAも上述したPGAと同様の方法でプリント基板に実装 される。
【0005】
【考案が解決しようとする課題】
上記のように従来のPGAは、同一径の端子ピン3がベース基板1の一方の面 に等間隔に配置していたので、結線率および実装密度の高い構造である。しかし ながら、高周波モジュールなど信号の電気的特性を重視する場合、端子ピンの構 造を極力小さくするために小径で狭ピッチの構造を必要とするので、従来のPG Aでは同一径の端子ピン3であるために電源やグランドなどの給電のためのピン 数を増加させなければならず、その増加に伴ってPGAおよびコネクタなどの形 状が大きくなり、プリント基板の実装面積が広くなってしまうなど、高周波モジ ュールに適用することができなかった。また、ピンの増加および形状の大型化を 抑えるためにピン・ピッチを狭くすると結線が複雑かつ困難になり、設計および 製造が難しくコストが上がるなどの問題もあった。
【0006】 本考案は、上記のような課題を解決するためになされたもので、端子ピン数を 抑え、高周波モジュールにも適用できる適用範囲の広い電子部品パッケージを提 供することを目的としたものである。
【0007】
【課題を解決するための手段】
本考案に係る電子部品パッケージは、チップが搭載されるベース基板の一方の 面に多数の端子ピンを立設してなる電子部品パッケージにおいて、端子ピンの一 部を他の端子ピンと径の異なる端子ピンで構成したものである。
【0008】
【作用】
ベース基板の一方の面に多数の端子ピンを立設してなる電子部品パッケージに おいて、端子ピンの一部を他の端子ピンと径の異なる端子ピンで構成することに より、大容量の給電による端子ピンの増加およびパッケージ形状の大型化をふせ ぎ、高電力モジュールに適用できる。
【0009】
【実施例】
図1は本考案の実施例の斜視図、図2はその平面図である。なお、図3、図4 で説明した従来例と同一部分には同じ符号を付し、説明を省略する。
【0010】 図において、8は例えばコバールまたは42アロン等で構成された小径の入出 力用端子ピン、9は端子ピン8と同じ材料で構成された大径の電源/グランド用 端子ピンで、端子ピン8はPGAのベース基板1上面の周辺部に端子接続パッド 2を介して狭ピッチに配置され、端子ピン9はベース基板1上面の中央部に端子 接続パッド2を介して広ピッチに配置されている。なお、本実施例では端子ピン 8の直径を0.64mm、端子ピン9の直径を1.28mmとした。
【0011】 このように構成したPGAは、プリンド基板(図示せず)に設けられたスルー ホールに端子ピン8,9を挿入し、ハンダ等によってプリント基板に実装する、 またはハンダ等によって端子ピン8,9をプリント基板の表面に実装する、ある いはプリント基板に実装されたコネクタ等に端子ピン8,9を接続してプリント 基板に実装するなど、PGAの仕様に対応した方法を用いてプリント基板に実装 する。そして、小径の端子ピン8で信号の入出力を行い、大径の端子ピン9で給 電を行う。
【0012】 このように、径の異なる端子ピン8,9をPGAのベース基板1に配置したこ とによって、大容量の給電による端子ピンの増加およびその増加に伴うPGAな どの形状の大型化を抑えることができ、高周波モジュールにも適用することがで きる。
【0013】 なお、上述の実施例では、PGAのベース基板1の周辺部に小径の端子ピン8 、ベース基板1の中央部に大径の端子ピン9を配置した場合を例示して説明した が、小径の端子ピン8をベース基板1の中央部、大径の端子ピン9をベース基板 1の周辺部に配置したり、小径の端子ピン8および大径の端子ピン9をバラバラ に配置してもよく、また、従来例で説明したLSIチップが搭載されたPGAに も本考案を実施することができる。
【0014】
【考案の効果】
以上のように本考案は、チップが搭載されるベース基板の一方の面に多数の端 子ピンを立設してなる電気部品パッケージにおいて、端子ピンの一部を他の端子 ピンと径の異なる端子ピンで構成したので、端子ピンの仕様を端子ピンの径の大 きさに対応させることができ、大容量の給電による端子ピンの増加およびその増 加に伴うパッケージ等の形状の大型化を抑え、高電力モジュールにも適用できる 適用範囲の広い電子部品パッケージを得ることができる。
【図面の簡単な説明】
【図1】本考案の実施例の斜視図である。
【図2】図1の平面図である。
【図3】従来のPGAの斜視図である。
【図4】図3の平面図である。
【図5】従来の他のPGAの斜視図である。
【図6】図5の平面図および側面図である。
【符号の説明】
1 ベース基板 8,9 端子ピン

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 チップが搭載されるベース基板の一方の
    面に多数の端子ピンを立設してなる電子部品パッケージ
    において、 前記端子ピンの一部を他の端子ピンと径の異なる端子ピ
    ンで構成したことを特徴とする電子部品パッケージ。
JP068483U 1993-12-22 1993-12-22 電子部品パッケージ Pending JPH0742145U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP068483U JPH0742145U (ja) 1993-12-22 1993-12-22 電子部品パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP068483U JPH0742145U (ja) 1993-12-22 1993-12-22 電子部品パッケージ

Publications (1)

Publication Number Publication Date
JPH0742145U true JPH0742145U (ja) 1995-07-21

Family

ID=13374983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP068483U Pending JPH0742145U (ja) 1993-12-22 1993-12-22 電子部品パッケージ

Country Status (1)

Country Link
JP (1) JPH0742145U (ja)

Similar Documents

Publication Publication Date Title
JPS63239832A (ja) Icチップ用パッケージおよびその製造方法
JP2002184933A (ja) 半導体装置
KR970067801A (ko) 반도체 장치 및 그 제조방법
JPH0637248A (ja) 積み重ね半導体マルチチップモジュールおよびその製造方法
KR100389225B1 (ko) 반도체 장치
JPH02244711A (ja) 半導体パッケージ
JP3262532B2 (ja) 応力緩和型電子部品、応力緩和型配線基板および応力緩和型電子部品実装体
KR20010070229A (ko) 얇은 프로파일의 상호 연결 구조
KR20000016695A (ko) 스택형 반도체 디바이스 패키지
JP4020795B2 (ja) 半導体装置
CN114464585B (zh) 一种半导体基板、半导体器件、集成电路系统和电子设备
JP3166490B2 (ja) Bga型半導体装置
JPH0742145U (ja) 電子部品パッケージ
KR20000071442A (ko) 반도체 모듈
JP2004214460A (ja) 半導体装置
US6747352B1 (en) Integrated circuit having multiple power/ground connections to a single external terminal
CN114334890A (zh) 利用封装加强件将线缆组件附接到集成电路的装置、系统和方法
JP2713254B2 (ja) 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法
KR200311472Y1 (ko) 반도체 패키지 테스트용 기판 커넥터
JP2796394B2 (ja) 入出力用ピンの補修接続法
JP2827071B2 (ja) 半導体集積回路装置のコネクタ端子及びそれを用いた半導体集積回路装置の製造方法
JP3087721B2 (ja) メモリモジュール
JPS6365660A (ja) 半導体集積回路装置
JP3260422B2 (ja) Icパッケージ
JPH1174302A (ja) 樹脂封止型半導体装置