KR20000071442A - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR20000071442A
KR20000071442A KR1020000012954A KR20000012954A KR20000071442A KR 20000071442 A KR20000071442 A KR 20000071442A KR 1020000012954 A KR1020000012954 A KR 1020000012954A KR 20000012954 A KR20000012954 A KR 20000012954A KR 20000071442 A KR20000071442 A KR 20000071442A
Authority
KR
South Korea
Prior art keywords
external connection
pad
connection terminal
conductive material
lead
Prior art date
Application number
KR1020000012954A
Other languages
English (en)
Other versions
KR100789306B1 (ko
Inventor
사카모토아키라
Original Assignee
사와무라 시코
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시코, 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 사와무라 시코
Publication of KR20000071442A publication Critical patent/KR20000071442A/ko
Application granted granted Critical
Publication of KR100789306B1 publication Critical patent/KR100789306B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은, 크랙의 발생에 의한 리드와 패드 사이의 비도통을 방지하는 반도체 모듈을 제공하는 것을 목적으로 한다. 반도체 모듈은, 도전성 패턴이 설치된 프린트 배선기판(601), 예컨데, 유리 에폭시 수지 기판, 세라믹 기판 등과, 집적회로가 형성된 칩 및, 이 집적회로와 전기적으로 접속된 제 1 외부 접속단자로서의 리드(602)로 이루어지는 반도체 패키지와, 프린트 배선기판(601)에 형성된 제 2 외부 접속단자로서의 패드(603)와, 리드(602)와 패드(6O3)를 전기적으로 접속하기 위한 도전성 물질(604), 예컨데, 땝납, 도전성 수지, Ag 페이스트 등으로 구성된다. 여기에서, 패드(603)가, 리드(602)의 폭과 실질적으로 동일, 또는 그것 이하의 폭을 갖도록 형성하고, 이것에 의해, 도전성 물질(604)이, 패드(603)의 측면까지 덮도록 형성된 것이다.

Description

반도체 모듈{SEMICONDUCTOR MODULE}
본 발명은, 반도체 모듈의 구조, 특히 반도체장치가 탑재되는 프린트 배선기판에 설치되는 접합부의 패턴형상에 관한 것이다.
도 3은, 종래의 표면실장형 반도체장치 부품이 탑재된 모듈 제품의 하나인 메모리 모듈의 외형도이다.
반도체 소자를 내장한 표면실장형 반도체 패키지(예컨대, T-S0P(Thin-Sma11 0utline Package)(101)는, 메모리 모듈에 실장된다. 또한, 전기적 회로를 형성하기위해, 복수의 표면실장형 반도체 패키지(101)는, 프린트 배선기판(예컨데, 유리 에폭시 수지 기판, 세라믹 기판 등)(102) 상에 형성된다. 프린트 배선기판(1O2)은, 절연성 물질 상에 도전성 패턴을 설치한 구조를 가진다. 또한, 모듈 제품을 외부장치(예컨데, 퍼스널 컴퓨터 등)에 전기적으로 접속하기 위해, 복수의 외부단자(103)가, 프린트 배선기판(1O2) 상에 설치되어 있다.
도 4는, 도 3중의 메모리 모듈의 a-a선 절결 단면을 나타낸 도면이다.
표면실장형 반도체 패키지(1O1)는, 집적회로가 형성된 반도체 소자(201)와, 반도체 소자(201)의 전기적 신호를 외부에 전달하기 위한 리드(202)와, 반도체 소자(201)의 전기적 신호를 리드(202)에 전달하기 위한 금속 세선(예컨데, 금선, 알루미늄선 등)(203)과, 반도체 소자(2O1) 및 금속 세선(203)을 외력으로 부터 막기위한 밀봉수지(예컨데, 에폭시 수지, 실리콘 수지 등)(2O4)와, 도전성 패턴이 형성된 프린트 배선기판(예컨데, 유리 에폭시 기판, 세라믹 기판 등)(205)과, 프린트 배선기판(205) 상에 설치된 반도체 소자(2O1)의 전기적 신호를 외부에 전달하기 위한 패드(206)와, 리드(202)와 패드(2O6)를 전기적으로 접속하는 도전성 물질(예컨데, 땝납, 도전성 수지, Ag 페이스트 등)(207)로 구성된다. 상기한 것과 같이 구성된 표면실장형 반도체 패키지(101)가, 프린트 배선기판(2O5)의 표면 및 이면에 실장되어 있다.
도 5는, 도 3 중의 b부의 확대평면도이다. 프린트 배선기판(301) 상에 설치된 패드(302)는, 리드(3O4)의 폭보다 약간 큰 형상이었다.
도 6은 도 3 중의 메모리 모듈의 c-c선 절결 단면을 나타낸 도면이다.
표면실장형 반도체 패키지(101)의 리드(4O3)와, 프린트 배선기판(4O1)에 설치된 패드(4O2)와는, 도전성 물질(404)을 통해 전기적으로 접속되어 있다.
여기에서, 패드(4O2)는, 리드(4O3)보다 폭이 크게 설정되어 있다.
그렇지만, 전술한 종래의 반도체 모듈에서는, 패드와 리드를 전기적으로 접속하기 위한 도전성 물질에 있어서, 반도체 패키지와 프린트 배선기판 사이의 열팽창계수(일반적으로 반도체 패키지는, 5∼7ppm, 프린트 배선기판은 16ppm이다)의 차이에 의해, 도전성 물질 내에 응력이 가해지는 것인 크랙이 발생한다. 이에 따라, 패드와 리드 사이가 전기적으로 도통 불가능하다고 하는 문제가 생기고 있었다.
본 발명은, 상기한 문제를 해결하여, 크랙의 발생에 의한 리드와 패드 사이의 비도통을 방지하는 반도체 모듈을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시예의 반도체 모듈을 나타내는 단면도이다.
도 2는 본 발명의 제 2 실시예의 반도체 모듈을 나타내는 단면도이다.
도 3은 종래의 메모리 모듈의 외형도이다.
도 4는 도 3 중의 메모리 모듈의 a-a선 절결 단면을 나타낸 도면이다.
도 5는, 도 3 중의 b부의 확대 평면도이다.
도 6은 도 3 중의 메모리 모듈의 c-c선 절결 단면을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
601: 프린트 배선기판 602: 리드
603: 패드 604: 도전성 물질
상기 목적을 달성하기 위해, 본 발명의 반도체 모듈은, 집적회로가 형성된 칩과, 상기 집적회로와 전기적으로 접속된 제 1 외부 접속단자와, 제 2 외부 접속단자를 갖는 프린트 배선기판과, 상기 제 1 및 제 2 외부 접속단자끼리를 전기적으로 접속하는 도전성 물질을 갖고, 상기 도전성 물질이 상기 제 2 외부 접속단자의 측벽을 덮도록 형성되어 있는 것을 특징으로 한다.
(실시예)
도 1은, 본 발명의 제 1 실시예의 반도체 모듈을 나타내는 단면도이다. 반도체 모듈은, 도전성 패턴이 설치된 프린트 배선기판(601), 예컨데, 유리 에폭시 수지 기판, 세라믹 기판 등과, 집적회로가 형성된 칩 및, 이 집적회로와 전기적으로 접속된 제 1 외부 접속단자로서의 리드(602)로 이루어지는 반도체 패키지와, 프린트 배선기판(6O1)에 형성된 제 2 외부 접속단자로서의 패드(6O3)와, 리드(602)와 패드(6O3)를 전기적으로 접속하기 위한 도전성 물질(604), 예컨데, 땝납, 도전성 수지, Ag 페이스트 등으로 구성된다.
여기에서, 본 발명의 제 1 실시예의 특징은, 패드(603)가, 리드(6O2)의 폭과 실질적으로 동일, 또는 그것 이하의 폭을 갖도록 형성하고, 이것에 의해, 도전성 물질(6O4)이, 패드(6O3)의 측면까지 덮도록 형성된 것이다.
이상과 같이 제 1 실시예에 따르면, 패드(603)에 대한 도전성 물질(604)의 접합면적을 증가하는 것이 되고, 반도체 패키지와 프린트 배선기판(6O1)의 열팽창계수의 차이에 의한 도전성 물질(604)에 발생하는 크랙을 억제하는 것이 가능해진다.
도 2는, 본 발명의 제 2 실시예의 반도체 모듈을 나타내는 단면도이다. 반도체 모듈은, 도전성 패턴이 설치된 프린트 배선기판(9O1), 예컨데, 유리 에폭시 수지 기판, 세라믹 기판 등과, 집적회로가 형성된 칩 및, 이 집적회로와 전기적으로 접속된 제 1 외부 접속단자로서의 리드(902)로 이루어지는 반도체 패키지와, 프린트 배선기판(9O1)에 형성된 제 2 외부 접속단자로서의 패드(9O3)와, 리드(902)와 패드(903)를 전기적으로 접속하기 위한 도전성 물질(9O4), 예를 들면, 땝납, 도전성 수지, Ag 페이스트 등으로 구성된다.
여기에서, 본 발명의 제 2 실시예의 특징은, 패드(903)가, 리드(902)의 폭과 실질적으로 동일, 또는 그것 이하의 폭을 갖도록 형성하고, 또한 볼록 형상을 갖는다. 이것에 의해서, 도전성 물질(904)이, 패드(9O3)의 측면까지 덮어지고, 또한 패드(9O3)의 볼록 형상부의 측면까지 덮어진다. 또한, 볼록 형상부는, 에칭 또는 밀링 등으로 형성된다.
이상과 같이 제 2 실시예에 따르면, 제 1 실시예의 패드(9O3)에 대한 도전성 물질(904)의 접합면적을 증가하게 되어, 반도체 패키지와 프린트 배선기판(901)의 열팽창계수의 차이에 의한 도전성 물질(9O4)에 발생하는 크랙을 억제하는 것이 가능해진다.
전술한 각 실시예에서는, 표면실장형 반도체 패키지를 적용한 반도체장치를 예로 설명하였지만 표면실장형 반도체 패키지에 한하지 않고 BGA(Bal1 Grid Array)/CSP(Chip Size Package) 등의 패키지를 실장하는 반도체장치에도 사용할 수 있다.
본 발명의 반도체 모듈에 따르면, 패드가, 리드의 폭과 실질적으로 동일, 또는 그것 이하의 폭을 갖도록 형성하고, 이것에 의해서, 도전성 물질이, 패드의 측면까지 덮도록 형성된다. 따라서, 패드에 대한 도전성 물질의 접합면적을 증가하게 되어, 반도체 패키지와 프린트 배선기판의 열팽창계수의 차이에 의한 도전성 물질에 발생하는 크랙을 억제하는 것이 가능하게 된다.

Claims (12)

  1. 집적회로가 형성된 칩과,
    상기 집적회로와 전기적으로 접속된 제 1 외부 접속단자와,
    제 2 외부 접속단자를 갖는 프린트 배선기판과,
    상기 제 1 및 제 2 외부 접속단자끼리를 전기적으로 접속하는 도전성 물질을 갖고,
    상기 도전성 물질이 상기 제 2 외부 접속단자의 측벽을 덮도록 형성되어 있는 것을 특징으로 하는 반도체 모듈.
  2. 제 1항에 있어서,
    상기 제 1 외부 접속단자는, 리드로 이루어진 것을 특징으로 하는 반도체 모듈.
  3. 제 1항에 있어서,
    상기 제 2 외부 접속단자는, 패드로 이루어진 것을 특징으로 하는 반도체 모듈.
  4. 제 1항에 있어서,
    상기 도전성 물질은, 땝납으로 이루어진 것을 특징으로 하는 반도체 모듈.
  5. 제 1항에 있어서,
    상기 집적회로가 형성된 칩은, 전자부품, 반도체 소자, 또는 반절연성 소자로 이루어진 것을 특징으로 하는 반도체 모듈.
  6. 제 1항에 있어서,
    상기 제 2 외부 접속단자는, 볼록 형상을 갖는 것을 특징으로 하는 반도체 모듈.
  7. 집적회로가 형성된 칩과,
    상기 집적회로와 전기적으로 접속된 제 1 외부 접속단자와,
    제 2 외부 접속단자를 갖는 프린트 배선기판과,
    상기 제 1 및 제 2 외부 접속단자끼리를 전기적으로 접속하는 도전성 물질을 갖고,
    상기 제 2 외부 접속단자의 폭이 상기 제 1 외부 접속단자의 폭과 실질적으로 동일하게나 좁은 것을 특징으로 하는 반도체 모듈.
  8. 제 7항에 있어서,
    상기 제 1 외부 접속단자는, 리드로 이루어진 것을 특징으로 하는 반도체 모듈.
  9. 제 7항에 있어서,
    상기 제 2 외부 접속단자는, 패드로 이루어진 것을 특징으로 하는 반도체 모듈.
  10. 제 7항에 있어서,
    상기 도전성 물질은, 땝납으로 이루어진 것을 특징으로 하는 반도체 모듈.
  11. 제 7항에 있어서,
    상기 집적회로가 형성된 칩은, 전자부품, 반도체 소자, 또는 반절연성 소자로 이루어진 것을 특징으로 하는 반도체 모듈.
  12. 제 7항에 있어서,
    상기 제 2 외부 접속단자는, 볼록 형상을 갖는 것을 특징으로 하는 반도체 모듈.
KR1020000012954A 1999-04-02 2000-03-15 반도체 모듈 KR100789306B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09641499A JP3209977B2 (ja) 1999-04-02 1999-04-02 半導体モジュ−ル
JP11-096414 1999-04-02

Publications (2)

Publication Number Publication Date
KR20000071442A true KR20000071442A (ko) 2000-11-25
KR100789306B1 KR100789306B1 (ko) 2007-12-28

Family

ID=14164323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000012954A KR100789306B1 (ko) 1999-04-02 2000-03-15 반도체 모듈

Country Status (4)

Country Link
US (1) US6498308B2 (ko)
JP (1) JP3209977B2 (ko)
KR (1) KR100789306B1 (ko)
TW (1) TW507502B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148494B1 (ko) 2009-05-07 2012-05-21 삼성전기주식회사 접속금속층을 갖는 반도체 장치 및 그 제조방법
KR20110058061A (ko) * 2009-11-25 2011-06-01 삼성전기주식회사 다이 실장기판 및 그 제조방법
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP2016143805A (ja) * 2015-02-03 2016-08-08 ファナック株式会社 フローはんだ付け表面実装部品の実装不良を抑制するプリント配線板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4657172A (en) * 1985-10-31 1987-04-14 American Microsystems, Inc. Apparatus and method of solder coating integrated circuit leads
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
JPH04291987A (ja) 1991-03-20 1992-10-16 Fujitsu Ltd 表面実装部品の実装構造
JPH0669636A (ja) * 1992-08-17 1994-03-11 Minebea Co Ltd 部品装着構造と部品装着方法
JP3246010B2 (ja) 1992-11-06 2002-01-15 ソニー株式会社 フリップチップ実装用基板の電極構造
US5328087A (en) * 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
US5383094A (en) * 1993-10-28 1995-01-17 Dell Usa, L.P. Connection lead stucture for surface mountable printed circuit board components
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
JPH08162736A (ja) 1994-12-02 1996-06-21 Oki Electric Ind Co Ltd 電子部品の改修装置及びその半田付治具
US5796591A (en) * 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
JPH0985489A (ja) * 1995-09-20 1997-03-31 Sony Corp はんだ及びはんだ付け法
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5920464A (en) * 1997-09-22 1999-07-06 Trw Inc. Reworkable microelectronic multi-chip module
US6315856B1 (en) * 1998-03-19 2001-11-13 Kabushiki Kaisha Toshiba Method of mounting electronic component
JP2003081672A (ja) * 2001-09-07 2003-03-19 Sekisui Chem Co Ltd 無機質硬化体、無機質壁材

Also Published As

Publication number Publication date
US6498308B2 (en) 2002-12-24
TW507502B (en) 2002-10-21
US20020097566A1 (en) 2002-07-25
JP2000294892A (ja) 2000-10-20
KR100789306B1 (ko) 2007-12-28
JP3209977B2 (ja) 2001-09-17

Similar Documents

Publication Publication Date Title
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US5705851A (en) Thermal ball lead integrated package
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
JP2001313363A (ja) 樹脂封止型半導体装置
US6130478A (en) Polymer stud grid array for microwave circuit arrangements
US6278177B1 (en) Substrateless chip scale package and method of making same
US11854947B2 (en) Integrated circuit chip with a vertical connector
KR100789306B1 (ko) 반도체 모듈
KR20050021905A (ko) 반도체 장치용 패키지
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR100248035B1 (ko) 반도체 패키지
US5719748A (en) Semiconductor package with a bridge for chip area connection
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100379083B1 (ko) 리드온칩에어리어어레이범프드반도체패키지
US20050127526A1 (en) Semi conductor device
KR100342812B1 (ko) 접지선및전원선을구비한에어리어어레이범프드반도체패키지
KR100388291B1 (ko) 반도체패키지 구조
KR100342811B1 (ko) 복수개의칩이내장된에어리어어레이범프드반도체패키지
KR100505357B1 (ko) 반도체 패키지
KR20010009995A (ko) 요홈이 구비된 기판을 포함하는 반도체 패키지
JPH04216653A (ja) 半導体集積回路用パッケージおよびその実装方法
KR100369501B1 (ko) 반도체패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR100525452B1 (ko) 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판
KR20020031881A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 12