JP2796394B2 - 入出力用ピンの補修接続法 - Google Patents
入出力用ピンの補修接続法Info
- Publication number
- JP2796394B2 JP2796394B2 JP2006111A JP611190A JP2796394B2 JP 2796394 B2 JP2796394 B2 JP 2796394B2 JP 2006111 A JP2006111 A JP 2006111A JP 611190 A JP611190 A JP 611190A JP 2796394 B2 JP2796394 B2 JP 2796394B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- pin
- repair
- output pin
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体パツケージ、具体的にはLSIチツプを
高密度に集積したモジユールのためのパツケージ実装に
好適な半導体パツケージの入出力用ピンの補修接続法に
関する。
高密度に集積したモジユールのためのパツケージ実装に
好適な半導体パツケージの入出力用ピンの補修接続法に
関する。
半導体デバイスの製造技術における微小化と単一装置
上の素子数の増加という傾向に伴つて、これらのデバイ
ス間の信号接続、及び、供給電源などの外部信号の接続
についても微小化される。このため信号接続の短小化，
信頼性向上と同時に不良素子交換の容易な入出力用ピン
による接続構造の半導体パツケージを提供する必要性が
ある。
上の素子数の増加という傾向に伴つて、これらのデバイ
ス間の信号接続、及び、供給電源などの外部信号の接続
についても微小化される。このため信号接続の短小化，
信頼性向上と同時に不良素子交換の容易な入出力用ピン
による接続構造の半導体パツケージを提供する必要性が
ある。
例えば、特公昭58−73139号公報に示される高密度半
導体装置では、半導体装置の基板に取付けられた外部リ
ードの入出力ピンとプリント基板のスルーホールに固定
されたポストが、各々、双方向コネクタの上，下のソケ
ツトに挿入されて、半導体装置の外部リードとプリント
基板との電気的接続が図られている。
導体装置では、半導体装置の基板に取付けられた外部リ
ードの入出力ピンとプリント基板のスルーホールに固定
されたポストが、各々、双方向コネクタの上，下のソケ
ツトに挿入されて、半導体装置の外部リードとプリント
基板との電気的接続が図られている。
半導体装置の外部リードとして多数の入出力ピンによ
るピングリツドアレイ構造は、プリント基板への容易で
確実な装着を可能にしているが、この多数の入出力ピン
が一本でも脱落、あるいは、曲がりが生じた時、装着は
不可能となる。
るピングリツドアレイ構造は、プリント基板への容易で
確実な装着を可能にしているが、この多数の入出力ピン
が一本でも脱落、あるいは、曲がりが生じた時、装着は
不可能となる。
上記従来技術に見られるように、チツプ間の信号接続
や外部との信号接続に入出力ピン接続を行つて実装距離
の微小化が求められる。しかし、チツプレベルの高集積
化とともに多数のチツプを単一基板に搭載するモジユー
ルレベルでの高密度化の傾向があり、当然のことなが
ら、入出力ピンの数は膨大となり、製造過程等で生じる
入出力ピンの曲がり、基板パツドからの脱落等入出力ピ
ンの破損は皆無とは言い難い。この点、従来技術におけ
る半導体装置の入出力ピンである外部リードについて
も、入出力ピンの補修手段が必要とされる。
や外部との信号接続に入出力ピン接続を行つて実装距離
の微小化が求められる。しかし、チツプレベルの高集積
化とともに多数のチツプを単一基板に搭載するモジユー
ルレベルでの高密度化の傾向があり、当然のことなが
ら、入出力ピンの数は膨大となり、製造過程等で生じる
入出力ピンの曲がり、基板パツドからの脱落等入出力ピ
ンの破損は皆無とは言い難い。この点、従来技術におけ
る半導体装置の入出力ピンである外部リードについて
も、入出力ピンの補修手段が必要とされる。
本発明の目的は、多数の入出力ピンを効率的に接続す
ることができ、入出力ピンの曲がり，脱落等の破損に対
して、破損入出力ピンの修復を可能にし、ピングリツド
アレイを成立させる入出力用ピンの補修接続法を提供す
ることにある。
ることができ、入出力ピンの曲がり，脱落等の破損に対
して、破損入出力ピンの修復を可能にし、ピングリツド
アレイを成立させる入出力用ピンの補修接続法を提供す
ることにある。
上記目的を達成するために本願発明は、配線基板の一
主面に半導体チップが搭載され、前記配線基板の前記一
主面とは反対側の面に外部接続用の金属パッドが形成さ
れ、前記金属パットに入出力ピンが取付けられたピング
リッドアレイ構造の半導体装置の入出力ピンの補修接続
法であって、入出力ピンが脱落した場合に、前記脱落し
た入出力ピン周辺の脱落していない入出力ピンに電気絶
縁性の弾性部材を取付け、前記弾性部材に補修用入力ピ
ンを固定し、前記弾性部材の弾性により前記脱落した入
出力ピンが固定されていたパッド位置の配線層メタライ
ズ部に前記補修用入力ピンを押圧して電気的に接続した
ものである。
主面に半導体チップが搭載され、前記配線基板の前記一
主面とは反対側の面に外部接続用の金属パッドが形成さ
れ、前記金属パットに入出力ピンが取付けられたピング
リッドアレイ構造の半導体装置の入出力ピンの補修接続
法であって、入出力ピンが脱落した場合に、前記脱落し
た入出力ピン周辺の脱落していない入出力ピンに電気絶
縁性の弾性部材を取付け、前記弾性部材に補修用入力ピ
ンを固定し、前記弾性部材の弾性により前記脱落した入
出力ピンが固定されていたパッド位置の配線層メタライ
ズ部に前記補修用入力ピンを押圧して電気的に接続した
ものである。
多数の半導体チツプを搭載した配線基板表面には金属
パツドがあり、入出力ピンはこのパツドにろう付けされ
る。補修が必要とされる入出力ピンの破損形態は、ピン
グリツドのアライメントをずらすピンの曲がり，ピンの
脱落が考えられる。この時、金属パツドも使用に耐えな
くなることから、元のパツド位置でのはんだ付けによる
ピン修復は困難となる。
パツドがあり、入出力ピンはこのパツドにろう付けされ
る。補修が必要とされる入出力ピンの破損形態は、ピン
グリツドのアライメントをずらすピンの曲がり，ピンの
脱落が考えられる。この時、金属パツドも使用に耐えな
くなることから、元のパツド位置でのはんだ付けによる
ピン修復は困難となる。
従つて、補修ピンをあらかじめろう付けした電気絶縁
性の支持体の弾性変形を利用して補修ピンは、元のパツ
ド位置の配線層メタライズ部に、直接、押し付け接続さ
れる。補修ピンの支持板は、補修ピン位置近傍の健全ピ
ンに固定出来る。または、補修ピンの支持板は、入出力
ピンが挿入接続されるコネクタ板によつて押圧固定する
ことも可能である。
性の支持体の弾性変形を利用して補修ピンは、元のパツ
ド位置の配線層メタライズ部に、直接、押し付け接続さ
れる。補修ピンの支持板は、補修ピン位置近傍の健全ピ
ンに固定出来る。または、補修ピンの支持板は、入出力
ピンが挿入接続されるコネクタ板によつて押圧固定する
ことも可能である。
ピンアレイの挿通孔とのマツチング、すなわち、位置
ずれが許容されない完全なアライメントが要求されるた
め、元のパツド位置に接続されて設けられた補修パツド
を利用することが出来る。すなわち、ワイヤとピン部か
らなるワイヤ付きピン型コンセントを用い、ワイヤの一
端を補修パツドにろう付けすることにより、ワイヤのフ
レキシビリテイで、ピンアライメントを保つピン挿通に
より接続を図ることが出来る。
ずれが許容されない完全なアライメントが要求されるた
め、元のパツド位置に接続されて設けられた補修パツド
を利用することが出来る。すなわち、ワイヤとピン部か
らなるワイヤ付きピン型コンセントを用い、ワイヤの一
端を補修パツドにろう付けすることにより、ワイヤのフ
レキシビリテイで、ピンアライメントを保つピン挿通に
より接続を図ることが出来る。
以下、本発明の実施例を図面により具体的に説明す
る。
る。
第１図ないし第３図は、本発明の一実施例の入出力用
ピンの補修接続法を示す構成図である。第１図は接続構
造の全体構成、第２図は、補修ピン近傍の詳細を示す斜
視図、第３図は、第２図のＩ−Ｉ部の断面図である。
ピンの補修接続法を示す構成図である。第１図は接続構
造の全体構成、第２図は、補修ピン近傍の詳細を示す斜
視図、第３図は、第２図のＩ−Ｉ部の断面図である。
一個あるいは複数個の半導体チツプが電気的に接続さ
れてセラミツクス配線基板２の上表面に搭載されてい
る。配線基板２の上部には、半導体チツプを封止する封
止キヤツプ１が設けられ、単一のモジユールが構成され
る。一方、半導体チツプを外部回路に接続するため、配
線基板２の表面層及び内層回路配線10を電気的に導通し
た金属パツド８が配線基板２の裏面に設けられ、金属パ
ツド８には入出力ピン７がろう接合8aされている。
れてセラミツクス配線基板２の上表面に搭載されてい
る。配線基板２の上部には、半導体チツプを封止する封
止キヤツプ１が設けられ、単一のモジユールが構成され
る。一方、半導体チツプを外部回路に接続するため、配
線基板２の表面層及び内層回路配線10を電気的に導通し
た金属パツド８が配線基板２の裏面に設けられ、金属パ
ツド８には入出力ピン７がろう接合8aされている。
他方、内層配線をもつプリント基板６において多数の
スルーホールを設け、コネクタピン5aを挿通しはんだ接
合され、コネクタ５が配置される。コネクタ５の開口部
に入出力ピン７が挿通，接触されることにより、モジユ
ール内部、あるいは、モジユール間の外部信号伝送が図
られる。
スルーホールを設け、コネクタピン5aを挿通しはんだ接
合され、コネクタ５が配置される。コネクタ５の開口部
に入出力ピン７が挿通，接触されることにより、モジユ
ール内部、あるいは、モジユール間の外部信号伝送が図
られる。
そして、第２図及び第３図を用いて、補修ピン４の接
続法について説明する。補修ピン４の位置の入出力ピン
の補修は以下のように行う。あらかじめ電気絶縁性の支
持板３にプリント基板６で実施されるのと同じ要領で、
スルーホールを設け、金属ランド部4bがメツキされ、こ
こに補修用の入出力ピン４が挿通され、はんだにより接
合固定されている。そして、電気絶縁性の支持板３は、
補修ピン４に隣接する入出力ピン7aに挿通され、補修ピ
ン４が内層配線10に押し付け、支持板３が弾性変形する
程度に押し付けた状態で、入出力ピン7aのろう付け部8a
に、はんだろう8bによりろう付けし、支持板３を入出力
ピン7aに固定する。はんだろう8bは元のろう材8aより融
点の低いろう材であつても良い。
続法について説明する。補修ピン４の位置の入出力ピン
の補修は以下のように行う。あらかじめ電気絶縁性の支
持板３にプリント基板６で実施されるのと同じ要領で、
スルーホールを設け、金属ランド部4bがメツキされ、こ
こに補修用の入出力ピン４が挿通され、はんだにより接
合固定されている。そして、電気絶縁性の支持板３は、
補修ピン４に隣接する入出力ピン7aに挿通され、補修ピ
ン４が内層配線10に押し付け、支持板３が弾性変形する
程度に押し付けた状態で、入出力ピン7aのろう付け部8a
に、はんだろう8bによりろう付けし、支持板３を入出力
ピン7aに固定する。はんだろう8bは元のろう材8aより融
点の低いろう材であつても良い。
第４図は、さらに他の実施例を示したもので、補修ピ
ンの取付け状態を示す断面図である。補修ピン４の電気
絶縁性の支持板３への取付け固定は前述の実施例と同様
に行う。そして、支持板３には、補修ピン４の近傍の入
出力ピン7aを挿通してなる位置決め用の孔が設けられて
いる。支持板３が入出力ピン7aを挿通して、補修ピン４
が内層配線10に位置決めされ、コネクタ５に、補修ピン
を含めすべての入出力ピンが挿入される。この時、入出
力ピン7aとコネクタ５のコンタクト９との接触圧によ
り、支持板３が固定され、補修ピン４の金属パツド、あ
るいは、内部配線部への押付け接続が図られる。
ンの取付け状態を示す断面図である。補修ピン４の電気
絶縁性の支持板３への取付け固定は前述の実施例と同様
に行う。そして、支持板３には、補修ピン４の近傍の入
出力ピン7aを挿通してなる位置決め用の孔が設けられて
いる。支持板３が入出力ピン7aを挿通して、補修ピン４
が内層配線10に位置決めされ、コネクタ５に、補修ピン
を含めすべての入出力ピンが挿入される。この時、入出
力ピン7aとコネクタ５のコンタクト９との接触圧によ
り、支持板３が固定され、補修ピン４の金属パツド、あ
るいは、内部配線部への押付け接続が図られる。
第５図は、さらに他の実施例を示したもので、補修ピ
ンの取付け状態を示す断面図である。あらかじめ、配線
基板２の裏面には、本来の金属パツド８と導通した補修
用パツド11が設けられている。一方、補修ピン４のヘツ
ド部にワイヤ4cが取付けられており、ワイヤ4cの他端
が、補修布線のルーテイングと同じ要領で、補修用パツ
ド11にボンデイング接合する。その後、コネクタ５のコ
ンタクト９に補修ピン４をワイヤ4cの伸長性を利用して
挿通し、他の入出力ピンをコネクタ５に挿入する。
ンの取付け状態を示す断面図である。あらかじめ、配線
基板２の裏面には、本来の金属パツド８と導通した補修
用パツド11が設けられている。一方、補修ピン４のヘツ
ド部にワイヤ4cが取付けられており、ワイヤ4cの他端
が、補修布線のルーテイングと同じ要領で、補修用パツ
ド11にボンデイング接合する。その後、コネクタ５のコ
ンタクト９に補修ピン４をワイヤ4cの伸長性を利用して
挿通し、他の入出力ピンをコネクタ５に挿入する。
第６図及び第７図は、各々、他の実施例を示す斜視図
である。
である。
第６図に示す実施例では、補修ピン４の支持部材が十
字形状をなし、補修ピン４に隣接する健全な入出力ピン
7aを用い、四本の入出力ピンに支持部材を係留して固定
する。
字形状をなし、補修ピン４に隣接する健全な入出力ピン
7aを用い、四本の入出力ピンに支持部材を係留して固定
する。
第７図に示す実施例では、補修ピン４の支持部材３の
固定を、隣接する二本の入出力ピンに係留して固定す
る。
固定を、隣接する二本の入出力ピンに係留して固定す
る。
本発明によれば、入出力ピンの曲がり，脱落等の破損
に対して、破損入出力ピンの修復を効率的に行うことが
出来、ピングリツドアレイが成立する。結果的に、ピン
付け作業性の向上が図られ、信号接続を極小化する入出
力ピン接続構造が得られ、高性能で、信頼度の高い半導
体パツケージを提供することが出来る。
に対して、破損入出力ピンの修復を効率的に行うことが
出来、ピングリツドアレイが成立する。結果的に、ピン
付け作業性の向上が図られ、信号接続を極小化する入出
力ピン接続構造が得られ、高性能で、信頼度の高い半導
体パツケージを提供することが出来る。
第１図は本発明の一実施例の接続構造の斜視図、第２図
は、補修ピン近傍の詳細を示す斜視図、第３図は、第２
図のＩ−Ｉ矢視断面図、第４図は、他の補修接続法の実
施例を示す断面図、第５図は、本発明のさらに他の実施
例に係る断面図、第６図及び第７図は、各々、本発明の
さらに他の実施例を示す要部斜視図である。 １……封止キヤツプ、２……配線基板、３……補修ピン
固定部材、４……補修ピン、５……コネクタ、６……プ
リント基板、７……入出力ピン、８……金属パツド、９
……コネクタコンタクト、10……内層配線、11……補修
用パツド。
は、補修ピン近傍の詳細を示す斜視図、第３図は、第２
図のＩ−Ｉ矢視断面図、第４図は、他の補修接続法の実
施例を示す断面図、第５図は、本発明のさらに他の実施
例に係る断面図、第６図及び第７図は、各々、本発明の
さらに他の実施例を示す要部斜視図である。 １……封止キヤツプ、２……配線基板、３……補修ピン
固定部材、４……補修ピン、５……コネクタ、６……プ
リント基板、７……入出力ピン、８……金属パツド、９
……コネクタコンタクト、10……内層配線、11……補修
用パツド。
フロントページの続き (72)発明者 坂本 達事 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (72)発明者 小林 二三幸 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (56)参考文献 特開 平１−211878（ＪＰ，Ａ) 特開 平３−46780（ＪＰ，Ａ) 実開 昭62−26048（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50
Claims (1)
- 【請求項１】配線基板の一主面に半導体チップが搭載さ
れ、 前記配線基板の前記一主面とは反対側の面に外部接続用
の金属パッドが形成され、 前記金属パットに入出力ピンが取付けられたピングリッ
ドアレイ構造の半導体装置の入出力ピンの補修接続法で
あって、 入出力ピンが脱落した場合に、前記脱落した入出力ピン
周辺の脱落していない入出力ピンに電気絶縁性の弾性部
材を取付け、前記弾性部材に補修用入力ピンを固定し、
前記弾性部材の弾性により前記脱落した入出力ピンが固
定されていたパッド位置の配線層メタライズ部に前記補
修用入力ピンを押圧して電気的に接続することを特徴と
する入出力ピンの補修接続法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006111A JP2796394B2 (ja) | 1990-01-17 | 1990-01-17 | 入出力用ピンの補修接続法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006111A JP2796394B2 (ja) | 1990-01-17 | 1990-01-17 | 入出力用ピンの補修接続法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03211760A JPH03211760A (ja) | 1991-09-17 |
| JP2796394B2 true JP2796394B2 (ja) | 1998-09-10 |
Family
ID=11629394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006111A Expired - Fee Related JP2796394B2 (ja) | 1990-01-17 | 1990-01-17 | 入出力用ピンの補修接続法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2796394B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658672B2 (ja) * | 1991-10-11 | 1997-09-30 | 日本電気株式会社 | Ｉ／ｏピンの修理構造および修理方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226048U (ja) * | 1985-07-31 | 1987-02-17 | ||
| JPH01211878A (ja) * | 1988-02-19 | 1989-08-25 | Fujitsu Ltd | Ｉ／ｏピンの修復方法 |
| JPH0766851B2 (ja) * | 1989-07-12 | 1995-07-19 | 富士通株式会社 | Ｉ／ｏピンの修復方法 |
-
1990
- 1990-01-17 JP JP2006111A patent/JP2796394B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03211760A (ja) | 1991-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343366A (en) | Packages for stacked integrated circuit chip cubes | |
| KR100223727B1 (ko) | 반도체 장치 | |
| KR100426825B1 (ko) | 반도체 장치 | |
| EP0117111B1 (en) | Semiconductor device assembly | |
| US5561594A (en) | Circuit connection in an electrical assembly | |
| JP4308608B2 (ja) | 半導体装置 | |
| US6329708B1 (en) | Micro ball grid array semiconductor device and semiconductor module | |
| US6992395B2 (en) | Semiconductor device and semiconductor module having external electrodes on an outer periphery | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| JP3309099B2 (ja) | 回路基板と表面実装型ｌｓｉとの接続方法 | |
| JP2796394B2 (ja) | 入出力用ピンの補修接続法 | |
| KR19980068343A (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| US6747352B1 (en) | Integrated circuit having multiple power/ground connections to a single external terminal | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JP3033662B2 (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| KR19980070133A (ko) | 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법 | |
| JP2000357757A (ja) | 半導体装置および電子回路装置 | |
| JP3194034B2 (ja) | 電子部品用パッケージ | |
| JP4512407B2 (ja) | 半導体装置の動作テスト方法 | |
| JP2885285B1 (ja) | 集積回路パッケージ | |
| KR20000040734A (ko) | 적층형 마이크로 비지에이 패키지 | |
| TW406456B (en) | The BGA slot for loading pin grid array semiconductor device | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| KR19980016775A (ko) | 클립 리드(clip lead)가 체결된 칩 스케일 패키지 | |
| JP2000223618A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |