JPH0740648B2 - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPH0740648B2 JPH0740648B2 JP60048645A JP4864585A JPH0740648B2 JP H0740648 B2 JPH0740648 B2 JP H0740648B2 JP 60048645 A JP60048645 A JP 60048645A JP 4864585 A JP4864585 A JP 4864585A JP H0740648 B2 JPH0740648 B2 JP H0740648B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- hybrid circuit
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
- Superheterodyne Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は90度ハイブリッド回路と、周波数変換器とでイ
メージリジェクション型ミキサを構成し、高周波帯域に
おいて良好な特性が得られる周波数変換回路としてい
る。
メージリジェクション型ミキサを構成し、高周波帯域に
おいて良好な特性が得られる周波数変換回路としてい
る。
［産業上の利用分野］ 本発明はマイクロ波帯でも良い特性で動作できるような
イメージリジェクション型周波数変換回路に関する。
イメージリジェクション型周波数変換回路に関する。
高周波帯受信機、特に衛星放送直接受信機における受信
周波数変換回路としては、イメージリジェクション・ミ
キサが有効である。また装置の構成としては小型・低消
費電力のためモノリシックIC化することが意図されてい
る。
周波数変換回路としては、イメージリジェクション・ミ
キサが有効である。また装置の構成としては小型・低消
費電力のためモノリシックIC化することが意図されてい
る。
［従来の技術］ 第６図Ａは従来の衛星放送直接受信機の入力段（フロン
トエンド）の構成を示す図で、第６図Ｂは第６図Ａを改
善した構成を示している。第６図Ａにおいてアンテナ入
力端子１からの信号は低雑音増幅器２（LNA）と帯域通
過フィルタ３（BPF）を介してミキサ４（MIX）に達す
る。ミキサ４（MIX）には局部発振器５（LOC）からの信
号も印加されているため、アンテナからの信号周波数と
の差周波数（中間周波数）が得られる。次に中間周波数
増幅器６（IFA）により前記中間周波数信号を増幅し中
間周波数信号端子７を介して、放送受信機チューナに印
加する。第６図Ａの構成はIC化が望まれているが、帯域
通過フィルタ３（BPF）が存在するため全体をワンチッ
プとすることはできず、低雑音増幅器２のチップC1、ミ
キサ４以降のチップC2とに別々となるため、小型化がで
きない。帯域通過フィルタ３を作用する目的はイメージ
妨害を避けることと、低雑音増幅器２のイメージ帯域雑
音の影響を避けるためである。したがってワンチップIC
化を意図して、帯域通過フィルタ３を低雑音増幅器２の
前段に移し、第６図Ｂの構成とすることが考えられ、ワ
ンチップIC化は達成できた。
トエンド）の構成を示す図で、第６図Ｂは第６図Ａを改
善した構成を示している。第６図Ａにおいてアンテナ入
力端子１からの信号は低雑音増幅器２（LNA）と帯域通
過フィルタ３（BPF）を介してミキサ４（MIX）に達す
る。ミキサ４（MIX）には局部発振器５（LOC）からの信
号も印加されているため、アンテナからの信号周波数と
の差周波数（中間周波数）が得られる。次に中間周波数
増幅器６（IFA）により前記中間周波数信号を増幅し中
間周波数信号端子７を介して、放送受信機チューナに印
加する。第６図Ａの構成はIC化が望まれているが、帯域
通過フィルタ３（BPF）が存在するため全体をワンチッ
プとすることはできず、低雑音増幅器２のチップC1、ミ
キサ４以降のチップC2とに別々となるため、小型化がで
きない。帯域通過フィルタ３を作用する目的はイメージ
妨害を避けることと、低雑音増幅器２のイメージ帯域雑
音の影響を避けるためである。したがってワンチップIC
化を意図して、帯域通過フィルタ３を低雑音増幅器２の
前段に移し、第６図Ｂの構成とすることが考えられ、ワ
ンチップIC化は達成できた。
［発明が解決しようとする問題点］ しかし第６図Ｂの構成によっては、雑音の影響に関する
前述の理由のため、雑音指数が却って劣化する欠点が生
じた。
前述の理由のため、雑音指数が却って劣化する欠点が生
じた。
そのため、本発明の目的は第６図Ｂの構成を基本とし、
ワンチップ化できるようなイメージリジェクション型周
波数変換回路を提供することにある。
ワンチップ化できるようなイメージリジェクション型周
波数変換回路を提供することにある。
［問題点を解決するための手段］ 本発明における基本構成は、第１図に示すように受信周
波数または局部発振周波数の信号帯における第１の90度
ハイブリッド回路12と中間周波数帯における第２のバイ
ブリッド回路18とを、２個の周波数変換器13,14を挟ん
で接続し、第２のハイブリッド回路18はデュアルゲート
FET15を使用して構成したことである。
波数または局部発振周波数の信号帯における第１の90度
ハイブリッド回路12と中間周波数帯における第２のバイ
ブリッド回路18とを、２個の周波数変換器13,14を挟ん
で接続し、第２のハイブリッド回路18はデュアルゲート
FET15を使用して構成したことである。
即ち第１図に示す本発明の基本構成図において、10はア
ンテナからの入力信号端子または局部発振器LOCからの
信号端子、11は局部発振器LOCからの信号端子またはア
ンテナからの入力信号端子、12は第１の90度ハイブリッ
ド回路、13は第１の周波数変換器、14は第２の周波数変
換器、15はデュアルゲートFET、16は中間周波数信号IF
端子を示す。なおデュアルゲートFET15については、直
流電圧印加回路の記載を省略しているため、ドレイン電
極21について交流信号の接続回路がない。電極22は第１
ゲート、23は第２ゲート、24はソースを示す。
ンテナからの入力信号端子または局部発振器LOCからの
信号端子、11は局部発振器LOCからの信号端子またはア
ンテナからの入力信号端子、12は第１の90度ハイブリッ
ド回路、13は第１の周波数変換器、14は第２の周波数変
換器、15はデュアルゲートFET、16は中間周波数信号IF
端子を示す。なおデュアルゲートFET15については、直
流電圧印加回路の記載を省略しているため、ドレイン電
極21について交流信号の接続回路がない。電極22は第１
ゲート、23は第２ゲート、24はソースを示す。
90度ハイブリッド回路12の出力信号は、端子10から印加
された信号HS1とHS2であり、それらは互いに90度の位相
を有する。
された信号HS1とHS2であり、それらは互いに90度の位相
を有する。
［作用］ デュアルゲートFET（15）のドレイン（21）・第２ゲー
ト（23）間には動作上、等価的にコンデンサを有してい
ると考えられ、第１ゲート（22）に信号を印加したと
き、前記ドレイン電極（21）と第２ゲート電極（23）信
号間に90度の信号位相差が生じる。
ト（23）間には動作上、等価的にコンデンサを有してい
ると考えられ、第１ゲート（22）に信号を印加したと
き、前記ドレイン電極（21）と第２ゲート電極（23）信
号間に90度の信号位相差が生じる。
そのため第２ゲート電極22から取り出した中間周波信号
は90度ハイブリッド回路12による位相推移を受ける以前
の信号と等価になる。そのため当初のハイブリッド回路
12の位相推移が相殺され、イメージリジェクション型の
周波数変換回路が得られる。即ち第１ゲート電極（22）
に印加された中間周波数信号（矢印Ａ）は第２ゲート電
極（23）から取り出され（矢印Ｂ）、第１の周波数変換
器（13）の出力信号（矢印Ｃ）と合成される。
は90度ハイブリッド回路12による位相推移を受ける以前
の信号と等価になる。そのため当初のハイブリッド回路
12の位相推移が相殺され、イメージリジェクション型の
周波数変換回路が得られる。即ち第１ゲート電極（22）
に印加された中間周波数信号（矢印Ａ）は第２ゲート電
極（23）から取り出され（矢印Ｂ）、第１の周波数変換
器（13）の出力信号（矢印Ｃ）と合成される。
［実施例］ 第２図は本発明の第１実施例の構成を示す図で、第１図
と同一符号は同様のものを示す。また直流電圧回路は省
略されている。17は第２のデュアルゲートFETを示し、9
0度ハイブリッド回路の動作を行う。13,14は単一のダイ
オードで周知の周波数変換器の動作を行う。端子16に中
間周波数信号が得られる。デュアルゲートFET（15）に
ついてその第１ゲート電極（22）に、第２の周波数変換
器（14）からの中間周波数信号（矢印Ａ）が印加され
る。また第２ゲート電極（23）からの信号（矢印Ｂ）は
第１の周波数変換器（13）からの中間周波数信号（矢印
Ｃ）と合成される。
と同一符号は同様のものを示す。また直流電圧回路は省
略されている。17は第２のデュアルゲートFETを示し、9
0度ハイブリッド回路の動作を行う。13,14は単一のダイ
オードで周知の周波数変換器の動作を行う。端子16に中
間周波数信号が得られる。デュアルゲートFET（15）に
ついてその第１ゲート電極（22）に、第２の周波数変換
器（14）からの中間周波数信号（矢印Ａ）が印加され
る。また第２ゲート電極（23）からの信号（矢印Ｂ）は
第１の周波数変換器（13）からの中間周波数信号（矢印
Ｃ）と合成される。
第３図は本発明の第２実施例の構成を示す図で、第２図
と同一符号は同様のものを示す。直流電圧回路は省略さ
れている。31〜36はそれぞれデュアルゲートFETを示
す。EFT31,32はそれぞれ周波数変換器の動作を行い、FE
T33,34はそれぞれ90度ハイブリッド回路として動作す
る。FET35,36はそれぞれ電力合成用として動作する。周
波数変換動作の後電力合成されて、端子16に中間周波数
信号が得られる。
と同一符号は同様のものを示す。直流電圧回路は省略さ
れている。31〜36はそれぞれデュアルゲートFETを示
す。EFT31,32はそれぞれ周波数変換器の動作を行い、FE
T33,34はそれぞれ90度ハイブリッド回路として動作す
る。FET35,36はそれぞれ電力合成用として動作する。周
波数変換動作の後電力合成されて、端子16に中間周波数
信号が得られる。
第４図は本発明の第３実施例の構成を示す図で、第２図
と同一符号は同様のものを示す。また直流電圧回路は省
略されている。41,42は信号伝送線路であり、その長さ
は端子10に印加される信号波長λに関しλ/4の差があ
る。したがって端子10からダイオード13,14に到来する
信号に90度の位相差がある。衛星放送直接受信用の受信
機の場合、伝送線路41,42はその長さが15〜30mm程度と
なるから、伝送線路を使用する移相器を使用しても、装
置が特別に大型化しない。
と同一符号は同様のものを示す。また直流電圧回路は省
略されている。41,42は信号伝送線路であり、その長さ
は端子10に印加される信号波長λに関しλ/4の差があ
る。したがって端子10からダイオード13,14に到来する
信号に90度の位相差がある。衛星放送直接受信用の受信
機の場合、伝送線路41,42はその長さが15〜30mm程度と
なるから、伝送線路を使用する移相器を使用しても、装
置が特別に大型化しない。
第５図はデュアルゲートFETにおける位相特性の例を示
す図である。ドレイン電極と第２ゲート電極間では、50
〜1300MHzの帯域で実測すると78度乃至92度の位相差で
あった。したがって高周波帯域において、FETをハイブ
リッド回路として使用することが適当である。
す図である。ドレイン電極と第２ゲート電極間では、50
〜1300MHzの帯域で実測すると78度乃至92度の位相差で
あった。したがって高周波帯域において、FETをハイブ
リッド回路として使用することが適当である。
［発明の効果］ このようにして本発明によると、デュアルゲートFETを
主要構成要素としたモノリシックICに適するイメージリ
ジェクション型の周波数変換回路が得られるので、衛星
放送直接受信機のように雑音指数の小さいことが要求さ
れる装置に適用して都合が良い。
主要構成要素としたモノリシックICに適するイメージリ
ジェクション型の周波数変換回路が得られるので、衛星
放送直接受信機のように雑音指数の小さいことが要求さ
れる装置に適用して都合が良い。
第１図は本発明の基本構成図、 第２図は本発明の第１実施例の構成を示す図、 第３図は本発明の第２実施例の構成を示す図、 第４図は本発明の第３実施例の構成を示す図、 第５図はデュアルゲートFETにおける位相特性の例を示
す図、 第６図は従来の衛星放送直接受信機の入力段の構成を示
す図である。 １……アンテナ入力端子 ２……低雑音増幅器LNA ３……帯域通過フィルタBPF ４……ミキサMIX ５……局部発振器LOC ６……中間周波数増幅器IFA 7,16……中間周波数信号端子 10,11……信号端子 12,18……90度ハイブリッド回路 13,14……周波数変換器 15,17……デュアルゲートFET 21……ドレイン電極 23……第２ゲート電極 31〜36……デュアルゲートFET 41,42……伝送線路
す図、 第６図は従来の衛星放送直接受信機の入力段の構成を示
す図である。 １……アンテナ入力端子 ２……低雑音増幅器LNA ３……帯域通過フィルタBPF ４……ミキサMIX ５……局部発振器LOC ６……中間周波数増幅器IFA 7,16……中間周波数信号端子 10,11……信号端子 12,18……90度ハイブリッド回路 13,14……周波数変換器 15,17……デュアルゲートFET 21……ドレイン電極 23……第２ゲート電極 31〜36……デュアルゲートFET 41,42……伝送線路
Claims (3)
- 【請求項１】受信周波数信号または局部発振周波数信号
の何れか一方を互いに90度の位相差を有する第１信号と
第２信号として出力する第１の90度ハイブリッド回路
（12）と、 前記受信または局部発振周波数の他方と前記第１の90度
ハイブリッド回路の第１出力信号とを入力し、それらの
差または和の周波数の信号を出力する第１の周波数変換
器（13）と、 前記周波数の他方と前記第１の90度バイブリッド回路の
第２出力信号とを入力し、それらの差または和の周波数
の信号を出力する第２の周波数変換器（14）と、 第１のゲートに前記第１・第２の周波数変換器の何れか
一方の出力信号を入力し、第２のゲートから信号を出力
するデュアルゲートFET（15）使用の第２のハイブリッ
ド回路（18）と、 前記第１・第２の周波数変換器の他方からの出力信号と
前記第２のハイブリッド回路の出力とを合成して出力す
る信号出力端子（16）と、 で構成することを特徴とする周波数変換回路。 - 【請求項２】第１の90度ハイブリッド回路を、他のデュ
アルゲートFETにより構成したことを特徴とする特許請
求の範囲第１項記載の周波数変換回路。 - 【請求項３】第１の90度ハイブリッド回路を、二つの伝
送線路により構成したことを特徴とする特許請求の範囲
第１項記載の周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60048645A JPH0740648B2 (ja) | 1985-03-12 | 1985-03-12 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60048645A JPH0740648B2 (ja) | 1985-03-12 | 1985-03-12 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61208304A JPS61208304A (ja) | 1986-09-16 |
| JPH0740648B2 true JPH0740648B2 (ja) | 1995-05-01 |
Family
ID=12809096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60048645A Expired - Lifetime JPH0740648B2 (ja) | 1985-03-12 | 1985-03-12 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740648B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283936A (ja) * | 1993-01-26 | 1994-10-07 | Nec Corp | イメージリジェクションミキサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164328A (ja) * | 1982-03-03 | 1983-09-29 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体装置 |
-
1985
- 1985-03-12 JP JP60048645A patent/JPH0740648B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164328A (ja) * | 1982-03-03 | 1983-09-29 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61208304A (ja) | 1986-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3458586B2 (ja) | マイクロ波ミキサー回路とダウンコンバータ | |
| KR100306961B1 (ko) | 마이크로파 믹싱회로와 다운컨버터 | |
| JPH09232872A (ja) | 歪みのない、チョッパを用いた信号ミクサ | |
| US5732345A (en) | Quasi-double balanced dual-transformer dual FET mixer, which achieves better isolation by using a first and second diplexer, and a transmission line RF balun | |
| JP3227641B2 (ja) | ミキサ回路および周波数変換方法 | |
| JPH0767051B2 (ja) | マトリックス構造ミクサー | |
| JPH0740648B2 (ja) | 周波数変換回路 | |
| JP2563286B2 (ja) | 周波数混合回路 | |
| JP3680927B2 (ja) | 衛星放送受信用コンバータ | |
| JP3350639B2 (ja) | 周波数変換器 | |
| US6782247B2 (en) | CMOS frequency conversion using dual mixers for sideband suppression | |
| KR900001526B1 (ko) | 위성방송의 C대역 및 Ku대역겸용 저잡음주파수 변환장치 | |
| JP2996098B2 (ja) | 周波数混合器 | |
| JP2659573B2 (ja) | Ｉｃ化受信機 | |
| JPS61224506A (ja) | 電界効果トランジスタ回路 | |
| US20050140402A1 (en) | Frequency converter | |
| JP3476663B2 (ja) | 信号選択回路 | |
| JPH1013158A (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、２重平衡形ミクサ、受信装置、送信装置および位相同期発振器 | |
| KR910006473Y1 (ko) | 블럭 변환 방식의 다운콘버터 | |
| JPH1117456A (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器 | |
| JP2815520B2 (ja) | 共用チューナ | |
| US20090028224A1 (en) | Semiconductor device | |
| JPH0581081B2 (ja) | ||
| JP2003258661A (ja) | 衛星コンバーター | |
| JPS63138819A (ja) | テレビチユ−ナ− |