JP2659573B2 - Ｉｃ化受信機 - Google Patents
Ｉｃ化受信機Info
- Publication number
- JP2659573B2 JP2659573B2 JP63323290A JP32329088A JP2659573B2 JP 2659573 B2 JP2659573 B2 JP 2659573B2 JP 63323290 A JP63323290 A JP 63323290A JP 32329088 A JP32329088 A JP 32329088A JP 2659573 B2 JP2659573 B2 JP 2659573B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- chip
- terminal
- receiver
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、受信回路に係り、特にGaAs IC化に好適な
衛星放送受信回路に関する。
衛星放送受信回路に関する。
従来のBSチューナ内の1GHzチューナ（2ndコンバー
タ）は、ナショナルテクニカルレポートVol 34,No.5 oc
t.1988のp54〜p61に示されているように、各回路部をデ
ィスクリートで構成していた。
タ）は、ナショナルテクニカルレポートVol 34,No.5 oc
t.1988のp54〜p61に示されているように、各回路部をデ
ィスクリートで構成していた。
上記従来技術は、各回路部をディスクリートで構成し
ていたため、局部信号漏洩特性、３次歪特性が十分では
ないという問題があった。また、部品点数が多く、回路
が複雑になるという問題があった。
ていたため、局部信号漏洩特性、３次歪特性が十分では
ないという問題があった。また、部品点数が多く、回路
が複雑になるという問題があった。
本発明の目的は、３次歪特性、高周波特性にすぐれた
GaAs MESFETで1GHzチューナ回路をIC化し、上記問題を
解決することにある。
GaAs MESFETで1GHzチューナ回路をIC化し、上記問題を
解決することにある。
上記目的は、1GHzチューナを、GaAs FETを用いIC化す
ることにより達成される。この際、ICはRF増幅用ICとMI
X用ICの２チップ構成とし、この２チップの間に、イメ
ージ抑圧用可変同調フィルタを挿入するものとした。こ
の構成により、イメージ抑圧度、歪特性、局部発振信号
漏洩特性に優れ、部品点数が少なく小形の1GHzチューナ
が得られる。また、欧州衛星放送に対応するため、1GHz
チューナの入力は２入力切り換えとし、中間周波フィル
タのSAWフィルタは２バンド切り換えとした。
ることにより達成される。この際、ICはRF増幅用ICとMI
X用ICの２チップ構成とし、この２チップの間に、イメ
ージ抑圧用可変同調フィルタを挿入するものとした。こ
の構成により、イメージ抑圧度、歪特性、局部発振信号
漏洩特性に優れ、部品点数が少なく小形の1GHzチューナ
が得られる。また、欧州衛星放送に対応するため、1GHz
チューナの入力は２入力切り換えとし、中間周波フィル
タのSAWフィルタは２バンド切り換えとした。
GaAs FETは、Siバイポーラに比べ混変調特性にすぐ
れ、また高周波特性にもすぐれている。従って、GaAs F
ETを用いたIC化をおこなうことにより上記特性にすぐれ
た受信回路が得られる。また、ICをRF用ICとMIX用ICの
２チップ構成とし、２つのIC間にイメージ抑圧用可変同
調フィルタを挿入することにより、イメージ抑圧度、局
発信号漏洩特性にすぐれた受信回路が得られる。
れ、また高周波特性にもすぐれている。従って、GaAs F
ETを用いたIC化をおこなうことにより上記特性にすぐれ
た受信回路が得られる。また、ICをRF用ICとMIX用ICの
２チップ構成とし、２つのIC間にイメージ抑圧用可変同
調フィルタを挿入することにより、イメージ抑圧度、局
発信号漏洩特性にすぐれた受信回路が得られる。
以下本発明の実施例を説明する。第１図に本発明第１
の実施例を示す。これは衛星放送受信機の中で1GHz帯の
第１中間周波信号（以上RF信号）より希望信号を選局し
て第２中間周波信号（以上IF信号）に変換する1GHzチュ
ーナ部の回路ブロッであり、入力端子３より1GHz帯のRF
信号を入力し、端子12よりIF信号を出力する。この回路
ブロックは、RF増幅用IC1、可変同調フィルタ５、ミク
サ用IC6、SAWフィルタ11より成る。RF増幅用ICには、RF
増幅回路２が集積されており、端子４には増幅回路駆動
用の電源を印加する。可変同調フィルタ５は、不要波
（イメージ信号）抑圧のフィルタであり、後述する発振
回路の同調電圧Vtと連動して、同調周波数を可変する。
ミクサ用IC6は、RFAGC回路７、ミクサ回路９、発振回路
８、IF回路10からなり、RFAGC回路７とIF回路10の利得
制御は、IC外部からのAGC制御電圧によりおこなう。ミ
クサ用IC6の入力端子18には1GHz帯のRF信号が入力さ
れ、出力端子19からは、IF信号が出力される。端子19か
わ出力されたIF信号は、SAWフィルタ11を介して端子12
より出力される。以上述べたように、1GHzチューナを可
変同調フィルタ５をはさんでRF IC1とミクサIC6の２チ
ップ構成にすることにより、ICチップ内部およびIC端子
間における信号の結合による不要波抑圧度劣化防止およ
び、発振回路８の発振信号の入力端子漏れの防止をはか
ることができる。さらに、GaAsを用いて本回路をIC化す
ることにより、歪特性、逆方向特性、高周波特性にすぐ
れた1GHzチューナを得ることができる。
の実施例を示す。これは衛星放送受信機の中で1GHz帯の
第１中間周波信号（以上RF信号）より希望信号を選局し
て第２中間周波信号（以上IF信号）に変換する1GHzチュ
ーナ部の回路ブロッであり、入力端子３より1GHz帯のRF
信号を入力し、端子12よりIF信号を出力する。この回路
ブロックは、RF増幅用IC1、可変同調フィルタ５、ミク
サ用IC6、SAWフィルタ11より成る。RF増幅用ICには、RF
増幅回路２が集積されており、端子４には増幅回路駆動
用の電源を印加する。可変同調フィルタ５は、不要波
（イメージ信号）抑圧のフィルタであり、後述する発振
回路の同調電圧Vtと連動して、同調周波数を可変する。
ミクサ用IC6は、RFAGC回路７、ミクサ回路９、発振回路
８、IF回路10からなり、RFAGC回路７とIF回路10の利得
制御は、IC外部からのAGC制御電圧によりおこなう。ミ
クサ用IC6の入力端子18には1GHz帯のRF信号が入力さ
れ、出力端子19からは、IF信号が出力される。端子19か
わ出力されたIF信号は、SAWフィルタ11を介して端子12
より出力される。以上述べたように、1GHzチューナを可
変同調フィルタ５をはさんでRF IC1とミクサIC6の２チ
ップ構成にすることにより、ICチップ内部およびIC端子
間における信号の結合による不要波抑圧度劣化防止およ
び、発振回路８の発振信号の入力端子漏れの防止をはか
ることができる。さらに、GaAsを用いて本回路をIC化す
ることにより、歪特性、逆方向特性、高周波特性にすぐ
れた1GHzチューナを得ることができる。
第２図に本発明第２の実施例を示す。これは、第１図
の実施例の発振回路８をIC外部に出した構成であり、第
１図の実施例に比べて発振回路８の発振信号のIC内部お
よびIC端子間の結合が小さくなり、入力端子、出力端子
への発振信号の漏れが小さくなるという特長を持つ。
の実施例の発振回路８をIC外部に出した構成であり、第
１図の実施例に比べて発振回路８の発振信号のIC内部お
よびIC端子間の結合が小さくなり、入力端子、出力端子
への発振信号の漏れが小さくなるという特長を持つ。
第３図に本発明第３の実施例を示す。これは、第１の
実施例において、IFのSAWフィルタにデュアルSAWフィル
タ35を使用したものである。デュアルSAW35は、異なっ
た帯域幅を持つ２つのSAWフィルタを内蔵しており、端
子37,38よりそれぞれ異なった帯域幅のSAWフィルタを通
った信号を出力する。端子37,38より出力されたIF信号
は、スイッチング回路14,15によりどちらか一方の信号
に選択された後、出力される。本実施例では、第１の実
施例と同等の効果が得られ、また受信する信号の種類に
応じてSAWフィルタを切り換えることで、良好な受信信
号が得られる。
実施例において、IFのSAWフィルタにデュアルSAWフィル
タ35を使用したものである。デュアルSAW35は、異なっ
た帯域幅を持つ２つのSAWフィルタを内蔵しており、端
子37,38よりそれぞれ異なった帯域幅のSAWフィルタを通
った信号を出力する。端子37,38より出力されたIF信号
は、スイッチング回路14,15によりどちらか一方の信号
に選択された後、出力される。本実施例では、第１の実
施例と同等の効果が得られ、また受信する信号の種類に
応じてSAWフィルタを切り換えることで、良好な受信信
号が得られる。
第４図に第４の実施例を示す。これは第３の実施例
で、発振回路８をICの外部回路としたもので、第３の実
施例に比べて、局部発振信号の入力端子漏洩が小さくな
る。
で、発振回路８をICの外部回路としたもので、第３の実
施例に比べて、局部発振信号の入力端子漏洩が小さくな
る。
第５図に本発明第５の実施例を示す。本実施例は、入
力のRF ICに２入力ICを、ミクサICにIF2出力ICを用いた
ものであり、例えば現在欧州等で計画されている２つの
衛星放送を一つのBSチューナで受信するシステムに用い
る。RF用IC31は、入力端子3,20より1GHz帯の信号を受信
し、それぞれRF増幅器２と21に信号を入力する。RF増幅
器２と21の出力は直結し、端子17よりRF信号を出力する
が、この際、RF増幅器２と21はそれぞれ電源端子４と22
で切り換えをおこない、どちらか一方のRF増幅器を選択
してその出力を端子17から得る構成とする。端子17より
出力された信号は、可変同調フィルタ５を介して、ミク
サ用IC32に入力される。ミクサ用IC32は、RF用AGC回路
７、ミクサ回路９、発振回路８、IF回路10とIF回路の出
力のソースフォロア回路23,24から成り、端子25,26より
IF信号が出力される。端子25,26より出力されたIF信号
は、デュアルSAWフィルタ35の入力端子37,38に入力され
る。この時、ミクサ用IC32の出力端子25,26より出力さ
れる信号の一方を選択するために、スイッチング回路2
7,28,29,30を設けた。すなわち、端子29,30に印加する
スイッチング電圧により、ミクサ用ICの出力端子25,26
からの信号を切り換え、デュアルSAWフィルタ35の端子3
6よりIF信号を得るものである。本実施例においては、
可変同調フィルタ５をはさんで、RF用IC31とミクサIC32
の２チップ構成にすることにより、ICチップ内部および
IC端子間における信号の結合による不要波抑圧度劣化防
止および、発振回路の発振信号の入力端子漏れの防止を
はかることができる。また、IF信号をデュアルSAWフィ
ルタの前で切り換えてSAWフィルタに入力する本構成を
とると、デュアルSAWフィルタ内での不要波のもれ込み
や反射等の影響が小さい、良好なフィルタ特性が得られ
るという特長がある。
力のRF ICに２入力ICを、ミクサICにIF2出力ICを用いた
ものであり、例えば現在欧州等で計画されている２つの
衛星放送を一つのBSチューナで受信するシステムに用い
る。RF用IC31は、入力端子3,20より1GHz帯の信号を受信
し、それぞれRF増幅器２と21に信号を入力する。RF増幅
器２と21の出力は直結し、端子17よりRF信号を出力する
が、この際、RF増幅器２と21はそれぞれ電源端子４と22
で切り換えをおこない、どちらか一方のRF増幅器を選択
してその出力を端子17から得る構成とする。端子17より
出力された信号は、可変同調フィルタ５を介して、ミク
サ用IC32に入力される。ミクサ用IC32は、RF用AGC回路
７、ミクサ回路９、発振回路８、IF回路10とIF回路の出
力のソースフォロア回路23,24から成り、端子25,26より
IF信号が出力される。端子25,26より出力されたIF信号
は、デュアルSAWフィルタ35の入力端子37,38に入力され
る。この時、ミクサ用IC32の出力端子25,26より出力さ
れる信号の一方を選択するために、スイッチング回路2
7,28,29,30を設けた。すなわち、端子29,30に印加する
スイッチング電圧により、ミクサ用ICの出力端子25,26
からの信号を切り換え、デュアルSAWフィルタ35の端子3
6よりIF信号を得るものである。本実施例においては、
可変同調フィルタ５をはさんで、RF用IC31とミクサIC32
の２チップ構成にすることにより、ICチップ内部および
IC端子間における信号の結合による不要波抑圧度劣化防
止および、発振回路の発振信号の入力端子漏れの防止を
はかることができる。また、IF信号をデュアルSAWフィ
ルタの前で切り換えてSAWフィルタに入力する本構成を
とると、デュアルSAWフィルタ内での不要波のもれ込み
や反射等の影響が小さい、良好なフィルタ特性が得られ
るという特長がある。
第６図に本発明第６の実施例を示す。これは、第５の
実施例において、発振回路８をIC外部に出した構成であ
り、第５図の実施例に比べて、発振回路８の発振信号の
IC内部およびIC端子間での結合が小さくなり、入力端
子、出力端子側への発振信号の漏れが小さくなるという
特長を持つ。
実施例において、発振回路８をIC外部に出した構成であ
り、第５図の実施例に比べて、発振回路８の発振信号の
IC内部およびIC端子間での結合が小さくなり、入力端
子、出力端子側への発振信号の漏れが小さくなるという
特長を持つ。
第７図に本発明第７の実施例を示す。これは、RF増幅
用IC41,42の２チップと可変同調フィルタ5,ミクサIC32,
デュアルSAWフィルタ35から受信機を構成するもので、R
F増幅用IC41,42の出力端子17,39を直接接続している。
本受信機は２入力切り換え方式の受信機でRF増幅器2,21
の切り換えは、端子4,22に印加する電圧によりおこな
う。本実施例では、可変同調フィルタ５をはさんで、RF
用IC41,42とミクサIC32の３チップ構成にすることによ
り、ICチップ内部およびIC端子間における信号の結合に
よる不要波抑圧度劣化防止および発振回路の発振信号の
入力端子漏れの防止をはかることができる。また、RF増
幅用ICを２チップに分けたことにより、個々のICの低消
費電力化、チップ面積抵減に効果がある。
用IC41,42の２チップと可変同調フィルタ5,ミクサIC32,
デュアルSAWフィルタ35から受信機を構成するもので、R
F増幅用IC41,42の出力端子17,39を直接接続している。
本受信機は２入力切り換え方式の受信機でRF増幅器2,21
の切り換えは、端子4,22に印加する電圧によりおこな
う。本実施例では、可変同調フィルタ５をはさんで、RF
用IC41,42とミクサIC32の３チップ構成にすることによ
り、ICチップ内部およびIC端子間における信号の結合に
よる不要波抑圧度劣化防止および発振回路の発振信号の
入力端子漏れの防止をはかることができる。また、RF増
幅用ICを２チップに分けたことにより、個々のICの低消
費電力化、チップ面積抵減に効果がある。
第８図に本発明第８の実施例を示す。これは、第７図
の実施例で発振回路をICの外部に出した構成であり、第
７図の実施例に比べて発振回路８の発振信号のIC内部お
よびIC端子間での結合が小さくなり、入力端子、出力端
子側への発振信号の漏れが小さくなるという特長を持
つ。
の実施例で発振回路をICの外部に出した構成であり、第
７図の実施例に比べて発振回路８の発振信号のIC内部お
よびIC端子間での結合が小さくなり、入力端子、出力端
子側への発振信号の漏れが小さくなるという特長を持
つ。
第９図に、本発明第９の実施例を示す。これはRF増幅
用IC1、可変同調フィルタ５、ミクサIC32、デュアルSAW
35から成り、RF入力は１入力でIFの出力は２出力の切り
換えとなっている。IFのスイッチング回路27,28,29,3
0、デュアルSAW35は、第５図の実施例で説明したと同じ
動作を示す。本実施例によれば、RF増幅用IC1とミクサ
用IC32の２チップ構成とすることで、IC内部およびIC端
子間の信号の結合がなくなり、不要波抑圧特性および発
振信号漏洩特性に効果がある。
用IC1、可変同調フィルタ５、ミクサIC32、デュアルSAW
35から成り、RF入力は１入力でIFの出力は２出力の切り
換えとなっている。IFのスイッチング回路27,28,29,3
0、デュアルSAW35は、第５図の実施例で説明したと同じ
動作を示す。本実施例によれば、RF増幅用IC1とミクサ
用IC32の２チップ構成とすることで、IC内部およびIC端
子間の信号の結合がなくなり、不要波抑圧特性および発
振信号漏洩特性に効果がある。
第10図に本発明第10の実施例を示す。これは、第９図
の実施例で、発振回路８をICの外部に構成したもので、
第９図の実施例に比べて発振信号のIC内部およびIC端子
間の結合が小さく、入力端子、出力端子への発振信号の
漏れが小さくなるという特長をもつ。
の実施例で、発振回路８をICの外部に構成したもので、
第９図の実施例に比べて発振信号のIC内部およびIC端子
間の結合が小さく、入力端子、出力端子への発振信号の
漏れが小さくなるという特長をもつ。
第11図に本発明第11の実施例を示す。これは、第１図
の実施例で、RF増幅用ICにRF増幅回路2,21の２つの回路
がはいった２入力ICを用いたもので、増幅回路2,21の切
り換えは端子4,22に印加する電圧でおこなう。本実施例
では、第１図の実施例と同様の効果が得られる。
の実施例で、RF増幅用ICにRF増幅回路2,21の２つの回路
がはいった２入力ICを用いたもので、増幅回路2,21の切
り換えは端子4,22に印加する電圧でおこなう。本実施例
では、第１図の実施例と同様の効果が得られる。
第12図に本発明第12の実施例を示す。これは、第11図
の実施例の発振回路８をIC外部に構成したもので、発振
信号の入力端子、出力端子への漏洩低減の効果がある。
の実施例の発振回路８をIC外部に構成したもので、発振
信号の入力端子、出力端子への漏洩低減の効果がある。
第13図に本発明第13の実施例を示す。これは、第３図
の実施例で、RF増幅用ICに、RF増幅回路2,21の２つの回
路がはいった２入力ICを用いたもので増幅回路2,21の切
り換えは端子4,22に印加する電圧でおこなう。本実施例
では、第３図の実施例と同様の効果が得られる。
の実施例で、RF増幅用ICに、RF増幅回路2,21の２つの回
路がはいった２入力ICを用いたもので増幅回路2,21の切
り換えは端子4,22に印加する電圧でおこなう。本実施例
では、第３図の実施例と同様の効果が得られる。
第14図に本発明第14の実施例を示す。これは、第13の
実施例の発振回路８を、IC外部に構成したもので、発振
信号の入力端子、出力端子への漏洩低減の効果がある。
実施例の発振回路８を、IC外部に構成したもので、発振
信号の入力端子、出力端子への漏洩低減の効果がある。
第15図に本発明第15の実施例を示す。これは、第１図
の実施例で入力のRF増幅用ICを２個用いたもので、RF増
幅用IC41と42の２つのICの出力端子17,39を接続し、そ
の接続点に定電流源40を設けた構成となっている。RF増
幅用IC41,42の切り換えは端子4,22に印加する電圧でお
こなう。本実施例では、第１図と同様の効果が得られ
る。
の実施例で入力のRF増幅用ICを２個用いたもので、RF増
幅用IC41と42の２つのICの出力端子17,39を接続し、そ
の接続点に定電流源40を設けた構成となっている。RF増
幅用IC41,42の切り換えは端子4,22に印加する電圧でお
こなう。本実施例では、第１図と同様の効果が得られ
る。
第16図に本発明第16の実施例を示す。これは、第15図
の実施例の発振回路８をIC外部に構成したもので、発振
信号の入力端子、出力端子への漏洩低減の効果がある。
の実施例の発振回路８をIC外部に構成したもので、発振
信号の入力端子、出力端子への漏洩低減の効果がある。
第17図に本発明第17の実施例を示す。これは、第３図
の実施例で入力のRF増幅用ICを２個用いたもので、RF増
幅用IC41と42の２つのICの出力端子17,39を接続し、そ
の接続点に定電流源40を設けた構成となっている。RF増
幅用IC41,42の切り換えは、端子4,22に印加する電圧で
おこなう。本実施例では、第３図と同様の効果が得られ
る。
の実施例で入力のRF増幅用ICを２個用いたもので、RF増
幅用IC41と42の２つのICの出力端子17,39を接続し、そ
の接続点に定電流源40を設けた構成となっている。RF増
幅用IC41,42の切り換えは、端子4,22に印加する電圧で
おこなう。本実施例では、第３図と同様の効果が得られ
る。
第18図に本発明第18の実施例を示す。これは、第17図
の実施例の発振回路８をIC外部に構成したもので、発振
信号の入力端子、出力端子への漏洩低減の効果がある。
の実施例の発振回路８をIC外部に構成したもので、発振
信号の入力端子、出力端子への漏洩低減の効果がある。
第19図に本発明第19の実施例を示す。これは、ミクサ
用IC32のIF2出力切り換え回路９の実施例であり、この
回路の説明をおこなう。ミクサ用IC32のIF回路10からの
IF信号は、ソースフォロアFET46,47で２分岐され、それ
ぞれダイオード48,49を介してIC32の出力端子25,26に出
力される。いま、出力端子25からの信号だけを取り出し
て、端子26からの信号を減衰させるスイッチング動作に
ついて説明する。このとき、端子29にLow電圧を印加
し、端子30にHigh電圧を印加する。端子29がLowの時は
ダイオード52がOFFして端子25からのIF信号はそのまま
デュアルSAWフィルタ35の入力端子37に入力する。一方
端子30はHighだからダイオード53はONして、IC出力端子
26は接地コンデンサ55で接地される。さらに30がHighと
なると、端子26もHighとなりこのためソースフォロアFE
T47がOFFする。この端子26が接地されるという作用と、
ソースフォロアFET47がOFFするという２つの作用により
出力端子26のIF信号は減衰する。これに対して、端子29
にHigh,端子30にLowを印加すると、IC出力端子25のIF信
号は減衰し、端子26のIF信号はデュアルSAWフィルタ35
の入力端子38に入力される。このようにして端子25,26
のIF信号はスイッチングされ、デュアルSAWフィルタ35
の入力端子37,38に入力され、デュアルSAWフィルタ35の
特性によって決まる異なった帯域幅の信号として出力端
子36より出力される。以上述べたように、スイッチング
回路として、IC内部のソースフォロアFET46,48、ダイオ
ード48,49、および外部回路としてスイッチングダイオ
ード52,53、接地コンデンサ54,55を用いたスイッチング
回路は簡単な回路構成で、良好なスイッチング特性が得
られる。
用IC32のIF2出力切り換え回路９の実施例であり、この
回路の説明をおこなう。ミクサ用IC32のIF回路10からの
IF信号は、ソースフォロアFET46,47で２分岐され、それ
ぞれダイオード48,49を介してIC32の出力端子25,26に出
力される。いま、出力端子25からの信号だけを取り出し
て、端子26からの信号を減衰させるスイッチング動作に
ついて説明する。このとき、端子29にLow電圧を印加
し、端子30にHigh電圧を印加する。端子29がLowの時は
ダイオード52がOFFして端子25からのIF信号はそのまま
デュアルSAWフィルタ35の入力端子37に入力する。一方
端子30はHighだからダイオード53はONして、IC出力端子
26は接地コンデンサ55で接地される。さらに30がHighと
なると、端子26もHighとなりこのためソースフォロアFE
T47がOFFする。この端子26が接地されるという作用と、
ソースフォロアFET47がOFFするという２つの作用により
出力端子26のIF信号は減衰する。これに対して、端子29
にHigh,端子30にLowを印加すると、IC出力端子25のIF信
号は減衰し、端子26のIF信号はデュアルSAWフィルタ35
の入力端子38に入力される。このようにして端子25,26
のIF信号はスイッチングされ、デュアルSAWフィルタ35
の入力端子37,38に入力され、デュアルSAWフィルタ35の
特性によって決まる異なった帯域幅の信号として出力端
子36より出力される。以上述べたように、スイッチング
回路として、IC内部のソースフォロアFET46,48、ダイオ
ード48,49、および外部回路としてスイッチングダイオ
ード52,53、接地コンデンサ54,55を用いたスイッチング
回路は簡単な回路構成で、良好なスイッチング特性が得
られる。
第20図に本発明第20の実施例を示す。これは、RF増幅
用IC41,42、可変同調フィルタ５、ミクサ用IC32、デュ
アルSAWフィルタ35から成り、特にミクサ用IC32につい
て詳細に記している。ミクサ用IC32は、RAFGC7、ダブル
バランスミクサ９、発振バッファ増幅74,75、IF回路1
0、出力ソースフォロア46,47から成り、発振回路８は外
部発振回路としている。入力端子18から入力したRF信号
は、RFAGC回路７に入力される。RFAGC回路７は、端子61
からAGC電圧を印加して利得制御をおこなう。RFAGC回路
７の出力は、ミクサ回路９のバッファFET81のゲートに
入力し、FET82,83,84,85で発振信号と混合し、ダブルバ
ランスミクサの一方のドレイン104から外部端子64で外
部に出力する。他方のドレイン105は、IC内部で発振バ
ッファ増幅74,75の電源（端子73より供給）と共通にす
る。端子64には、インダクタンス77と容量78が接続され
ており、このインダクタンス77と容量78がダブルバラン
スミクサ９の負荷として動作する。本回路では、インダ
クタンス77と容量78の共振周波数は、ほぼIF信号の周波
数に一致させる。インダクタンス77には、共振回路のＱ
を下げて発振を防止するために直列に小抵抗106を接続
した構成となっている。ここで容量79は接地容量で、端
子64からはミクサ駆動のための電源も印加する。つぎ
に、端子64から出力されたIF信号は、端子65に入力さ
れ、IF回路10で増幅利得制御された後、ソースフォロア
回路46,47を介して端子25,26より出力される。ここでダ
イオード52,53、コンデンサ54,55、端子29,30より成る
スイッチング回路の回路動作は第19図の実施例で説明し
た通りである。IF回路10は端子61から印加されるAGC電
圧でRFAGC回路７と連動させて使用する。また、IF回路1
0とRFAGC回路７の駆動電源は共通として、端子52より供
給する。端子67,68は高周波接地端子であり、大容量90,
91で接地するが、特に本構成のようにIF2出力切り換え
の回路では、IF出力端子25,26の間に高周波接地端子68
を配置して、IF出力端子25,26の間の直接の結合を防止
する出力端子配置とする。この場合、高周波接地端子と
しては、例えば、端子62のように、直流的にも接地する
端子であっても良い。端子66からは、IF回路の利得ばら
つきを調整するために、利得調整用の電圧を印加する。
また、IF回路10、ミクサ回路９、RFAGC回路７の接地は
共通として端子62を接地し、発振バッフア増幅器74,75
の接地は別系統として端子69とする。本実施例において
は、電源、接地を発振回路系とそれ以外の系に分離して
いるため、発振信号のIC内部での結合を小さくおさえる
ことができ、またIF2出力切り換えの場合、２出力端子
間に高周波的に接地された端子を挿入することにより、
２出力端子間の直接の結合をおさえることができる。
用IC41,42、可変同調フィルタ５、ミクサ用IC32、デュ
アルSAWフィルタ35から成り、特にミクサ用IC32につい
て詳細に記している。ミクサ用IC32は、RAFGC7、ダブル
バランスミクサ９、発振バッファ増幅74,75、IF回路1
0、出力ソースフォロア46,47から成り、発振回路８は外
部発振回路としている。入力端子18から入力したRF信号
は、RFAGC回路７に入力される。RFAGC回路７は、端子61
からAGC電圧を印加して利得制御をおこなう。RFAGC回路
７の出力は、ミクサ回路９のバッファFET81のゲートに
入力し、FET82,83,84,85で発振信号と混合し、ダブルバ
ランスミクサの一方のドレイン104から外部端子64で外
部に出力する。他方のドレイン105は、IC内部で発振バ
ッファ増幅74,75の電源（端子73より供給）と共通にす
る。端子64には、インダクタンス77と容量78が接続され
ており、このインダクタンス77と容量78がダブルバラン
スミクサ９の負荷として動作する。本回路では、インダ
クタンス77と容量78の共振周波数は、ほぼIF信号の周波
数に一致させる。インダクタンス77には、共振回路のＱ
を下げて発振を防止するために直列に小抵抗106を接続
した構成となっている。ここで容量79は接地容量で、端
子64からはミクサ駆動のための電源も印加する。つぎ
に、端子64から出力されたIF信号は、端子65に入力さ
れ、IF回路10で増幅利得制御された後、ソースフォロア
回路46,47を介して端子25,26より出力される。ここでダ
イオード52,53、コンデンサ54,55、端子29,30より成る
スイッチング回路の回路動作は第19図の実施例で説明し
た通りである。IF回路10は端子61から印加されるAGC電
圧でRFAGC回路７と連動させて使用する。また、IF回路1
0とRFAGC回路７の駆動電源は共通として、端子52より供
給する。端子67,68は高周波接地端子であり、大容量90,
91で接地するが、特に本構成のようにIF2出力切り換え
の回路では、IF出力端子25,26の間に高周波接地端子68
を配置して、IF出力端子25,26の間の直接の結合を防止
する出力端子配置とする。この場合、高周波接地端子と
しては、例えば、端子62のように、直流的にも接地する
端子であっても良い。端子66からは、IF回路の利得ばら
つきを調整するために、利得調整用の電圧を印加する。
また、IF回路10、ミクサ回路９、RFAGC回路７の接地は
共通として端子62を接地し、発振バッフア増幅器74,75
の接地は別系統として端子69とする。本実施例において
は、電源、接地を発振回路系とそれ以外の系に分離して
いるため、発振信号のIC内部での結合を小さくおさえる
ことができ、またIF2出力切り換えの場合、２出力端子
間に高周波的に接地された端子を挿入することにより、
２出力端子間の直接の結合をおさえることができる。
第21図に本発明第21の実施例を示す。これは、第20図
の実施例で、発振回路８の発振トランジスタ99をIC内部
に入れたもので、より一層の高集積化をはかったもので
ある。外部には帰還容量100結合容量102、共振回路103
等を接続している。他の回路構成は、第20図の実施例と
同等であり、効果も同様なものが得られる。
の実施例で、発振回路８の発振トランジスタ99をIC内部
に入れたもので、より一層の高集積化をはかったもので
ある。外部には帰還容量100結合容量102、共振回路103
等を接続している。他の回路構成は、第20図の実施例と
同等であり、効果も同様なものが得られる。
第22図に本発明第22の実施例を示す。これは、第20図
のIF回路10の一実施例であり、デュアルゲートAGC回路1
20、差動増幅器121,122、とソースフォロア回路より成
る。一般にGaAs ICで回路を構成する場合、デバイスの
種々の要因で利得、電流に大きなばらつきを生ずる。そ
のばらつきを吸収するために、差動増幅回路121,122、
ソースフォロア回路の定電流源のFET123,124,125,126,1
27,128,129のゲートを端子66より外部に出し、このゲー
トに電圧を印加する。このゲート端子66の電圧を制御す
ることにより、IF回路の電流および利得ばらつきを小さ
くおさえることができる。
のIF回路10の一実施例であり、デュアルゲートAGC回路1
20、差動増幅器121,122、とソースフォロア回路より成
る。一般にGaAs ICで回路を構成する場合、デバイスの
種々の要因で利得、電流に大きなばらつきを生ずる。そ
のばらつきを吸収するために、差動増幅回路121,122、
ソースフォロア回路の定電流源のFET123,124,125,126,1
27,128,129のゲートを端子66より外部に出し、このゲー
トに電圧を印加する。このゲート端子66の電圧を制御す
ることにより、IF回路の電流および利得ばらつきを小さ
くおさえることができる。
第23図に本発明第23の実施例を示す。これは、ダブル
バランスミクサの一方のバッファFET80には、RFAGC回路
７よりRF信号を入力し、他方のバッファFET81のゲート
は、IC内部で作るダイオード107の逆方向容量で接地す
る構成である。このとき、抵抗108とダイオード107の逆
方向容量のしゃ断周波数を適当に選べば、FET80と81
は、差動増幅器として動作する。本構成によれば、FET8
1のゲート接地端子が不要となるため、回路の小形簡略
化がはかれる。
バランスミクサの一方のバッファFET80には、RFAGC回路
７よりRF信号を入力し、他方のバッファFET81のゲート
は、IC内部で作るダイオード107の逆方向容量で接地す
る構成である。このとき、抵抗108とダイオード107の逆
方向容量のしゃ断周波数を適当に選べば、FET80と81
は、差動増幅器として動作する。本構成によれば、FET8
1のゲート接地端子が不要となるため、回路の小形簡略
化がはかれる。
第24図に本発明第24の実施例を示す。これは例えば発
振のバッファ増幅器に用いる差動増幅器の回路である
が、第23図の実施例と同様、一方のFETのゲートをIC内
部のダイオード113の逆方向容量を利用して接地するこ
とにより、簡単な構成で、端子数の少ない差動増幅回路
が得られる。
振のバッファ増幅器に用いる差動増幅器の回路である
が、第23図の実施例と同様、一方のFETのゲートをIC内
部のダイオード113の逆方向容量を利用して接地するこ
とにより、簡単な構成で、端子数の少ない差動増幅回路
が得られる。
第25図に本発明第25の実施例を示す。これは入力RF増
幅ICを複数個配置したもので、この構成にすることによ
り複数の衛星放送を受信することができる。RF増幅回路
の切り換えは、ICの駆動電源422,133等と切り換えるこ
とでおこなう。本図でRF増幅回路の後段には可変同調フ
ィルタ５、ミクサICおよびIF回路135が接続されてい
る。
幅ICを複数個配置したもので、この構成にすることによ
り複数の衛星放送を受信することができる。RF増幅回路
の切り換えは、ICの駆動電源422,133等と切り換えるこ
とでおこなう。本図でRF増幅回路の後段には可変同調フ
ィルタ５、ミクサICおよびIF回路135が接続されてい
る。
本発明によれば、1GHzチューナをGaAsを用いてIC化
し、このICをRF増幅用ICとミクサICの２チップ構成と
し、この２チップの間に可変同調フィルタを挿入するも
のとした。この構成によりIC内部での信号の結合が小さ
くなり、イメージ抑圧度、歪特性、発振信号漏洩特性に
優れ、部品点数が少なく小形の1GHzチューナが得られ
る。また複数の衛星放送受信に対応するため、1GHzチュ
ーナの入力は２入力切り換えとし、中間周波フィルタの
SAWフィルタは２バンド切り換えとした。
し、このICをRF増幅用ICとミクサICの２チップ構成と
し、この２チップの間に可変同調フィルタを挿入するも
のとした。この構成によりIC内部での信号の結合が小さ
くなり、イメージ抑圧度、歪特性、発振信号漏洩特性に
優れ、部品点数が少なく小形の1GHzチューナが得られ
る。また複数の衛星放送受信に対応するため、1GHzチュ
ーナの入力は２入力切り換えとし、中間周波フィルタの
SAWフィルタは２バンド切り換えとした。
第１図は本発明の一実施例のブロック図、第２図は本発
明の一実施例のブロック図、第３図は本発明の一実施例
のブロック図、第４図は本発明の一実施例のブロック
図、第５図は本発明の一実施例のブロック図、第６図は
本発明の一実施例のブロック図、第７図は本発明の一実
施例のブロック図、第８図は本発明の一実施例のブロッ
ク図、第９図は本発明の一実施例のブロック図、第10図
は本発明の一実施例のブロック図、第11図は本発明の一
実施例のブロック図、第12図は本発明の一実施例のブロ
ック図、第13図は本発明の一実施例のブロック図、第14
図は本発明の一実施例のブロック図、第15図は本発明の
一実施例のブロック図、第16図は本発明の一実施例のブ
ロック図、第17図は本発明の一実施例のブロック図、第
18図は本発明の一実施例のブロック図、第19図は本発明
の一実施例の回路図、第20図は本発明の一実施例の回路
図、第21図は本発明の一実施例の回路図、第22図は本発
明の一実施例の回路図、第23図は本発明の一実施例の回
路図、第24図は本発明の一実施例の回路図、第25図は本
発明第25の実施例である。 1,31……RF増幅用IC、6,33,32……ミクサIC、２……RF
増幅回路、７……RFAGC回路、８……発振回路、９……
ミクサ回路、10……IC回路、11……SAWフィルタ、35…
…デュアルSAWフィルタ。
明の一実施例のブロック図、第３図は本発明の一実施例
のブロック図、第４図は本発明の一実施例のブロック
図、第５図は本発明の一実施例のブロック図、第６図は
本発明の一実施例のブロック図、第７図は本発明の一実
施例のブロック図、第８図は本発明の一実施例のブロッ
ク図、第９図は本発明の一実施例のブロック図、第10図
は本発明の一実施例のブロック図、第11図は本発明の一
実施例のブロック図、第12図は本発明の一実施例のブロ
ック図、第13図は本発明の一実施例のブロック図、第14
図は本発明の一実施例のブロック図、第15図は本発明の
一実施例のブロック図、第16図は本発明の一実施例のブ
ロック図、第17図は本発明の一実施例のブロック図、第
18図は本発明の一実施例のブロック図、第19図は本発明
の一実施例の回路図、第20図は本発明の一実施例の回路
図、第21図は本発明の一実施例の回路図、第22図は本発
明の一実施例の回路図、第23図は本発明の一実施例の回
路図、第24図は本発明の一実施例の回路図、第25図は本
発明第25の実施例である。 1,31……RF増幅用IC、6,33,32……ミクサIC、２……RF
増幅回路、７……RFAGC回路、８……発振回路、９……
ミクサ回路、10……IC回路、11……SAWフィルタ、35…
…デュアルSAWフィルタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 作田 健 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (72)発明者 秋武 勇夫 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内
Claims (11)
- 【請求項１】少なくとも、RF増幅回路、RFフィルタ、ミ
クサ、発振回路、IF回路、およびSAWフィルタを備え、
高周波信号を受信する受信機において、 前記RF増幅回路を第１のICチップで構成すると共に、前
記ミクサ、前記発振回路及び前記IF回路を第２のICチッ
プで構成し、 前記RFフィルタを前記第１のICチップと前記第２のICチ
ップとの間に配置したことを特徴とするIC化受信機。 - 【請求項２】少なくとも、第１及び第２のRF増幅回路、
RFフィルタ、ミクサ、発振回路、IF回路、およびSAWフ
ィルタを備え、高周波信号を受信する受信機において、 前記第１のRF増幅回路を第１のICチップで構成すると共
に、前記ミクサ、前記発振回路及び前記IF回路を第２の
ICチップで構成し、且つ前記第２のRF増幅回路を第３の
ICチップで構成し、 前記RFフィルタを前記第１のICチップ及び前記第３のIC
チップと、前記第２のICチップとの間に配置すると共
に、 前記第１のICチップ及び前記第３のICチップの電源電圧
を切り換えて、前記第１のICチップ及び前記第３のICチ
ップのうちのいずれか一方を使用することを特徴とする
IC化受信機。 - 【請求項３】請求項１又は２において、 前記発振回路を前記第２のICチップの外部に配置したこ
とを特徴とするIC化受信機。 - 【請求項４】請求項１、２又は３において、 前記第２のICチップは、SAWフィルタが各々接続された
２つのIF出力端子を有し、当該２つのIF出力端子を切り
換えて使用することを特徴とするIC化受信機。 - 【請求項５】請求項４において、 前記２つのIF出力端子各々に、ダイオードのアノードを
接続すると共に、当該ダイオードのカソードをコンデン
サを介して接地し、当該カソードにIF出力端子切り換え
用の制御信号を印加することで、前記２つのIF出力端子
を切り換えて使用することを特徴とするIC化受信機。 - 【請求項６】請求項４又は５において、 前記第２のICチップは、前記２つのIF出力端子間に、高
周波的に接地した接地インピーダンスの端子が設けられ
ていることを特徴とするIC化受信機。 - 【請求項７】請求項１、２又は３において、 前記第２のICチップは、前記発振回路の電源端子及び接
地端子が、当該第２のICチップを構成する他の端子と分
離して独立に設けられていることを特徴とするIC化受信
機。 - 【請求項８】請求項１、２又は３において、 前記第２のICチップは、利得調整用の制御端子が設けら
れていることを特徴とするIC化受信機。 - 【請求項９】請求項８において、 前記利得調整用の制御端子は、前記第２のICチップ内の
設けられた定電流源に接続されており、当該定電流源の
電流を変えることで利得を調整することを特徴とするIC
化受信機。 - 【請求項１０】請求項１、２又は３において、 前記ミクサの負荷として、IF周波数と略同じ周波数を共
振周波数とする並列共振回路が、前記第２のICチップ外
部に設けられており、 当該並列共振回路の出力を前記IF回路に接続すると共
に、当該並列共振回路に抵抗を接続して、当該並列共振
回路のＱを下げたことを特徴とするIC化受信機。 - 【請求項１１】請求項１、２又は３において、 前記ミクサは、第１、２のトランジスタを差動対とする
差動形回路であり、 前記第１のトランジスタのゲート及び前記第２のトラン
ジスタのゲートを抵抗を介して接続すると共に、前記第
２のトランジスタのゲートと接地端子との間に逆バイア
スがかかるようにダイオードを接続し、 前記抵抗と前記ダイオードの接合容量とからなる低域通
過フィルタの遮断周波数が、前記第１のトランジスタの
ゲートに入力される入力信号の周波数より低くなるよう
に設定されていることを特徴とするICチップ化受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63323290A JP2659573B2 (ja) | 1988-12-23 | 1988-12-23 | Ｉｃ化受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63323290A JP2659573B2 (ja) | 1988-12-23 | 1988-12-23 | Ｉｃ化受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02170627A JPH02170627A (ja) | 1990-07-02 |
| JP2659573B2 true JP2659573B2 (ja) | 1997-09-30 |
Family
ID=18153134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63323290A Expired - Fee Related JP2659573B2 (ja) | 1988-12-23 | 1988-12-23 | Ｉｃ化受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659573B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2817373B2 (ja) * | 1990-07-30 | 1998-10-30 | 松下電器産業株式会社 | ダイレクトコンバージョン受信機 |
| GB2251147B (en) * | 1990-10-01 | 1994-10-26 | Motorola Inc | Filter switching circuit |
| US6978125B2 (en) | 2001-07-05 | 2005-12-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and apparatus for tuning pre-selection filters in radio receivers |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS549554A (en) * | 1977-06-24 | 1979-01-24 | Gen Corp | Elastic surface wave element |
| JPS57199339A (en) * | 1981-06-02 | 1982-12-07 | Sanyo Electric Co Ltd | Reception switching circuit for television receiver |
| JPS6017047B2 (ja) * | 1979-11-30 | 1985-04-30 | 横河電機株式会社 | 電磁流量計 |
| JPS60214122A (ja) * | 1984-04-09 | 1985-10-26 | Nec Corp | 周波数変換装置 |
| JPS63299523A (ja) * | 1987-05-29 | 1988-12-07 | Matsushita Electric Ind Co Ltd | 受信機 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6017047U (ja) * | 1983-07-12 | 1985-02-05 | 日本電気株式会社 | マイクロ波コンバ−タ |
| JPS61154036U (ja) * | 1985-03-15 | 1986-09-24 |
-
1988
- 1988-12-23 JP JP63323290A patent/JP2659573B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS549554A (en) * | 1977-06-24 | 1979-01-24 | Gen Corp | Elastic surface wave element |
| JPS6017047B2 (ja) * | 1979-11-30 | 1985-04-30 | 横河電機株式会社 | 電磁流量計 |
| JPS57199339A (en) * | 1981-06-02 | 1982-12-07 | Sanyo Electric Co Ltd | Reception switching circuit for television receiver |
| JPS60214122A (ja) * | 1984-04-09 | 1985-10-26 | Nec Corp | 周波数変換装置 |
| JPS63299523A (ja) * | 1987-05-29 | 1988-12-07 | Matsushita Electric Ind Co Ltd | 受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02170627A (ja) | 1990-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7816990B2 (en) | Variable gain amplification circuit | |
| US8145176B2 (en) | Front end and high frequency receiver having quadrature low noise amplifier | |
| US7852146B2 (en) | Integrated channel filter using multiple resonant filters and method of operation | |
| US4464636A (en) | Wideband IF amplifier with complementary GaAs FET-bipolar transistor combination | |
| US4677692A (en) | Frequency conversion apparatus | |
| US5789963A (en) | Low power consumption mixer and frequency conversion with inter-terminal isolation for stable mixing | |
| US3942120A (en) | SWD FM receiver circuit | |
| JP2659573B2 (ja) | Ｉｃ化受信機 | |
| EP0696870B1 (en) | Double tuned and band-switchable RF circuit with balanced output signals | |
| US6400224B2 (en) | Two stage low noise amplifier | |
| JPH0669829A (ja) | Ｉｃ化受信装置 | |
| JP2578854B2 (ja) | 受信回路 | |
| JP2920943B2 (ja) | 衛星放送受信用周波数変換装置 | |
| EP0915530B1 (en) | Polarization selecting circuit | |
| KR890004205B1 (ko) | 광대역 수신용 텔레비젼 튜너 | |
| EP0718964A2 (en) | Switchable oscillator circuit and method | |
| GB2025178A (en) | Mixing and bandswitching in a multi-band tuner system | |
| JP2581733B2 (ja) | モノリシック集積化回路、チュ−ナ回路装置及び受像機 | |
| JP3189983B2 (ja) | チューナ装置 | |
| Xia et al. | A 6–18 GHz Active Variable Attenuator With Minimized Phase Variation | |
| JPH0132433Y2 (ja) | ||
| JPS644714B2 (ja) | ||
| KR950012950B1 (ko) | Ic 튜너의 입력신호 안정화 회로 | |
| JPH0787355B2 (ja) | 入力切換回路 | |
| JPH10261926A (ja) | 可変抵抗器とそれを用いた利得制御増幅回路及びミクサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |