JPH0738438B2 - 冷電子放出型能動素子及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、冷電子放出ないし冷陰極放出と呼ばれる強電
界放出現象を利用し、真空中に引き出した電子の運動を
当該電界により制御して、入力信号の増幅、変調動作や
選択的な遮断動作（スイッチング）を行なわせる冷電子
放出型能動素子における改良に関する。

［従来の技術］ 昨今、H.F.Gray,G.J.Campisiの両氏により、“Material
Research Soc.Symp.76（1987）25"にて報告された新た
なる原理に従う電気信号処理用の能動素子として、冷電
子放出現象を利用したものがある。

これをまず第３図に即し、断面構造的に説明すると、半
導体基板31の表面を加工して形成した円錐状のエミッタ
電極32があり、このエミッタ電極32が存在している個所
を除いて半導体基板表面に形成した絶縁膜35の上には、
当該エミッタ電極32を平面的に取囲むように、ゲート電
極33、コレクタ電極34が同一平面内にて同心円状に順
次、形成されている。

こうした素子構造は、真空環境下に密封された後、最も
基本的なエミッタ接地増幅回路として説明すると、図示
のように、負荷抵抗R_Lを介してエミッタ−コレクタ間に
コレクタ電圧Vcを、またエミッタ−ゲート間に適当な負
のゲート・バイアス電圧Vgを印加して動作させる。

すなわち、エミッタ−コレクタ間に印加されたコレクタ
電圧Vcによる強電界でエミッタ電極32から冷電子放出現
象により真空中に引き出され、コレクタ電極34に向かう
電子流Icは、ゲート電極33に印加する負のゲート・バイ
アス電圧Vgによって制御される。

したがって換言すると、動作そのものは古典的な電子
管、特に三極管に似た動作をなし、ある適当なる負の固
定バイアス電圧Vgに、適当な値範囲内の入力交流信号Si
nを重畳（ちょうじょう）すれば、そうした三極管にお
けるカソード接地動作と同様、負荷抵抗R_Lの両端に増幅
された信号を得ることができ、また、これから推して、
図示のエミッタ接地回路以外、上記文献に報告はない
が、電子管回路のプレート接地に相当するコレクタ接地
回路や、グリッド接地に相当するゲート接地回路等も組
むことができる。当然、機能としても、変調や発振、論
理回路動作に最適なスイッチング動作等、種々の動作を
期待することができる。

ゲート・バイアスVgに関しても、図示のように調整可能
なＣ電源による固定バイアスの外、エミッタと接地間に
適当なる値の抵抗を挿入してのセルフ・バイアスも図り
得るし、場合によってはポジティブ・バイアス型の素子
とすることも可能である。もっとも周知のように、ゲー
ト電位が正領域に入ると、内部で正帰還現象を生起し、
入力インピーダンスが極端に低下する外、最大コレクタ
損を上回ることも考えられるので、これは一般に、極め
て特殊な場合に相当する。

ところで、各電極の名称に付いては、報告されたばかり
の素子であるので特に定められたものはないが、本素子
が上記のように本質的には電圧制御型のデバイスであっ
て、少なくとも真空中への電界放出現象を利用している
ことからすれば、上記のようにエミッタ、コレクタとい
うような、通常のバイポーラ・トランジスタを想起させ
る名称よりは、むしろ、コレクタはプレート、エミッタ
はカソードと呼んだ方が感覚的にはふさわしいかも知れ
ない。ただし本書においては、上記報告を尊重し、それ
と対応を採る意味からも、エミッタ、コレクタなる名称
をそのまま踏襲する。同様にゲートについても、これに
代えてグリッドという名称を採用可能ではあろうが、構
造的には昔の電子管のように、文字通り“格子”状をし
ている必要はないので、これはそのまま、ゲートなる名
称でも良いと考える。

なお、こうした冷電子放出型能動素子のゲート電圧をパ
ラメータとしたコレクタ電圧−コレクタ電流静特性は、
三極管同様、非飽和特性を示す。

［発明が解決しようとする課題］ 真空中では、電子を加速する電界を大きくすることによ
り、固体中を伝搬する電子よりもその速度を容易に高め
ることができる。

したがって、上記第３図に示されるような、新たに提案
された冷電子放出型能動素子は、固体中の電子の挙動を
利用するFETその他、既存の固体半導体デバイスに比
し、原理的にはより高速な能動素子となり得べき可能性
を有している。

また、電圧駆動型であって、バイポーラ・トランジスタ
のように電流駆動型ではないため、高入力インピーダン
スを得るのも容易であり、入出力分離も取り易い。

しかし実際には、第３図示構造のままではなお改良を要
する点が多々あり、特に、図示されているような、言わ
ばラテラル構造に由来する欠点は深刻であった。

すなわち、第３図示の冷電子放出型能動素子では、エミ
ッタ32、ゲート33、コレクタ34が結局は基板平面に沿っ
て横方向に順次配置されたラテラル構造となっているの
で、エミッタ32から見ると、コレクタ34は必ずゲート33
を挟んでその外側になければならず、またゲート−コレ
クタ間は絶縁確保のため、ある一定距離以下には短縮で
きないことから、どうしてもエミッタ−コレクタ間距離
が長目となる。

一方、冷電子放出に要する電界値は、一般に室温出10⁸V
/m以上とされていて、この第３図示の素子でもこの値は
確保しなければならないが、当該電界値はまた、コレク
タ電圧Vcをエミッタ−コレクタ間距離で除したものとし
て得られるから、上記のようにエミッタ−コレクタ間距
離が長目になると、コレクタに印加するコレクタ電圧Vc
の値も大きくせねばならない。

実際にも、上記文献に報告されている値をみると、何
と、約300Vものコレクタ電圧を要求している。本素子
は、各部の寸法がせいぜいミクロン・オーダから、時と
してサブ・ミクロン・オーダ以下の設計ルールに従って
構成されるものなので、こうした電圧値は如何せん、高
きに過ぎ、絶縁の確保一つとっても、かなりな困難にな
る。

また、一種の集積回路として、他の既存の固体半導体デ
バイスと共通基板上に搭載しようと図っても、それら他
の固体半導体デバイスの電源電圧オーダとは差があり過
ぎて、整合性は極めて悪くなる。無理と言った方が良
い。

一方ではまた、上記のようなラテラル構造は、この種の
素子に本質的に期待できる筈の高速動作性をも損うこと
になる。

何とならば、第３図示の素子では、同図中に矢印Icで模
式的に示したように、エミッタ32からコレクタ34に向か
う電子流Icは、ゲート33の上方をまたぐように、あたか
も円弧軌道を描くため、こと、この電子流Icに関しての
エミッタ−コレクタ間実効走行距離は、上記のように幾
何的に定義し得るエミッタ−コレクタ間の直線距離より
もさらに長くなるからである。現に今の所、この冷電子
放出原理に従うデバイスとして、既存のトランジスタ等
の動作速度を越えたとの報告はない。

さらに、上記したようなラテラル構造は、当然のことな
がら、単位素子あたりの占有面積を大きくし、その縮小
化にも限界を生むことから、将来的にこの種の素子の集
積化を考えた場合、決して有利な構造とはなり得ない。

本発明はこのように、原理的には極めて優れた能動素子
と認められながらも、現実的には上記したような物理的
ないし機械的構造に由来する欠点の故、思った程の特性
が得られていなかった冷電子放出型能動素子において、
それら欠点を除去することにより、その本来の優秀な特
性を抽出するべく成されたものである。

［課題を解決するための手段］ 本発明は上記目的を達成するため、端的に言えば従来の
ラテラル構造を止め、新たに、一種の三次元構造とも言
えるヴァーティカル構造の冷電子放出型能動素子を提案
する。

すなわち、エミッタ電極（ひいては素子全体）を物理
的、機械的に支持する基板に対し、高さ方向に順にゲー
ト電極、コレクタ電極を積層した構造を開示する。もち
ろん、エミッタ電極とゲート電極の間、ゲート電極とコ
レクタ電極の間の高さ方向距離は所定の値とし、一般に
はエミッタ電極を支持する基板とゲート電極の間に形成
した絶縁膜の厚味と、ゲート電極とコレクタ電極の間に
形成した絶縁膜の厚味により、これら所要の離間距離を
得る。

ただし、第３図に示した従来例においては、エミッタ電
極は半導体基板を加工して作ることに限定されている
が、本発明においてはこうした限定は施さない。もちろ
ん、取扱いの容易さや、場合によっての集積化、他の固
体半導体デバイスとの混成化等を図る上では、こうした
半導体基板（ガリウム砒素（GaAs）系等の半絶縁基板を
含む）の採用が有利ではあるが、この種のデバイスの原
理からして、エミッタ電極から冷電子放出が起きれば良
いので、タングステン等、適当なる金属製で、所要の針
形状をしたようなエミッタ電極を絶縁基板の上に立てた
り、逆に金属基板の上に立てたりしても良い。したがっ
て、最も基本的には、基板はあくまで、少なくとも物理
的な剛性を確保する機能を持てば良い。

ただし、エミッタ電極の形状については、古くから電界
放出メカニズムにつき、電界の集中効果として議論され
ているように、先端がなるべく小さい曲率半径に尖鋭化
されていることが望ましい。このようにすると、コレク
タ−エミッタ間に発生すべき電界の大きさは、単にコレ
クタ電圧を当該エミッタ−コレクタ間距離で除しただけ
ではなく、それをおおむね、当該曲率半径倍とし得るの
で、エミッタ−コレクタ間距離を実効的にさらに縮め得
たことになり、ひいてはコレクタ印加電圧をその分、さ
らに低減することができる。

本発明は次いで、このように構造的に最も望ましい基本
構造を開示するだけてはなく、実際にこのヴァーティカ
ル構造を得る上で有効な製造方法をも開示する。

すなわち、基板として半導体基板（いわゆる半絶縁性基
板を含む）上に所定の面積と厚味を有するマスク・ブロ
ックを形成し、このマスク・ブロックをエッチング・マ
スクとして上記基板をエッチングし、マスク・ブロック
の下にエミッタ電極を形成した後、当該マスク・ブロッ
クを除去することなく残置させたまま、上記基板上に、
第一絶縁膜、該第一絶縁膜の上にゲート電極となる第一
導電層、該第一導電層の上に第二絶縁膜、該第二絶縁膜
の上にコレクタ電極となる第二導電層を順次、積層形成
し、その後に始めて、上記マスク・ブロックを除去する
という製造方法を提案する。マスク・ブロックは、加工
されたエッチング・レジスト層そのものでも、このレジ
スト層を利用して加工された他の物質層でも良い。

［作用および効果］ 本発明によって構成された、言わばヴァーティカル型の
冷電子放出型能動素子は、エミッタ電極の周りにゲート
電極、コレクタ電極が順次、高さ方向に積み上げられた
形となるため、既述した従来のラテラル型素子に比し、
エミッタ−コレクタ間離間距離を大いに縮め得、要すれ
ば容易に十分の一以下にまでも縮めることができる。

その結果、必要とされるコレクタ印加電圧も大いに低減
でき、実際上、要すれば10〜30V程度のオーダにするこ
とができる。対応してゲート・バイアスも、−５〜−10
V程度のオーダに適正な値を見付けることができる。

この程度にまで必要な電源電圧が低電圧化してくると、
既存の他のソリッド・ステート素子との整合性も満足な
程度になり、同一の半導体基板上にこれらを混成集積化
することも容易となる。

さらに、幾何的なエミッタ−コレクタ間離間距離を縮め
得るのみならず、コレクタ電流を生む電子流も、従来例
におけるように円弧を描く必要もなく、ほとんど直線的
に流れれば良いので、当該放出電子の実効走行距離も大
いに縮まり、エミッタからコレクタに向け、ほぼ最短距
離で走行し得ることになって、素子としての高速性能は
一気に高まる。

事実、本発明によると、電子の実効走行距離は容易にサ
ブ・ミクロン・オーダからそれ以下にでき、その他の要
因を考えても、素子単体としての動作速度はテラ・ヘル
ツ・オーダ以上にもなり得る。これは従来報告されてい
る既存の能動素子の中でも最高速度を呈するソリッド・
ステート・デバイスに迫るか、これを追い抜く速さであ
る。

もっとも、こうした素子を用いての能動回路としての動
作速度は、浮遊容量等を含めた周辺回路網の時定数が支
配的になるため、低下する傾向を免れないが、それで
も、素子単体としての動作速度が速い程、有利なことは
言うまでもない。

さらに、上記のように本発明では、エミッタ電極に対
し、ゲート電極、コレクタ電極を縦積み構成としている
ので、集積化に際しても最も大きな密度低減要因となる
横方向の単位素子あたりの占有面積はこれを大幅に縮小
し得、十分なる高集積化を図ることができる。

このようにまず、本願の“物”ないし装置としての発明
は、この種の冷電子放出型能動素子の将来に向けての基
本構造を提示するものとして、極めて顕著なる効果を有
し、各種応用機器の発展に大いに寄与するものと思われ
る。

一方、本発明素子の製造方法として、同様に要旨構成中
に記載されるように、本発明者が開示する手法を採用す
ると、上記のように優れた素子をさらに高精度かつ再現
性良く製造することができ、コストの低廉化をも約束す
るものとなる。

すなわち、本発明者は、半導体基板（半絶縁性基板を含
む）そのものを加工してエミッタ電極を作るに際し、用
いたブロック状のマスクを残したまま、当該半導体基板
の上に順次、第一絶縁膜、ゲート電極となる第一導電
層、第二絶縁膜、コレクタ電極となる第二導電層を一連
に積層形成してしまい、その後に始めて、当該マスク・
ブロックの除去を図るという手法を開示しているので、
エミッタ電極に対し、ゲート電極やコレクタ電極を形成
する各工程ごとに、当該エミッタ電極に対する個々の位
置決めをなす必要がなく、一種の自己整合状態を維持し
たまま、全ての電極層とそれらの間の絶縁膜を形成する
ことができ、ために、これらの寸法精度を極めて高いも
のにすることができる。当然、マスク・ブロックを除去
した後に表れる空間、つまりは真空環境下に置かれる電
子の運動空間も、幾何的な寸法精度を極めて高く保って
画成することができる。

このような製造方法は、単に製造方法それ自体としての
簡便化を生むのみならず、製作される素子の特性の均質
化、高精度化をも招き得る。

例えば同一仕様の素子の間では、コレクタ電流を始め、
種々の電気的特性は極力一定であってほしい。ところ
が、この種の冷電子放出型能動素子では、電子の運動空
間に印加される電界の変動に極めて敏感で、言い換える
とゲート電極、コレクタ電極に印加される電圧の変動は
もとより、エミッタ電極に対するゲート電極、コレクタ
電極の幾何的な位置変動に対し、極めて敏感である。

したがって、いくら単一レベルあたりは高精度な電子ビ
ーム・リソグラフィやＸ線リソグラフィ技術を援用して
も、これを各層形成時に繰返し使用した場合にはその累
積誤差も莫迦にならず、素子としての電気的な特性にも
ばら付きを生み易いが、本発明者が開示する上記の製造
方法によれば、平面的に見てエミッタ電極に対するゲー
ト、コレクタの各電極の横方向位置は、現在のリソグラ
フィ技術にて得られる一回あたりの最高精度（一般には
最早、0.05μｍ程度まで得られる）で極めて高精度に決
めることができる。エミッタ電極形成のために当初、マ
スク・ブロックを形成するときにのみ、そうしたリソグ
ラフィ技術を一回だけ、応用すれば良いからである。

このようにして横方向の位置決めに関し、高精度が保証
されれば、厚味については心配がない。

高さ方向の各層間離間距離は、第一、第二の絶縁膜の形
成厚味や、ゲート電極となる第一導電層、コレクタ電極
となる第二導電層の膜厚形成精度に依存するが、これ自
体は真空蒸着技術やスパッタリング技術等、既存の成膜
技術をしても極めて高精度なものが得られるからであ
る。要すれば、分子線エピタキシ（MBE）技術におい
て、“原子層制御”と呼ばれ、確立しているような、極
めて高精度な膜厚調整技術を援用しても良い。

また、望ましくはエミッタ電極先端を極力小さな曲率半
径に尖鋭化するについても、適当なる基板材料とエッチ
ング液による異方性エッチングにより、十分に満足の行
くものが得られる。ただし微小機械加工技術の援用も阻
まない。

以上のように本発明は、冷電子放出型能動素子の基本構
造及びその製造方法の一つを開示するものであるが、当
該素子の使い方や組込み回路構成等をまで、限定するも
のでは決してない。既述のように、増幅、変調、発振、
スイッチング動作等に用いて良く、単位増幅器構成とし
ても、エミッタ接地の外、コレクタ接地、ゲート接地等
の基本回路を任意に選択、採用することができる。

［実施例］ 第１図には、本発明に従う冷電子放出型能動素子の基本
的な一構造例が示されている。

すでに述べたように、基板11には、少なくともエミッタ
電極13または本素子の全体構造を物理的に支持する剛性
を持つことが最低限、要求される機能であるので、絶縁
性基板であったり、逆に金属基板であって、これら基板
の主面上の適当な個所に別途に作られたエミッタ電極13
が固着されていても良いが、加工のし易さや、エミッタ
電極13と外部回路との電気的な導通の採り易さ等からす
ると、ｎ型シリコン基板等が好ましく、したがってこの
実施例でも、これを用いるものとして、市販のｎ型シリ
コン・ウエハを加工することにより、基板11の主面上に
高さ方向に隆起ないし突出する円錐形のエミッタ電極13
を形成している。半導体基板11の主面上には、エミッタ
電極の周囲を露呈させる開口のある所定の厚味の第一絶
縁膜14が形成され、その上に、同様に少なくともエミッ
タ電極先端の上方に臨む位置に所定径の開口を画するゲ
ート電極15が形成されている。

ゲート電極15の上には、同じく平面的に見てエミッタ電
極を取囲む開口を残し、所定の厚味の第二の絶縁膜16が
積層され、第二絶縁膜16の上にはさらに、エミッタ電極
の少なくとも先端近傍の上方部分を同様に露呈する開口
を持つコレクタ電極17が形成されている。

第一、第二絶縁膜14,16の材料としては、特に本質的な
観点からの限定はなく、使い易い酸化シリコン系を始
め、窒化シリコン系等、適当なるものを用いることがで
き、また、ゲート電極15、コレクタ電極17の材料として
も、タングステンその他、適当なる導電材料を使うこと
ができる。

なお、エミッタ電極13に半導体基板11の主体部を介して
外部回路の電気的な導通を採るためには、当該半導体基
板11の例えば裏面に対し、公知の技術を援用して良好な
オーミック接触を採り得る電極層18を形成すれば良い。

いずれにしても、第１図示のような断面構造となってい
ると、真空環境下とされる電子の運動空間12は、上下方
向にはおおむねエミッタ電極の先端位置とコレクタ電極
の高さ位置により規定され、横方向にはおおむねゲート
電極、コレクタ電極に開けられている開口内周縁にて規
定される容積領域となる。そして、このような素子構造
の動作を、例えば図示のように、最も一般的なエミッタ
接地動作で考えると次のようになる。

コレクタ電極17に所定値以上のコレクタ電圧Vcを印加
し、真空環境下にある電子の運動空間12に強電界を生じ
させると、エミッタ13から冷電子放出（冷陰極放出）現
像により、電子を当該運動空間12内に放出させることが
できる。

そしてこのときの電子流Icは、図中に模式的に矢印Icで
示されているように、第３図示の従来の場合とは異な
り、専ら高さ方向に最短距離ないしほぼ最短距離でコレ
クタ電極17の最も近いエッジ部分に向かうものとなり、
その量ないし大きさ、すなわちコレクタ電流|Ic|は、ゲ
ート電極15に印加される負バイアス電圧Vgの大きさに依
存して変化する。

したがって、先に第３図に即して説明した従来例と同
様、適当な値に設定した負のバイアス電圧Vgに入力交流
信号（本第１図中には図示せず）を重畳させれば、コレ
クタ17への電源線路中に直列に挿入した適当なる負荷抵
抗R_Lの両端に増幅された信号を得ることができる。

もちろん、これも先に述べたように、ゲート15に印加す
る負バイアス電圧Vgは、図示のように可変電圧源Vgを調
整することにより、固定的に与えられる固定バイアス回
路によっても良いし、エミッタ13（基板11の電極18）と
接地の間に適当なるエミッタ抵抗を直列に挿入し、ゲー
トと接地間には適当なる値のゲート抵抗を挿入すること
により、コレクタ電流の値|Ic|に応じてのエミッタ抵抗
両端の電圧降下を利用したセルフ・バイアス回路により
得ても良い。

なお、上記でコレクタ電流値に絶対値符号を付して“|I
c|"としたのは、先に符号“Ic"を電子流の符号として用
いたため、コレクタ電流とは逆方向となるからである。
また、増幅回路として通常挿入される、電源Vcの交流バ
イパス・キャパシタや、ゲート入力抵抗等は、図中から
省略している。

しかるに、本発明の素子構造は、上記のように従来と同
様の増幅動作をさせる場合について考えても、明らか
に、より高速な動作をなし得る。既述したように、第３
図示の従来例においてはそのラテラル構造の故、電子は
直線的な走行が許されず、また実際上、エミッタ電極か
ら見てゲート電極を挟み、さらに半径方向外方に遠い位
置にコレクタ電極を設けねばならないこともあって、そ
の動作速度は真空伝搬型であるにもかかわらず、固体伝
搬型の既存素子に比しても思うように上がらなかったの
に対し、本発明では上記のように、電子はほぼ直線的な
流れとなり、エミッタ−コレクタ間をほぼ最短距離で走
行することができるからである。

一方ではまた、各層14〜17の積層厚味は、既存の真空蒸
着技術やスパッタリング技術でも、必要に応じ分子線エ
ピタキシにおける原子層制御技術等をも援用することに
より、十分に薄く、かつまた制御性良く得ることができ
るので、幾何的なエミッタ−コレクタ間距離自体も従来
例に比し、大いに縮めることができる。

こうしたとこから結局、幾何的なエミッタ−コレクタ間
距離としても、またエミッタ−コレクタ間の電子の実効
走行距離としても、十分にそれらを縮め得る本発明によ
れば、エミッタ電極13から電子を引き出すに要する電界
値を確保するため、コレクタ電極17に印加せねばならな
いコレクタ電圧Vcの値をも大幅に低減することができ、
実際上、これを10〜30V程度にまで低下させることも容
易である。また、これに対応してゲート・バイアス電圧
Vgも、例えば−５〜−10V程度にまで、容易に下げるこ
とができる。

したがって、ミクロン・オーダからサブ・ミクロン・オ
ーダ以下に及ぶ設計ルールで構築させるこの種の素子と
して、絶縁の確保が容易になる外、他のメカニズムに従
う既存のソリッド・ステート・デバイスとの整合性も大
いに向上し、半導体基板11を共通基板としてのそれらデ
バイスとの混成集積化も可能とする。

ところで、本素子は、その動作原理に冷電子放出現象を
利用している点で、古典的な熱電子放出現象を利用する
電子管とは相違するが、完成された本発明素子構造を利
用する立ち場に立つと、その動作特性や使い方等は、そ
うした電子管、特に極管に関してのそれに類似する。

例えば第１図示の増幅器構成は、実際にも公知既存の三
極管における静特性に見られるように、非飽和特性とな
り、ただしより高速で、よりリニアリティの良い特性と
して得られるが、その外にも、同様に三極管に関する基
本的な増幅回路であるプレート接地、グリッド接地の両
回路をいずれも採用可能である。

増幅回路というよりはインピーダンス変換回路として低
インピーダンス出力を期待できるプレート接地に対応さ
せる場合には、本素子のコレクタ電極17を共通接地電極
にすれば良く、グリッド接地に対応させる場合には、ゲ
ート電極15を共通接地電極とすれば良い。

また、特殊な場合には、ゲートに正バイアスを印加して
使用するとか、または入力信号との重畳でゲート・バイ
アスVgを正領域まで振って使用することも考えられる
が、一般に本素子が微小素子であることを考えると、コ
レクタ損失はそれ程、単体では大きく採れないから、こ
れは余り一般的な使用方法とはならないと思われる。む
しろ、電圧増幅デバイスとして高入力インピーダンスが
要求されることが多いと考えられるので、その意味から
も、入力インピーダンスが急激に低下する正領域でのゲ
ート・バイアスVgは望ましくない。

もちろん、単位回路としてではなく、単純な多段カスケ
ード接続はもとより、例えば差動増幅回路、プッシュ・
プル回路、シャント・レギュレーティッド回路等々、本
素子を幾つか用いた組合せ回路としても、既存の三極管
に関する回路例や、場合によっては電圧駆動デバイスで
ある点で共通する既存のMOS型FET技術に関する回路例等
をも参考にすることができる。当然、単一基板上に本発
明素子を多数個集積し、それらを並列接続して一つの大
きな冷電子放出型能動素子として用いることは可能であ
り、このようにすれば、電力増幅素子としての可能性も
考えられる。なお、図中に示されるように、エミッタ電
極13の先端を極力小さな曲率半径を持つように尖鋭化す
ることは、先に述べたように、電界の集中効果を利用し
て、電界放出に必要なコレクタ電圧Vcをさらに下げるに
有効である。ただし、本素子構造は、本質的にコレクタ
電圧Vcの十分な低減効果を有するので、場合によって
は、コレクタ電圧Vcのそれ以上の低下を図るよりは、む
しろエミッションの増加を図り、別途にエミッタ電極を
作るものとして、その先端を例えば湾曲形状やスパイラ
ル形状等に加工し、適当なる材質の基板上に支持させて
も良い。これに関しては、例えばイオン・ビーム応用技
術における種々の陰極構成等を参考にすることができ
る。

以上の動作に関する有効性の外、本発明素子では当然、
その幾何的な寸法の小型化も図れ、特に高密度な集積化
を図る上で問題になる平面的な占有面積は、第３図に示
した従来例に比し、大いに縮小することができる。

第２図は、第１図示の縦型ないしヴァーティカル構造の
冷電子放出型能動素子を製造するに際し、本発明者によ
り開発された望ましい製造方法の一例を示している。

順を追って説明すると、この実施例でも、既述のように
限定的ではないが、基板11の材料としてはｎ型シリコン
を考えており、そこでまず、市販のｎ型シリコン・ウエ
ハ１を用意する。

このｎ型シリコン・ウエハ１の（100）面上に、適当な
る成膜技術、例えばスパッタ法により、将来のマスク・
ブロックとなるに適当な材料層、例えばシリコン窒化膜
（SiN）21を所定の厚味にまで堆積する。

その上に市販の適当なるレジスト膜を堆積した後、マス
ク・ブロックに要する平面形状に合わせて、所定面積、
形状（この場合、円形）にパターン化したレジスト22を
残置、形成する。ここまでの工程は第２図（Ａ）に示さ
れている。

次に、円形のレジスト22をエッチング・マスクとして、
シリコン窒化膜21を例えば弗化水素（HF）と弗化アンモ
ニウム（NH₄F）の1:7混合エッチング液によりエッチン
グし、第２図（Ｂ）に示されるように、シリコン・ウエ
ハ１の主面上に所定面積、所定厚味で、この場合、円柱
ブロック状となるマスク・ブロック23を残置、形成した
後、レジスト22を除去する。実際上、このようにして形
成されるマスク・ブロック23の平面積と厚味は、やがて
理解されるように、最終的に形成される本素子におい
て、電子の運動空間12の容積寸法を規定する一助とな
る。

シリコン・ウエハ１の（100）面上に上記のように所定
の図体のマスク・ブロック23が形成されたならば、ウエ
ハ１の全体を例えば水酸化カリウム（KOH）のエッチン
グ溶液に浸漬し、マスク・ブロック23をこのときの異方
性エッチングのマスクとして用いて、当該ウエハ１を適
当な厚味分、エッチングする。

その結果は第２図（Ｃ）に示されるようになり、既述し
た第１図示素子の基板11として必要な厚味を有する半導
体基板11が形成され残る一方、その一主面上にあって円
柱状マスク・ブロック23の下には、先端が小さな曲率半
径を持つように尖った円錐状のエミッタ電極13が所定の
高さに亘り、突出するかのように形成される。結果から
見ると、この状態では、あたかもエミッタ電極13がその
尖った先端でマスク・ブロック23を支えているかのよう
に見える。また明らかなように、形成されるエミッタ電
極の平面形状は、（100）面異方性エッチングに関して
は、マスク・ブロック23の平面形状に追従するものとな
るから、もし仮に、角錐形状のエミッタ電極13が所望さ
れるような場合には、マスク・ブロック23をあらかじめ
対応する角柱状に形成して置けば良い。

このようにして、エミッタ電極13と所定厚味の半導体基
板11が形成されたならば、用いたマスク・ブロック23を
残置させたまま、真空蒸着法やスパッタ法等、既存の成
膜技術を援用して、最終的な素子構造において第一の絶
縁層14となる層４、ゲート電極15となる層５、第二絶縁
膜16となる層６、コレクタ電極17となる層７を順次、堆
積してしまう。

結果は第２図（Ｄ）に示されているが、この工程におい
て、要求に応じ、各層４〜７の厚味を精密に制御するに
は、これもすでに述べたように、分子線エピタキシ技術
における原子層制御等を援用して良く、また、各層の材
質についても、すでに何度か述べたように、種々適当な
るものを使用することができる このような積層構造が構築されたならば、この場合、シ
リコン窒化膜製のマスク・ブロック23を先と同様、弗化
水素（HF）と弗化アンモニウム（NH₄F）の1:7混合エッ
チング液によりエッチング、除去すると、第２図（Ｅ）
に示されるように、第１図示素子の基本構造が完成す
る。

すなわち、半導体基板11の主面上の適当個所に隆起的な
いし突出的に形成されている円錐状のエミッタ電極13の
周りに、それぞれ当該エミッタ電極13を取囲むように、
そして高さ方向には第一絶縁膜14、第二絶縁膜16の厚味
によって規定される各々所定の高さ位置に、ゲート電極
15、コレクタ電極17が積層形成された構造が得られる。
当然のことながら、マスク・ブロック23が除去された後
に生ずる空間は、その一部は電子の運動空間12を画成す
る。なお、基板11の裏面に形成するオーミック電極18に
関しては、上記製作例では述べなかったが、適当なる工
程において適当なる公知既存の導電層形成技術により、
これを付着させることができる。

また、マスク・ブロック23の第２図（Ｃ）に至るまでの
初期のパターン化ないしエッチング工程において、特に
アスペクト化の高いレジスト加工が可能なＸ線リソグラ
フィを用いるような場合には、これによって所定面積、
所定の厚味に加工したレジスト膜そのものをマスク・ブ
ロック23として使用することができ、こうした場合に
は、さらに工程が簡単化する。

いずれにしても、第２図に即して説明した製造方法によ
ると、リソグラフィ技術を援用する工程、特に繰返し適
用すると寸法誤差要因の発生し易いパターン転写工程
（直接描画法を含む）は、原則としてマスク・ブロック
23を形成する際のただ一回で良い。

そのため、この製造方法によると、第１図に示したよう
な本発明の冷電子放出型能動素子を作成するに際し、単
に上記のように工程そのものが簡単になるだけではな
く、エミッタ電極12に対するゲート電極15、コレクタ電
極17の各相対位置精度を極めて高く採ることができる。
これらの精度が高いと望ましいことはすでに述べたの
で、最早、繰返さない。

最後に、上記実施例においては、エミッタ電極13の上方
空間にあって平面的に見ると該エミッタ電極13を取囲む
ように設けられるゲート電極15、コレクタ電極17の内縁
は、周方向に連続して一様な円輪郭を描くことを想定し
たが、上から見るとあたかも歯車のように、周方向に適
宜な間隔で半径方向内方に突出する部分と引っ込む部分
との繰返し構成となっているとか、一部ないし数ケ所だ
け、他とは異なる輪郭形状となっている等、円以外の輪
郭形状を採って良いこともある。

これは主として、電界の局所的な調整、ひいては素子と
しての特性調整のために用いる手法となり得る。

また、第一、第二絶縁膜14,16を形成すべき絶縁膜4,6
に、マスク・ブロック23と同じ材質か、または当該マス
ク・ブロック23の除去の際に適当量、サイド・エッチン
グされ得る材質を用いると、第２図（Ｄ）から最終的な
第２図（Ｅ）の過程においてマスク・ブロック23を除去
した際、これら第一、第二絶縁膜14,16のエミッタ電極
に臨む半径方向内縁は、第２図（Ｅ）および第１図に示
されているように、ゲート電極15、コレクタ電極17の内
縁よりも若干、半径方向外方に引っ込み、逆に言えばゲ
ート電極15、コレクタ電極17の内縁がある程度、電子の
運動空間12の中に露出的に突出するので、電界の制御や
電子流の収集に都合の良い形態になる。

【図面の簡単な説明】

第１図は本発明により構成される冷電子放出型能動素子
の基本構造ないし望ましい一実施例の概略構成図， 第２図は第１図示素子を製造するために開発された本発
明製造方法の説明図， 第３図は従来における冷電子放出型能動素子の原理説明
を兼ねる概略構成図， である。 図中、11は素子としての基板、12は真空環境下に置かれ
る電子の運動空間、13はエミッタ電極、14は第一の絶縁
膜、15はゲート電極、16は第二の絶縁膜、17はコレクタ
電極、23はマスク・ブロック、である。

Claims (7)

【特許請求の範囲】
1. 【請求項１】真空中において、エミッタ電極とコレクタ
   電極間に印加した電界により、冷電子放出現象によって
   該エミッタ電極から引き出した電子の運動を、該エミッ
   タ電極と上記コレクタ電極の間に設けたゲート電極に印
   加するゲート電圧により制御する冷電子放出型能動素子
   であって； 上記エミッタ電極は、素子の物理的な支持部材となる基
   板上の所定個所に形成され； 上記コレクタ電極は、上記エミッタ電極から高さ方向に
   離間しながら、平面的に見ると該エミッタ電極を取囲む
   ように形成されて、該コレクタ電極と上記エミッタ電極
   との間に高さ方向に電子の運動空間が形成される一方； 上記ゲート電極は、上記高さ方向に相臨むコレクタ電極
   とエミッタ電極間に印加する電圧により、上記電子の運
   動空間に与えられる電界を制御可能なように、上記高さ
   方向において該コレクタ電極と該エミッタ電極の間の高
   さ位置に設けられていること； を特徴とする冷電子放出型能動素子。
2. 【請求項２】基板は半導体基板であり、エミッタ電極は
   該半導体基板の主面を加工して形成されていること； を特徴とする請求項１に記載の冷電子放出型能動素子。
3. 【請求項３】エミッタ電極は基板とは別の材料の部材で
   あり、該基板に対して物理的に固定されていること； を特徴とする請求項１に記載の冷電子放出型能動素子。
4. 【請求項４】エミッタ電極の先端は小さな曲率半径を持
   つ微小円錐形に加工されていること； を特徴とする請求項１から３までのいずれか一つに記載
   の冷電子放出型能動素子。
5. 【請求項５】基板とゲート電極の間には第一の絶縁膜
   が、ゲート電極とコレクタ電極の間には第二の絶縁膜が
   形成されていること； を特徴とする請求項１から４までのいずれか一つに記載
   の冷電子放出型能動素子。
6. 【請求項６】真空中において、エミッタ電極とコレクタ
   電極間に印加した電界により、冷電子放出現象によって
   該エミッタ電極から引き出した電子の運動を、該エミッ
   タ電極と上記コレクタ電極の間に設けたゲート電極に印
   加するゲート電圧により制御する冷電子放出型能動素子
   の製造方法であって； 半導体基板の主面上に所定の面積と厚味を有するマスク
   ・ブロックを形成する工程と； 該マスク・ブロックをエッチング・マスクとして上記半
   導体基板をエッチングし、該マスク・ブロックの下にエ
   ミッタ電極を形成する工程と； 上記エミッタ電極形成後も該マスク・ブロックを残置さ
   せたまま、上記半導体基板上に第一の絶縁膜、該第一絶
   縁膜の上にゲート電極となる第一の導電層、該第一導電
   層の上に第二の絶縁膜、該第二絶縁膜の上にコレクタ電
   極となる第二の導電層を順次、積層形成する工程と； 該積層形成後、上記マスク・ブロックを除去する工程
   と； を有して成る冷電子放出型能動素子の製造方法。
7. 【請求項７】マスク・ブロックをマスクとする半導体基
   板のエッチングは異方性エッチングとし、これにより形
   成されるエミッタ電極を、先端において小さな曲率半径
   となる円錐形状とすること； を特徴とする請求項（６）に記載の冷電子放出型能動素
   子の製造方法。