JPH01300558A

JPH01300558A - 冷電子放出型能動素子及びその製造方法

Info

Publication number: JPH01300558A
Application number: JP63131138A
Authority: JP
Inventors: Junji Ito; 順司伊藤; Koichiro Otori; 紘一郎鳳
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1988-05-27
Filing date: 1988-05-27
Publication date: 1989-12-05
Anticipated expiration: 2010-04-26
Also published as: JPH0738438B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、冷電子放出ないし冷陰極放出と呼ばれる強電
界放出現象を利用し、真空中に引き出した電子の運動を
当該電界により制御して、人力信号の増幅、変調動作や
選択的な遮断動作（スイッチング）を行なわせる冷電子
放出型能動素子における改良に関する。

［従来の技術］昨今、Ｈ，Ｆ、　Ｇｒａｙ、　Ｇ、Ｊ、Ｃａｍｐｉｓｊ
の両氏により、“Ｍａｔｅｒｉａｌ　Ｒｅ５ｅａｒｃｈ
　Ｓｏｃ、Ｓｙｍｐ、７６（１９８７）２５”にて報告
された新たなる原理に従う電気信号処理用の能動素子と
して、冷電子放出現象を利用したものがある。

これをまず第３図に即し、断面構造的に説明すると、半
導体基板３１の表面を加工して形成した円錐状のエミッ
タ電極３２があり、このエミッタ電極３２が存在してい
る個所を除いて半導体基板表面に形成した絶縁膜３５の
上には、当該エミッタ電極３２を平面的に取囲むように
、ゲート電極３３、コレクタ電極３４が同一平面内にて
同心円状に順次、形成されている。

こうした素子構造は、真空環境下に密封された後、最も
基本的なエミッタ接地増幅回路として説明すると、図示
のように、負荷抵抗Ｒ，を介してエミッターコレクタ間
にコレクタ電圧ＶＣを、またエミッターゲート間に適当
な負のゲート・バイアス電圧Ｖｇを印加して動作させる
。

すなわち、エミッターコレクタ間に印加された＊亡者半
制御される。　　　　　　　　　　　　、−７７りした
がって換言すると、動作そのものは古典的τ 内の入力交流信号Ｓｉｎを重畳（ちょうじよう）すれば
、そうした三極管におけるカソード接地動作と同様、負
荷抵抗Ｒ１，の両端に増幅された信号を得ることができ
、また、これから推して、図示のエミッタ接地回路以外
、−ト記文献に報告はないが、電子管回路のプレート接
地に相当するコレクタ接地回路や、グリッド接地に相当
するゲート接地回路等も組むことができる。当然、機能
としても、変調や発振、論理回路動作に最適なスイッチ
ング動作等、種々の動作を期待することができる。

ゲート・バイアスＶｇに関しても、図示のように調整可
能なＣ電源による固定バイアスの外、エミッタと接地間
に適当なる値の抵抗を挿入してのセルフ・バイアスも図
り得るし、場合によってはポジティブ・バイアス型の素
子とすることも可能である。もっとも周知のように、ゲ
ート電位が正領域に入ると、内部で正帰還現象を生起し
、入力インピーダンスが極端に低下する外、最大コレク
タ損を上回ることも考えられるので、これは一般に、極
めて特殊な場合に相当する。

ところで、各電極の名称に（＝ｊいては、報告されたば
かりの素子であるので特に定められたものはないが、本
素子が上記のように本質的には電圧制御型のデバイスで
あって、少なくとも真空中への電界放出現象を利用して
いることからすれば、上記のようにエミッタ、コレクタ
というような、通常のバイポーラ・トランジスタを想起
させる名称よりは、むしろ、コレクタはプレート、エミ
ッタはカソードと呼んだ方が感覚的にはふされしいかも
知れない。ただし本書においては、上記報告を尊重し、
そわとの対応を採る意味からも、エミッタ、コレクタな
る名称をそのまま踏襲する。同様にゲートについても、
これに代えてグリッドという名称を採用可能ではあろう
が、構造的には１撃の電子管のように、文字通り“格子
”状をしている必要はないので、これはそのまま、ゲー
トなる名称でも良いと考える。

なお、こうした冷電子放出型能動素子のゲート電圧をパ
ラメータとしたコレクタ電圧−コレクタ電流静特性は、
三極管間様、非飽和特性を示す。

［発明が解決しようとする課題］真空中では、電子を加速する電界を大きくすることによ
り、固体中を伝搬する電子よりもその速度を容易に高め
ることができる。

したがって、上記第３図に示されるような、新たに提案
された冷電子放出型能動素子は、固体中の電子の挙動を
利用するＦＥＴその他、既存の固体半導体デバイスに比
し、原理的にはより高速な能動素子となり得べき可能性
を有している。

また、電圧駆動型であって、バイポーラ・トランジスタ
のように電流駆動型ではないため、高入力インピーダン
スを得るのも容易であり、入出力分離も取り易い。

しかし実際には、第３図示構造のままではなお改良を要
する点が多々あり、特に、図示されているような、言わ
ばラテラル構造に由来する欠点は深刻であった。

すなわち、第３図示の冷電子放出型能動素子では、エミ
ッタ３２、ゲート３３、コレクタ３４が結局は基板平面
に沿って横方向に順次配置されたラテラル構造となって
いるので、エミッタ３２から見ると、コレクタ３４は必
ずゲート３３を挟んでその外側になければならず、また
ゲート−コレクタ間は絶縁確保のため、ある一定距離以
下には短縮てきないことから、どうしてもエミッターコ
レクタ間距離が長目となる。

一方、冷電子放出に要する′電界値は、一般に室温でｌ
０Ａｖ／ｍ以上とされていて、この第３図示の素子でも
この値は確保しなければならないが、当該電界値はまた
、コレクタ電圧ｖｃをエミッターコレクタ間距離で除し
たものとして得られるから、上記のようにエミッターコ
レクタ間距離が長目になると、コレクタに印加するコレ
クタ電圧■６の値も大きくせねばならない。

実際にも、−ト記文献に報告されている値をみると、何
と、約３００ｖものコレクタ電圧を要求している。本素
子は、各部の寸法がせいぜいミクロン・オーダから、時
としてサブ・ミクロン・オーダ以下の設計ルールに従っ
て構成されるものなので、こうした電圧値は如何ぜん、
高さに過ぎ、絶縁の確保−つとっても、かなりな困難に
なる。

また、一種の集積回路として、他の既’Ｊｒの固体半導
体デバイスと共通基板−Ｌに搭載しようと図っても、そ
れら他の固体半導体デバイスの電源電圧オーダとは差が
あり過ぎて、整合性は極めて悪くなる。無理と言った方
が良い。

一方ではまた、上記のようなラテラル構造は、この種の
素子に本質的に期待できる筈の高速動作性をもＨｌうこ
とになる。

何とならば、第３図示の素子では、同図中に矢印１ｃで
模式的に示したように、エミッタ３２からコレクタ３４
に向かう電子流■。は、ゲート３３の上方をまたぐよう
に、あたかも円弧軌道を描くため、こと、この電子流Ｉ
Ｃに関してのエミッターコレクタ間実効走行距離は、上
記のように幾何的に定義し得るエミッターコレクタ間の
直線距離よりもさらに長くなるからである。現に今の所
、この冷電子放出原理に従うデバイスとして、既存のト
ランジスタ等の動作速度を越えたとの報告はない。

さらに、上記したようなラテラル構造は、当然のことな
がら、単位素子あたりの占有面積を大きくし、その縮小
化にも限界を生むことから、将来的にこの種の素子の集
積化を考えた場合、決して有利な構造とはなり得ない。

本発明はこのように、原理的には極めて優れた能動素子
と認められながらも、現実的には上記したような物理的
ないし機械的構造に由来する欠点の故、思った程の特性
が得られていなかった冷電子放出型能動素子において、
それら欠点を除去することにより、その本来の優秀な特
性を抽出するべく成されたものである。

［課題を解決するための手段］本発明は上記目的を達成するため、端的に言えば従来の
ラテラル構造を止め、新たに、一種の三次元構造とも言
えるヴアーティカル構造の冷電子放出型能動素子を提案
する。

すなわち、エミッタ電極（ひいては素子全体）を物理的
、機械的に支持する基板に対し、高さ方向に順にゲート
電極、コレクタ電極を積層した構造を開示する。もちろ
ん、エミッタ電極とゲート電極の間、ゲート電極とコレ
クタ電極の間の高さ方向距離は所定の値とし、一般には
エミッタ電極を支持する基板とゲート電極の間に形成し
た絶縁膜の厚味と、ゲート電極とコレクタ電極の間に形
成した絶縁膜の厚味により、これら所要の離間距離を得
る。

ただし、第３図に示した従来例においては、エミッタ電
極は半導体基板を加工して作ることに限定されているが
、本発明においてはこうした限定は施さない。もちろん
、取扱いの容易さや、場合によっての集積化、他の固体
半導体デバイスとの混成化等を図る上では、こうした半
導体基板（ガリウム砒素（ＧａＡｓ）系等の半絶縁基板
を含む）の採用が有利ではあるが、この種のデバイスの
原理からして、エミッタ電極から冷電子放出が起きれば
良いので、タングステン等、適当ふる金属製で、所要の
針形状をしたようなエミッタ電極を絶縁基板の上に立て
たり、逆に金属基板の上に立てたりしても良い。したが
って、最も基本的には、基板はあくまで、少なくとも物
理的な剛性を確保する機能を持てば良い。

ただし、エミッタ電極の形状については、古くから電界
放出メカニズムにつき、電界の集中効果として議論され
ているように、先端がなるべく小さい曲率半径に尖鋭化
されていることが望ましい。このようにすると、コレク
ターエミッタ間に発生すべき電界の大きさは、単にコレ
クタ電圧を当該エミッターコレクタ間距離で除しただけ
ではなく、それをおおむね、当該曲率半径倍とし得るの
で、エミッターコレクタ間距離を実効的にさらに縮め得
たことになり、ひいてはコレクタ印加電圧をその分、さ
らに低減することができる。

本発明は次いで、このように構造的に最も望、・しい基
本構造を開示するだけではなく、実際にこのヴアーティ
カル構造を得る上で有効な製造方法をも開示する。

すなわち、基板として半導体基板（いわゆる半絶縁性基
板を含む）上に所定の面積と厚味を有するマスク・ブロ
ックを形成し、このマスク・ブロックをエッチング・マ
スクとして上記基板をエツチングし、マスク・ブロック
の下にエミッタ電極を形成した後、当該マスク・ブロッ
クを除去することなく残置させたまま、上記基板上に、
第一絶縁膜、該第一絶縁膜の上にゲート電極となる第一
導電層、該第一導電層の上に第二絶縁膜、該第二絶縁膜
の上にコレクタ電極となる第二導電層を順次、積層形成
し、その後に始めて、上記マスク・ブロックを除去する
という製造方法を提案する。マスク・ブロックは、加工
されたエツチング・レジスト層そのものでも、このレジ
スト層を利用して加工された他の物質層でも良い。

［作用および効果］本発明によって構成された、言わばヴアーティカル型の
冷電子放出型能動素子は、エミッタ電極の周りにゲート
電極、コレクタ電極が順次、高さ方向に積み上げられた
形となるため、既述した従来のラテラル型素子に比し、
エミッターコレクタ間離間距離を大いに縮め得、要すれ
ば容易に十分の一以下にまでも縮めることができる。

その結果、必要とされるコレクタ印加電圧も大いに低減
でき、実際上、要すればｌＯ〜３０Ｖ程度のオーダにす
ることができる。対応してゲート・バイアスも、−５〜
−１０Ｖ程度のオーダに適正な値を見付けることができ
る。

この程度にまで必要な電源電圧が低電圧化してくると、
既存の他のソリッド・ステート素子との整合性も満足な
程度になり、同一の半導体基板上にこれらを混成集積化
することも容易となる。

さらに、幾何的なエミッターコレクタ間離間距離を縮め
得るのみならず、コレクタ電流を生む′電子流も、従来
例におけるように円弧を描く必要もなく、はとんど直線
的に流れれば良いので、当該放出電子の実効走行距離も
大いに縮まり、エミッタからコレクタに向け、はぼ最短
距離で走行し得ることになって、素子としての高速性能
は一気に高まる。

事実、本発明によると、電子の実効走行距離は容すにサ
ブ・ミクロン・オーダからそれ以下にでき、その他の要
因を考えても、素子印体と１７での動作速度はテラ・ヘ
ルツ・オーダ以」二にもなり得る。これは従来報告され
ている既存の能動素子の中でも最高速度を呈するソリッ
ド・ステー］・・デバイスに迫るか、これを追い抜く速
さである。

もっとも、こうした素子を用いての能動回路としての動
作速度は、浮遊容量等を含めた周辺回路網の時定数が支
配的になるため、低下する傾向を免れないが、それでも
、素子印体としての動作速度が速い程、有利なことは言
うまでもない。

さらに、上記のように本発明では、エミッタ電極に対し
、ゲート電極、コレクタ電極を縦積み構成としているの
で、集積化に際ｌノて最も大きな密度低減要因となる横
方向の千位素了あたりの占有面積はこわを大幅に縮小し
得、十分なる高集積化を図ることができる。

このようにまず、本願の“物“ないし装置としての発明
は、この種の冷電子放出型能動素子の将来に向（・ツて
の基本構造を提示するものとして、極めて顕著なる効果
を有１へ各種応用機器の発展ン大いに寄与するものと思
われる。

一方、本発明素子の製造方法として、同様に要旨構成中
に記載されるように、本発明者が開示する手法を採用す
ると、上記のように優れた素子をさらに高精度かつ再現
性良く製造することができ、コストの低廉化をも約束す
るものとなる。

すなわち、本発明者は、半導体基板（半絶縁性基板を含
む）そのものを加工してエミッタ電極を作るに際し、用
いたブロック状のマスクを残したまま、当該半導体基板
のトに順次、第一絶縁膜、ゲート電極となる第一導電層
、第二絶縁膜、コレクタ電極となる第二導電層を一連に
積層形成してしまい、その後に始めて、当該マスク・ブ
ロックの除去を図るという手法を開示しているので、エ
ミッタ電極に対し、ゲート電極やコレクタ電極を形成す
る各工程ごとに、当該エミッタ電極に対する個々の位置
決めをなす必要がなく、一種の自己整合状態を薪持した
まま、全ての電極層とそれらの間の絶縁膜を形成するこ
とができ、ために、これらの寸法精度を極めて高いもの
にすることができる。当然、マスク・ブロックを除去し
た後に表れる空間、つまりは真空環境下に置かれる電子
の運動空間も、幾何的な寸法精度を極めて高く保って画
成することができる。

このような製造方法は、単に製造方法それ自体としての
簡便化を生むのみならず、製作される素子の特性の均質
化、高精度化をも招き得る。

例えば同一仕様の素子の間では、コレクタ電極を始め、
種々の電気的特性は極カ一定であってほしい。ところが
、この種の冷電子放出型能動素子では、電子の運動空間
に印加される電界の変動に極めて敏感で、言い換えると
ゲート電極、コレクタ電極に印加される電圧の変動はも
とにす、工ミッタ電棒に対するゲート電極、コレクタ電
極の幾何的な位置変動に対し、極めて敏感である。

したがって、いくら単一レベルあたりは高開度な電子ビ
ーム・リソグラフィやＸ線リソグラフィ技術を援用して
も、これを各層形成時に繰返し使用した場合にはその累
１４′１誤差も莫迦にならず、素子としての電気的な特
性にもばら付きを生み易いが、本発明者が開示する上記
の製造方法によれば、平面的に見てエミッタ′ｒｒｉ極
に対するゲート、コレクタの各電極の横方向位置は、現
在のりソグラフィ技術にて得られる一回あたりの最高粒
度（一般には最早、０．０５）ｍ程度まで得られる）で
極めて高開度に決めることができる。エミッタ電極形成
のために当初、マスク・ブロックを形成するときにのみ
、そうしたりソグラフイ技術を一回だけ、応用すれば良
いからである。

このようにして横方向の位置決めに関し、高開度が保証
されれば、厚味については心配がない。

高さ方向の各層間離間距離は、第一、第二の絶縁膜の形
成厚味や、ゲート電極となる第一導電層、コレクタ電極
となる第二導電層の膜厚形成ｊＩＩＦ度に依存するが、
これ自体は真空蒸着技術やスパッタリング技術等、既存
の成膜技術をしても極めて高開度なものが得られるから
である。要すれば、分子線エピタキシ（ＭＢＥ）技術に
おいて“原子層制御”と呼ばれ、確立しているような、
極めて高開度な膜厚調整技術を援用しても良い。

また、望ましくはエミッタ電極先端を極力小さな曲率半
径に尖鋭化するについても、適当なる基板材料とエツチ
ング液による異方性エツチングにより、十分に満足の行
くものが得られる。ただし微小機械加工技術の援用も阻
まない。

以上のように本発明は、冷電子放出型能動素子の基本構
＠及びその製造方法の一つを開示するものであるが、当
該素子の使い方や組込み回路構成等をまで、限定するも
のでは決してない。既述のように、増幅、変調、発振、
スイッチング動作等に用いて良く、単位増幅器構成とし
ても、エミッタ接地の外、コレクタ接地、ゲート接地等
の基本回路を任意に選択、採用することができる。

［実　施　例］第１図には、本発明に従う冷電子放出型能動素子の基本
的な一橋造例が示されている。

すでに述べたように、基板１１には、少なくともエミッ
タ電８ｉ１３または本素子の全体構造を物理的に支持す
る剛性を持つことが最低限、要求される機能であるので
、絶縁性基板であったり、逆に金属基板であって、これ
ら基板の主面上の適当な個」訴に別途に作られたエミッ
タ電極１３が固着されていても良いが、加工のし易さや
、エミッタ電極１３と外部回路との電気的な導通の採り
易さ等からすると、ｎ型シリコン基板等が好ましく、シ
たがってこの実施例でも、これを用いるものとして、市
販のｎ型シリコン・ウェハを加工することにより、基板
１１の主面上に高さ方向に隆起ないし突出する円錐形の
エミッタ電極１３を形成している。

半導体基板ＩＩの主面上には、エミッタ電極の周囲を露
呈させる開口のある所定の厚味の第一絶縁１１Ｑ１４が
形成され、その上に、同様に少なくともエミッタ電極先
端の上方に臨む位置に所定径の開口を画するゲート電極
１５が形成されている。

ゲート電極１５の上には、同じく平面的に見てエミッタ
電極を取囲む開口を残し、所定の厚味の第二の絶縁膜１
６が積層され、第二絶縁膜１６の上にはさらに、エミッ
タ電極の少なくとも先端近傍の上方部分を同様に露呈す
る開口を持つコレクタ電極１７が形成されている。

第一、第二絶＆！膜１４．１６の材料としては、特に木
質的な観点からの限定はなく、使い易い酸化シリコン系
を始め、窒化シリコン系等、適当なるものを用いること
ができ、また、ゲート電極１５、コレクタ電極１７の材
料としても、タングステンその他、適当なる導電材料を
使うことができる。

なお、エミッタ電極１３に半導体基板１１の主体部を介
して外部回路の電気的な導通を採るためには、当該半導
体基板１１の例えば裏面に対し、公知の技術を援用して
良好なオーミック接触を採り得る電極層Ｉ８を形成すれ
ば良い。

いずれにしても、第１図示のような断面構造となフてい
ると、真空環境下とされる電子の運動空間１２は、上Ｆ
方向にはおおむねエミッタ電極の先端位置とコレクタ電
極の高さ位置により規定され、横方向にはおおむねゲー
ト電極、コレクタ電極に開けられている開口内周縁にて
規定される容積領域となる。そして、このような素子構
造の動作を、例えば図示のように、最も一般的なエミッ
タ電極を生じさせると、エミッタ１３から冷電子放出（
冷陰極放出）現象により、電子を当該運動空間１２内に
放出させることができる。

そしてこのときの電子流ｒｃは、図中に模式的に矢印Ｉ
Ｃで示されているように、第３図示の従来の場合とは異
なり、専ら高さ方向に最短距離ないしほぼ最短距離でコ
レクタ電極１７の最も近いエツジ部分に向かうものとな
り、その量ないし大きさ、すなわちコレクタ電流１１ｃ
Ｉは、ゲート電極１５に印加される負バイアス電圧Ｖｇ
の大きさに依存して変化する。

したがって、先に第３図に即して説明した従来例と同様
、適当な値に設定した負のバイアス電圧Ｖｇに入力交流
信号（本第１図中には図示せず）を重畳させれば、コレ
クタ■７への電源線路中に直列に挿入した適当なる負荷
抵抗ＲＬの両端に増幅された信号を得ることができる。

られる固定バイアス回路によっても良いし、エミッタ１
３（基板１１の電１ｊ）１１８）と接地の間に適当なる
エミッタ抵抗を直列に挿入し、ゲートと接地間には適当
なる値のゲート抵抗を挿入することにより、コレクタ電
流の値１１ｃＩに応じてのエミッタ抵抗両端の電圧降下
を利用したセルフ・バイアス回路により得ても良い。

なお、上記でコレクタ電流値に絶対値符号を付して“Ｉ
ＩｃＩ”としたのは、先に符号“ＩＣ”を電子流の符号
として用いたため、コレクタ電流とは逆方向となるから
である。また、増幅回路として通常挿入される、電源ｖ
ｃの交流バイパス・キャパシタや、ゲート人力抵抗等は
、図中から省略している。

しかるに、本発明の素子構造は、上記のように従来と同
様の増幅動作をさせる場合について考えても、明らかに
、より高速な動作をなし得る。既りタ電極を設けねばな
らないこともあって、その動作速度は真空伝搬型である
にもかかわらず、固体伝搬型の既存素子に比しても思う
ように上がらなかったのに対し、本発明では上記のよう
に、電子はほぼ直線的な流れとなり、エミッターコレク
タ間をほぼ最短距離で走行することができるからである
。

一方ではまた、各層１４〜１７の積層厚味は、既存の真
空蒸着技術やスパッタリング技術でも、必要に応じ分子
線エピタキシにおける原子層制御技術等をも援用するこ
とにより、十分に薄く、かつまた制御性良く得ることが
できるので、幾何的なエミッターコレクタ間距離自体も
従来例に比し、大いに縮めることができる。

こうしたことから結局、幾何的なエミッターコレクタ間
距離としても、またエミッターコレクタ電圧ｖｃの値を
も大幅に低減することができ、実際上、これをｌＯ〜３
０Ｖ程度にまで低下させることも容易である。また、こ
れに対応してゲート・バイアス電圧Ｖｇも、例えば−５
〜−１ＯＶ程度にまで、容易に下げることができる。

したがって、ミクロン・オーダからサブ・ミクロン・オ
ーダ以下に及ぶ設計ルールで構築されるこの種の素子と
して、絶縁の確保が容易になる外、他のメカニズムに従
う既存のソリッド・ステー１・・デバイスとの整合性も
大いに向上し、半導体基板１１を共通基板としてのそれ
らデバイスとの混成集積化も可能とする。

ところで、本素子は、その動作原理に冷電子放出現象を
利用している点で、古典的な熱電子放出現象を利用する
電子管とは相違するが、完成された本発明素子構造を利
用する立ち場に立つと、そ非飽和特性となり、ただしよ
り高速で、よりリニアリティの良い特性として得られる
が、その外にも、同様に三極管に関する基本的な増幅回
路であるプレート接地、グリッド接地の両回路をいずれ
も採用可能である。

増幅回路というよりはインピーダンス変換回路として低
インピーダンス出力を期待できるプレート接地に対応さ
せる場合には、本素子のコレクタ電極１７を共通接地電
極にすれば良く、グリッド接地に対応させる場合には、
ゲート電極１５を共通接地電極とすれば良い。

また、特殊な場合には、ゲートに正バイアスを印加して
使用するとか、または入力信号との重畳でゲート・バイ
アスＶｇを正領域まで振って使用することも考えられる
が、一般に本素子が微小素子であることを考えると、コ
レクタ損失はそれ程、からも、入力インピーダンスが急
激に低下する正領域でのゲート・バイアスＶｇは望まし
くない。

もちろん、単位回路としてではなく、単純な多段カスケ
ード接続はもとより、例えば差動増幅回路、ブツシュ・
プル回路、シャント・レギュレーティッド回路等々、本
素子を幾つか用いた組合せ回路としても、既存の三極管
に関する回路例や、場合によっては電圧駆動デバイスで
ある点で共通する既存のＭＯ３型ＦＥＴ技術に関する回
路例等をも参考にすることができる。当然、単一基板上
に本発明素子を多数個集積し、それらを並列接続して一
つの大きな冷電子放出型能動素子として用いることは可
能であり、このようにすれば、電力増幅素子としての可
能性も考えられる。

なお、図中に示されるように、エミッタ電極１３の先端
を極力小さな曲率半径を持つように尖鋭化は、本質的に
コレクタ電圧ＶＣの十分な低減効果を有するので、場合
によっては、コレクタ電圧ｖｃのそれ以上の低下を図る
よりは、むしろエミッションの増加を図り、別途にエミ
ッタ電極を作るものとして、その先端を例えば湾曲形状
やスパイラル形状等に加工し、適当なる材質の基板上に
支持させても良い。これに関しては、例えばイオン・ビ
ーム応用技術における種々の陰極構成等を参考にするこ
とができる。

以上の動作に関する有効性の外、本発明素子では当然、
その幾何的な寸法の小型化も図れ、特に高密度な集積化
を図る上で問題になる平面的な占有面積は、第３図に示
した従来例に比し、大いに縮小することができる。

第２図は、第１図示の縦型ないしヴアーティカル構造の
冷電子放出型能動素子を製造するに際し、本発明者によ
り開発された望ましい製造方法のｎ型シリコン・ウェハ
１を用意する。

このｎ型シリコン・ウェハ１の（１００）面上に、適当
なる成膜技術、例えばスパッタ法により、将来のマスク
・ブロックとなるに適当な材料層、例えばシリコン窒化
膜（ＳｉＮ）２１を所定の厚味にまで堆積する。

その上に市販の適当なるレジスト膜を堆積した後、マス
ク・ブロックに要する平面形状に合わせて、所定面積、
形状（この場合、円形）にパターン化したレジスト２２
を残置、形成する。ここまでの工程は第２図（Ａ）に示
されている。

次に、円形のレジスト２２をエッチング・マスクとして
、シリコン窒化膜２１を例えば弗化水素（ＨＦ）と弗化
アンモニウム（ＮＨ４Ｆ）のｌニア混合エツチング液に
よりエツチングし、第２図（Ｂ）に示されるように、シ
リコン・ウェハ１の主面上に所定面がて理解されるよう
に、最終的に形成される本素子において、電子の運動空
間１２の容積寸法を規定する一助となる。

シリコン・ウェハ１の（１００）面上に上記のように所
定の図体のマスク・ブロック２３が形成されたならば、
ウェハ１の全体を例えば水酸化カリウム（にＯＨ）のエ
ツチング溶液に浸漬し、マス゛り・ブロック２３をこの
ときの異方性エツチングのマスクとして用いて、当該ウ
ェハ１を適当な厚味分、エツチングする。

その結果は第２図（Ｃ）に示されるようになり、既述し
た第１図示素子の基板１１として必要な厚味を有する半
導体基板１１が形成され残る一方、その−主面上にあっ
て円柱状マスク・ブロック２３の下には、先端が小さな
曲率半径を持つように尖った円錐状のエミッタ電極１３
が所定の高さに亘り、突るエミッタ電極の平面形状は、
（ｉ　ｏｏ）面異方性エツチングに関しては、マスク・
ブロック２３の平面形状に追従するものとなるから、も
し仮に、角錐形状のエミッタ電極１３が所望されるよう
な場合には、マスク・ブロック２３をあらかじめ対応す
る角柱状に形成して置けば良い。

このようにして、エミッタ電極１３と所定厚味の半導体
基板１１が形成されたならば、用いたマスク・ブロック
２３を残置させたまま、真空蒸着法やスパッタ法等、既
存の成膜技術を援用して、最終的な素子構造において第
一の絶縁膜Ｉ４となる層４、ゲート電極１５となる層５
、第二絶縁膜１６となる層６、コレクタ電極１７となる
層７を順次、堆積してしまう。

結果は第２図（Ｄ）に示されているが、この工程におい
て、要求に応じ、各層４〜７の厚味を精密ることができ
る。

このような積層構造が構築されたならば、この場合、シ
リコン窒化膜製のマスク・ブロック２３を先と同様、弗
化水素（ＩＩＦ）と弗化アンモニウム（Ｎ）１４Ｆ）の
１ニア混合エツチング液によりエツチング、除去すると
、第２図（Ｅ）に示されるように、第１図示素子の基本
構造が完成する。

すなわち、半導体基板１１の主面上の適当個所に隆起的
ないし突出的に形成されている円錐状のエミッタ電極１
３の周りに、それぞれ当該エミッタ電極１３を取囲むよ
うに、そして高さ方向には第一絶縁膜１４、第二絶縁膜
１６の厚味によって規定される各々所定の高さ位置に、
ゲート電極１５、コレクタ電極Ｉ７が積層形成された構
造が得られる。当然のことながら、マスク・ブロック２
３が除去された後−に生ずる空間は、その一部が電子の
運動空間１２を存の導電層形成技術により、これを付着
させることができる。

また、マスク・ブロック２３の第２図（Ｃ）に至るまで
の初期のパターン化ないしエツチング工程において、特
にアスペクト比の高いレジスト加工が可能なＸ線リング
ラフィな用いるような場合には、これによって所定面積
、所定の厚味に加工したレジスト膜そのものをマスク・
ブロック２３として使用することができ、こうした場合
には、さらに工程が簡単化する。

いずれにしても、第２図に即して説明した製造方法によ
ると、リソグラフィ技術を援用する工程、特に繰返し適
用すると寸法誤差要因の発生し易いパターン転写工程（
直接描画法を含む）は、原則としてマスク・ブロック２
３を形成する際のただ一回で良い。

そのため、この製造方法によると、第１図に示了−了し
たような本発明の冷電子放出型能動素子を作成“　１を極めて高く採ることができる。これらの精度が高いと
望ましいことはすでに述べたので、最早、繰返さない。

最後に、上記実施例においては、エミッタ電極１３の上
方空間にあって平面的に見ると該エミッタ電極１３を取
囲むように設けられるゲート電極４５、コレクタ電極１
７の内縁は、周方向に連続して−様な内輪郭を描くこと
を想定したが、上から見るとあたかも歯車のように、周
方向に適宜な間隔で半径方向内方に突出する部分と引っ
込む部分との繰返し構成となっているとか、一部ないし
数ケ所だけ、他とは異なる輪郭形状となっている等、円
以外の輪郭形状を採って良いこともある。

これは主として、電界の局所的な調整、ひいては素子と
しての特性調整のために用いる手法となり得る。

ると、第２図（Ｄ）から最終的な第２図（Ｅ）の過程に
おいてマスク・ブロック２３を除去した際、これら第一
、第二絶縁膜１４　、１６のエミッタ電極に臨む半径方
向内縁は、第２図（Ｅ）および第１図に示されているよ
うに、ゲート電極１５、コレクタ電極１７の内縁よりも
若干、半径方向外方に引っ込み、逆に言えばゲート電極
１５、コレクタ電極１７の内縁がある程度、電子の運動
空間１２の中に露出的に突出するので、電界の制御や電
子流の収集に都合の良い形態になる。

【図面の簡単な説明】

第１図は本発明により構成される冷電子放出型能動素子
の基本構造ないし望ましい一実施例の概略構成図。第２図は第１図示素子を製造するために開発された本発
明製造方法の説明図。に置かれる電子の運動空間、１３はエミッタ電極、１４
は第一の絶縁膜、１５はゲート電極、１６は第二の絶縁
膜、１７はコレクタ電極、２３はマスク・ブロック、で
ある。

Claims

【特許請求の範囲】

（１）真空中において、エミッタ電極とコレクタ電極間
に印加した電界により、冷電子放出現象によって該エミ
ッタ電極から引き出した電子の運動を、該エミッタ電極
と上記コレクタ電極の間に設けたゲート電極に印加する
ゲート電圧により制御する冷電子放出型能動素子であっ
て；上記エミッタ電極は、素子の物理的な支持部材とな
る基板上の所定個所に形成され；上記コレクタ電極は、上記エミッタ電極から高さ方向に
離間しながら、平面的に見ると該エミッタ電極を取囲む
ように形成されて、該コレクタ電極と上記エミッタ電極
との間に高さ方向に電子の運動空間が形成される一方；上記ゲート電極は、上記高さ方向に相臨むコレクタ電極
とエミッタ電極間に印加する電圧により、上記電子の運
動空間に与えられる電界を制御可能なように、上記高さ
方向において該コレクタ電極と該エミッタ電極の間の高
さ位置に設けられていること；を特徴とする冷電子放出型能動素子。
（２）基板は半導体基板であり、エミッタ電極は該半導
体基板の主面を加工して形成されていること；を特徴とする請求項１に記載の冷電子放出型能動素子。
（３）エミッタ電極は基板とは別の材料の部材であり、
該基板に対して物理的に固定されていること；を特徴とする請求項１に記載の冷電子放出型能動素子。
（４）エミッタ電極の先端は小さな曲率半径を持つ微小
円錐形に加工されていること；を特徴とする請求項１から３までのいずれか一つに記載
の冷電子放出型能動素子。
（５）基板とゲート電極の間には第一の絶縁膜が、ゲー
ト電極とコレクタ電極の間には第二の絶縁膜が形成され
ていること；を特徴とする請求項１から４までのいずれか一つに記載
の冷電子放出型能動素子。
（６）真空中において、エミッタ電極とコレクタ電極間
に印加した電界により、冷電子放出現象によって該エミ
ッタ電極から引き出した電子の運動を、該エミッタ電極
と上記コレクタ電極の間に設けたゲート電極に印加する
ゲート電圧により制御する冷電子放出型能動素子の製造
方法であって；半導体基板の主面上に所定の面積と厚味を有するマスク
・ブロックを形成する工程と；該マスク・ブロックをエッチング・マスクとして上記半
導体基板をエッチングし、該マスク・ブロックの下にエ
ミッタ電極を形成する工程と；上記エミッタ電極形成後も該マスク・ブロックを残置さ
せたまま、上記半導体基板上に第一の絶縁膜、該第一絶
縁膜の上にゲート電極となる第一の導電層、該第一導電
層の上に第二の絶縁膜、該第二絶縁膜の上にコレクタ電
極となる第二の導電層を順次、積層形成する工程と；該
積層形成後、上記マスク・ブロックを除去する工程と；を有して成る冷電子放出型能動素子の製造方法。
（７）マスク・ブロックをマスクとする半導体基板のエ
ッチングは異方性エッチングとし、これにより形成され
るエミッタ電極を、先端において小さな曲率半径となる
円錐形状とすること；を特徴とする請求項（６）に記載
の冷電子放出型能動素子の製造方法。