JPH0734021B2 - パワ−センス回路 - Google Patents
パワ−センス回路Info
- Publication number
- JPH0734021B2 JPH0734021B2 JP61004715A JP471586A JPH0734021B2 JP H0734021 B2 JPH0734021 B2 JP H0734021B2 JP 61004715 A JP61004715 A JP 61004715A JP 471586 A JP471586 A JP 471586A JP H0734021 B2 JPH0734021 B2 JP H0734021B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- power supply
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、卓上計算機やゲーム装置等のバッテリーチェ
ック回路等に用いられるパワーセンス回路に関するもの
である。
ック回路等に用いられるパワーセンス回路に関するもの
である。
（従来の技術） 従来、このような分野の技術としては、第２図のような
ものがあった。以下、その構成を説明する。
ものがあった。以下、その構成を説明する。
第２図は従来のパワーセンス回路の一構成例を示す回路
図である。
図である。
このパワーセンス回路は、カレントミラー回路１、比較
回路２及び定電流吸込源（Ｉ）３からなる差動増幅回路
と、この差動増幅回路の入力用基準電圧回路４と、電源
電圧分圧回路５と、出力用PNPトランジスタ６とを備え
ている。
回路２及び定電流吸込源（Ｉ）３からなる差動増幅回路
と、この差動増幅回路の入力用基準電圧回路４と、電源
電圧分圧回路５と、出力用PNPトランジスタ６とを備え
ている。
カレントミラー回路１は、ベースが相互に接続された一
対のPNPトランジスタ11,12を有し、それらのトランジス
タ11,12のエミッタに、被検出電圧である電源電圧VCCが
印加される。該トランジスタ11,12のコレクタは比較回
路２に接続されている。比較回路２は、エミッタが相互
に接続された一対のNPNトランジスタ13,14を有し、それ
らのトランジスタ13,14のエミッタが定電流吸込源３
に、さらにそれらのトランジスタ13,14のコレクタがト
ランジスタ11,12のコレクタにそれぞれ接続されてい
る。
対のPNPトランジスタ11,12を有し、それらのトランジス
タ11,12のエミッタに、被検出電圧である電源電圧VCCが
印加される。該トランジスタ11,12のコレクタは比較回
路２に接続されている。比較回路２は、エミッタが相互
に接続された一対のNPNトランジスタ13,14を有し、それ
らのトランジスタ13,14のエミッタが定電流吸込源３
に、さらにそれらのトランジスタ13,14のコレクタがト
ランジスタ11,12のコレクタにそれぞれ接続されてい
る。
基準電圧回路４は、電源ノードと接地ノード間に直列接
続された抵抗15及びNPNトランジスタ16〜18で構成さ
れ、この抵抗15とトランジスタ16の接続点がトランジス
タ13のベースに接続されている。分圧回路５は、電源ノ
ードと接地ノード間に直列接続された抵抗19,20で構成
され、その抵抗19と20の接続点がトランジスタ14のベー
スに接続されている。また、出力用PNPトランジスタ６
は、そのエミッタが電源ノードに、そのベースがトラン
ジスタ12のコレクタ側にそれぞれ接続され、そのコレク
タに接続された出力ノードから出力電圧VOが取り出され
る。
続された抵抗15及びNPNトランジスタ16〜18で構成さ
れ、この抵抗15とトランジスタ16の接続点がトランジス
タ13のベースに接続されている。分圧回路５は、電源ノ
ードと接地ノード間に直列接続された抵抗19,20で構成
され、その抵抗19と20の接続点がトランジスタ14のベー
スに接続されている。また、出力用PNPトランジスタ６
は、そのエミッタが電源ノードに、そのベースがトラン
ジスタ12のコレクタ側にそれぞれ接続され、そのコレク
タに接続された出力ノードから出力電圧VOが取り出され
る。
なお、第２図において、I1はトランジスタ11のエミッタ
電流、I2はトランジスタ12のエミッタ電流、I3はトラン
ジスタ13のコレクタ電流、I4はトランジスタ14のコレク
タ電流、VRはトランジスタ13のベース側の基準電圧、お
よびVAはトランジスタ14のベース側の電圧である。
電流、I2はトランジスタ12のエミッタ電流、I3はトラン
ジスタ13のコレクタ電流、I4はトランジスタ14のコレク
タ電流、VRはトランジスタ13のベース側の基準電圧、お
よびVAはトランジスタ14のベース側の電圧である。
次に動作について説明する。
トランジスタ11と12は、それぞれのベース・エミッタ間
電圧が等しく、トランジスタ13,14へ同じ値の電流I1,I2
を流すように動作する。トランジスタ13と14は同じ特性
で、各トランジスタ16,17,18のベース・エミッタ間電圧
Vbe4が0.7Vとすると、 但し、R19;抵抗18の抵抗値 R20;抵抗20の抵抗値 VR＝３・0.7＝2.1V となる。
電圧が等しく、トランジスタ13,14へ同じ値の電流I1,I2
を流すように動作する。トランジスタ13と14は同じ特性
で、各トランジスタ16,17,18のベース・エミッタ間電圧
Vbe4が0.7Vとすると、 但し、R19;抵抗18の抵抗値 R20;抵抗20の抵抗値 VR＝３・0.7＝2.1V となる。
（ｉ）VA＜VRの場合 トランジスタ13は常にオン状態のため、I2＝I1＝13であ
るが、電源電圧VCCが低下してVA＜VRになると、 I2＝I3＞I4 となり、出力電圧VOがＨレベルとなる。
るが、電源電圧VCCが低下してVA＜VRになると、 I2＝I3＞I4 となり、出力電圧VOがＨレベルとなる。
（ii）VA＞VRの場合 電源電圧VCCが上昇してVA＞VRになると、トランジスタ1
4が電流を吸い込み、 I2＝I3＜I4 となり、出力電圧VOがＬレベルとなる。
4が電流を吸い込み、 I2＝I3＜I4 となり、出力電圧VOがＬレベルとなる。
このように、電源電圧VCCが 以上にならないと、トランジスタ６がオン状態にならな
いことを利用して、該電源電圧VCCの電圧低下状態の検
出が行える。
いことを利用して、該電源電圧VCCの電圧低下状態の検
出が行える。
（発明が解決しようとする問題点） しかしながら、上記構成の回路では、次のような問題点
があった。
があった。
トランジスタ６がオン状態となる電源電圧VCCは、各ト
ランジスタ16〜18のベース・エミッタ間電圧Vbe4におけ
る温度係数（約−2mv/℃）の３倍（約−6mv/℃）の温度
係数持つ。そのため、電源電圧VCCの範囲を正確、かつ
温度に対して安定に感知することができなかった。ま
た、ヒステリシス特性を持たないため、電源電圧VCC
が、 に近いレベル（感知レベル）の時は、出力用トランジス
タ６がオン，オフを繰り返してチャタリングが発生する
という問題点があった。
ランジスタ16〜18のベース・エミッタ間電圧Vbe4におけ
る温度係数（約−2mv/℃）の３倍（約−6mv/℃）の温度
係数持つ。そのため、電源電圧VCCの範囲を正確、かつ
温度に対して安定に感知することができなかった。ま
た、ヒステリシス特性を持たないため、電源電圧VCC
が、 に近いレベル（感知レベル）の時は、出力用トランジス
タ６がオン，オフを繰り返してチャタリングが発生する
という問題点があった。
本発明は、前記従来技術が持っていた問題点として、被
検出電圧の範囲の検出が温度に対して不安定である点
と、被検出電圧が感知レベルにある時に出力にチャタリ
ングが発生する点について解決し、比較的簡単な回路構
成で、信頼性の高いパワーセンス回路を提供するもので
ある。
検出電圧の範囲の検出が温度に対して不安定である点
と、被検出電圧が感知レベルにある時に出力にチャタリ
ングが発生する点について解決し、比較的簡単な回路構
成で、信頼性の高いパワーセンス回路を提供するもので
ある。
（問題点を解決するための手段） 本発明のパワーセンス回路は、前記問題点を解決するた
めに、例えば、第１図に示すように、所定の面積のエミ
ッタを有する第１のバイポーラトランジスタ（43）と、
前記第１のバイポーラトランジスタのエミッタ面積より
も小さい面積のエミッタを有し、ベースが前記第１のバ
イポーラトランジスタのベースと共通に接続された第２
のバイポーラトランジスタ（44）と、被検出電圧が与え
られる電源ノードと、接地電圧が与えられる接地ノード
と、前記電源ノードに与えられた被検出電圧と前記接地
電圧との間の電圧を分圧し、該分圧された電圧を制御電
圧として前記第１および第２のバイポーラトランジスタ
のベースに供給する分圧回路（35）と、一端が前記第１
のバイポーラトランジスタのエミッタに接続され、他端
が前記第２のバイポーラトランジスタのエミッタに接続
された第１の抵抗（33）と、一端が前記第１の抵抗の他
端に接続され、他端が前記接地ノードに接続された第２
の抵抗（34）と、前記第１のバイポーラトランジスタの
コレクタ電流に対応した電流を前記第２のバイポーラト
ランジスタのコレクタに供給するカレントミラー回路
（31）と、帰還用トランジスタ（36）と、出力用トラン
ジスタ（37）とを、備えている。
めに、例えば、第１図に示すように、所定の面積のエミ
ッタを有する第１のバイポーラトランジスタ（43）と、
前記第１のバイポーラトランジスタのエミッタ面積より
も小さい面積のエミッタを有し、ベースが前記第１のバ
イポーラトランジスタのベースと共通に接続された第２
のバイポーラトランジスタ（44）と、被検出電圧が与え
られる電源ノードと、接地電圧が与えられる接地ノード
と、前記電源ノードに与えられた被検出電圧と前記接地
電圧との間の電圧を分圧し、該分圧された電圧を制御電
圧として前記第１および第２のバイポーラトランジスタ
のベースに供給する分圧回路（35）と、一端が前記第１
のバイポーラトランジスタのエミッタに接続され、他端
が前記第２のバイポーラトランジスタのエミッタに接続
された第１の抵抗（33）と、一端が前記第１の抵抗の他
端に接続され、他端が前記接地ノードに接続された第２
の抵抗（34）と、前記第１のバイポーラトランジスタの
コレクタ電流に対応した電流を前記第２のバイポーラト
ランジスタのコレクタに供給するカレントミラー回路
（31）と、帰還用トランジスタ（36）と、出力用トラン
ジスタ（37）とを、備えている。
ここで、帰還用トランジスタは、前記第２のバイポーラ
トランジスタのコレクタに接続された第１制御電極と、
前記電源ノードに接続された第１電極と、前記第１の抵
抗の一端に接続された第２電極とを有し、前記第２のバ
イポーラトランジスタのコレクタに生じる電圧に対応し
た電流を前記電源ノードから前記第１の抵抗の一端に供
給して前記第１のバイポーラトランジスタをオフ状態に
遷移させるトランジスタである。また、出力用トランジ
スタは、前記第２のトランジスタのコレクタに接続され
た第２制御電極と、前記電源ノードに接続された第３電
極と、出力ノードに接続された第４電極とを有し、前記
第２のバイポーラトランジスタのコレクタに生じる電圧
に対応した電流を前記電源ノードから該出力ノードに供
給するトランジスタである。
トランジスタのコレクタに接続された第１制御電極と、
前記電源ノードに接続された第１電極と、前記第１の抵
抗の一端に接続された第２電極とを有し、前記第２のバ
イポーラトランジスタのコレクタに生じる電圧に対応し
た電流を前記電源ノードから前記第１の抵抗の一端に供
給して前記第１のバイポーラトランジスタをオフ状態に
遷移させるトランジスタである。また、出力用トランジ
スタは、前記第２のトランジスタのコレクタに接続され
た第２制御電極と、前記電源ノードに接続された第３電
極と、出力ノードに接続された第４電極とを有し、前記
第２のバイポーラトランジスタのコレクタに生じる電圧
に対応した電流を前記電源ノードから該出力ノードに供
給するトランジスタである。
（作 用） 本発明によれば、以上のようにパワーセンス回路を構成
したので、第２のバイポーラトランジスタと第２の抵抗
は、被検出電圧に対する基準電圧を生成し、また帰還用
トランジスタは該基準電圧に対してヒステリシス特性を
持たせるように働く。これにより、感知レベルに対する
温度依存性の減少と、チャタリングの抑制が行える。従
って、前記問題点を除去できるのである。
したので、第２のバイポーラトランジスタと第２の抵抗
は、被検出電圧に対する基準電圧を生成し、また帰還用
トランジスタは該基準電圧に対してヒステリシス特性を
持たせるように働く。これにより、感知レベルに対する
温度依存性の減少と、チャタリングの抑制が行える。従
って、前記問題点を除去できるのである。
（実施例） 第１図は本発明の第１の実施例を示すパワーセンス回路
の回路図である。
の回路図である。
このパワーセンス回路は、カレントミラー回路31、比較
回路32、第1,第２の抵抗33,34、分圧回路35、帰還用PNP
トランジスタ36、及び出力用PNPトランジスタ37を備え
ている。
回路32、第1,第２の抵抗33,34、分圧回路35、帰還用PNP
トランジスタ36、及び出力用PNPトランジスタ37を備え
ている。
カレントミラー回路31は、ベースを共通に接続した一対
のPNPトランジスタ41,42を有し、それらの各エミッタ
が、被検出電圧である電源電圧VCCが印加される電源ノ
ードに接続され、それらの各コレクタが、比較回路32に
接続されている。また、トランジスタ41のベース・コレ
クタはダイオード接続されている。従ってトランジスタ
41,42はそれぞれ同じ値のコレクタ電流を比較回路32に
供給するように働く。
のPNPトランジスタ41,42を有し、それらの各エミッタ
が、被検出電圧である電源電圧VCCが印加される電源ノ
ードに接続され、それらの各コレクタが、比較回路32に
接続されている。また、トランジスタ41のベース・コレ
クタはダイオード接続されている。従ってトランジスタ
41,42はそれぞれ同じ値のコレクタ電流を比較回路32に
供給するように働く。
比較回路32は、ベースを共通に接続した一対の第1,第２
のNPNトランジスタ43,44を有し、それらの各コレクタが
トランジスタ41,42の各コレクタにそれぞれ接続される
と共に、それらの各エミッタが第１の抵抗33を介して相
互に接続されている。トランジスタ43のエミッタ面積
は、トランジスタ44のエミッタ面積に対して例えば８倍
の大きさである。また、トランジスタ44のエミッタと抵
抗33との接続点は、第２の抵抗34を介して接地ノードに
接続されている。抵抗34の抵抗値R34は、抵抗33の抵抗
値34の例えば5.5倍の大きさを持っており、該抵抗34と
トランジスタ44のベース・エミッタ間電圧Vbe44とでト
ランジスタ36,37がオンしはじめる電源電圧VCCの基準電
圧Vthを決定する。
のNPNトランジスタ43,44を有し、それらの各コレクタが
トランジスタ41,42の各コレクタにそれぞれ接続される
と共に、それらの各エミッタが第１の抵抗33を介して相
互に接続されている。トランジスタ43のエミッタ面積
は、トランジスタ44のエミッタ面積に対して例えば８倍
の大きさである。また、トランジスタ44のエミッタと抵
抗33との接続点は、第２の抵抗34を介して接地ノードに
接続されている。抵抗34の抵抗値R34は、抵抗33の抵抗
値34の例えば5.5倍の大きさを持っており、該抵抗34と
トランジスタ44のベース・エミッタ間電圧Vbe44とでト
ランジスタ36,37がオンしはじめる電源電圧VCCの基準電
圧Vthを決定する。
分圧回路35は、電源ノードと接地ノード間に直列接続さ
れた抵抗45,46で構成され、その抵抗45,46間がトランジ
スタ43,44の各ベースに接続されている。
れた抵抗45,46で構成され、その抵抗45,46間がトランジ
スタ43,44の各ベースに接続されている。
帰還用PNPトランジスタ36は、そのエミッタが電源ノー
ドに、そのベースがトランジスタ42のコレクタ側に、そ
のコレクタがトランジスタ43のエミッタ側にそれぞれ接
続されている。このトランジスタ36は、電源電流をトラ
ンジスタ43のエミッタへ正帰還する機能を持つ。また、
出力用トランジスタ37は、そのベースがトランジスタ36
のベースと共通接続され、そのエミッタが電源ノード
に、そのコレクタが出力電圧VOを出力する出力ノード
に、それぞれ接続されている。
ドに、そのベースがトランジスタ42のコレクタ側に、そ
のコレクタがトランジスタ43のエミッタ側にそれぞれ接
続されている。このトランジスタ36は、電源電流をトラ
ンジスタ43のエミッタへ正帰還する機能を持つ。また、
出力用トランジスタ37は、そのベースがトランジスタ36
のベースと共通接続され、そのエミッタが電源ノード
に、そのコレクタが出力電圧VOを出力する出力ノード
に、それぞれ接続されている。
なお、第１図において、I11はトランジスタ41のエミッ
タ電源、I12はトランジスタ42のエミッタ電流、I13はト
ランジスタ42のコレクタ電流、I14はトランジスタ44の
コレクタ電流、VBは抵抗45,46間電圧である。
タ電源、I12はトランジスタ42のエミッタ電流、I13はト
ランジスタ42のコレクタ電流、I14はトランジスタ44の
コレクタ電流、VBは抵抗45,46間電圧である。
次に、動作（１）〜（３）について説明する。
（１）電源電圧VCCが低い時 分圧回路55の電圧VB、すなわちトランジスタ43,44のベ
ース電位も低いため、トランジスタ43のコレクタ電流I1
3はトランジスタ44のコレクタ電流I14よりも多く流れ
る。そのため、トランジスタ42はコレクタ電流I14を多
く流すように働くので、該トランジスタ42のコレクタ電
位が高くなる。すると、トランジスタ36,37はオフ状態
を維持し、出力電圧VOがＬレベルとなる。
ース電位も低いため、トランジスタ43のコレクタ電流I1
3はトランジスタ44のコレクタ電流I14よりも多く流れ
る。そのため、トランジスタ42はコレクタ電流I14を多
く流すように働くので、該トランジスタ42のコレクタ電
位が高くなる。すると、トランジスタ36,37はオフ状態
を維持し、出力電圧VOがＬレベルとなる。
（２）電源電圧VCCが上昇する時 電源電圧VCCが上り、各トランジスタ43,44のコレクタ電
流I13とI14が等しくなった時から、トランジスタ36,37
がオンし、出力電圧VOがＨレベルとなる。
流I13とI14が等しくなった時から、トランジスタ36,37
がオンし、出力電圧VOがＨレベルとなる。
ここで、I13＝I14（＝Ic）のとき、トランジスタ43のベ
ース・エミッタ間電圧Vbe43、トランジスタ44のベース
・エミッタ間電圧Vbe44、及びコレクタ電流Icは、次式
にようになる。
ース・エミッタ間電圧Vbe43、トランジスタ44のベース
・エミッタ間電圧Vbe44、及びコレクタ電流Icは、次式
にようになる。
但し、トランジスタ43のエミッタ面積はトランジスタ44
のエミッタ面積の８倍であり、またR33は抵抗33の抵抗
値、Isはトランジスタ43,44の逆方向飽和電流を表わし
ている。
のエミッタ面積の８倍であり、またR33は抵抗33の抵抗
値、Isはトランジスタ43,44の逆方向飽和電流を表わし
ている。
そして抵抗34にはトランジスタ43および44の両方のコレ
クタ電流I13,I14（＝Ic）が流れ込むから、抵抗33と34
の接続点の電圧VCは、 但し、R33;抵抗33の抵抗値 R34;抵抗34の抵抗値 となる。ここで、R34/R33＝5.5とすると、 VC＝２・5.5・0.026・Ln8 ＝0.6V となる。つまり、トランジスタ44のベース電位が 0.6V＋Vbe44 但し、Vbe44;トランジスタ44のベース・エミッタ間電圧 に達すると、トランジスタ43と44のコレクタ電流I13,I1
4が等しくなり、トランジスタ36,37がオンする。
クタ電流I13,I14（＝Ic）が流れ込むから、抵抗33と34
の接続点の電圧VCは、 但し、R33;抵抗33の抵抗値 R34;抵抗34の抵抗値 となる。ここで、R34/R33＝5.5とすると、 VC＝２・5.5・0.026・Ln8 ＝0.6V となる。つまり、トランジスタ44のベース電位が 0.6V＋Vbe44 但し、Vbe44;トランジスタ44のベース・エミッタ間電圧 に達すると、トランジスタ43と44のコレクタ電流I13,I1
4が等しくなり、トランジスタ36,37がオンする。
トランジスタ44のベース電位は1.2V程度で、トランジス
タ36,37がオンしはじめる電源電圧VCCの基準電圧Vthは
ほぼ次式のようになる。
タ36,37がオンしはじめる電源電圧VCCの基準電圧Vthは
ほぼ次式のようになる。
但し、R45;抵抗45の抵抗値 R46;抵抗46の抵抗値 この式において、抵抗33,34間の電圧VC（＝0.6V）と、
トランジスタ44のベース・エミッタ間電圧Vbe44との各
温度係数は、その絶対値においてほぼ等しく正負逆であ
り、それらが相殺されるため、基準電圧Vthの温度係数
がほぼ零となる。このように基準電圧Vthが温度に依存
しないため、温度に対して安定して、かつ正確に電源電
圧VCCの範囲を感知できる。
トランジスタ44のベース・エミッタ間電圧Vbe44との各
温度係数は、その絶対値においてほぼ等しく正負逆であ
り、それらが相殺されるため、基準電圧Vthの温度係数
がほぼ零となる。このように基準電圧Vthが温度に依存
しないため、温度に対して安定して、かつ正確に電源電
圧VCCの範囲を感知できる。
また、トランジスタ36がオンすると、そのコレクタ電流
が抵抗33に流れる。すると、トランジスタ43のエミッタ
電位が上昇してそのトランジスタ43のコレクタ電流I13
が急激に減少し、該コレクタ電流I13とI14との差がさら
に大きくなり、トランジスタ36,37がさらにオン抵抗の
小さいオン状態になる。
が抵抗33に流れる。すると、トランジスタ43のエミッタ
電位が上昇してそのトランジスタ43のコレクタ電流I13
が急激に減少し、該コレクタ電流I13とI14との差がさら
に大きくなり、トランジスタ36,37がさらにオン抵抗の
小さいオン状態になる。
（３）電源電圧VCCが低下する時 電源電圧VCCが低下して基準電圧Vthになっても、トラン
ジスタ36のコレクタ電流が抵抗33に流れてトランジスタ
43のエミッタ電位を上げているため、コレクタ電流I14
はコレクタ電流I13よりも多く流れている。そのため、
トランジスタ37はオン状態に保持する。電源電圧VCCが
基準電圧Vthよりもさらに下がったところで、トランジ
スタ37はオフ状態となる。このように本実施例の回路で
は、比較的簡単な回路構成で、ヒシテリシスを有する動
作を行うため、電源電圧VCCが感知レベルにあっても、
従来のようにチャタリングが起きず、それによって他の
回路へのチャタリングノイズの悪影響を防止できる。
ジスタ36のコレクタ電流が抵抗33に流れてトランジスタ
43のエミッタ電位を上げているため、コレクタ電流I14
はコレクタ電流I13よりも多く流れている。そのため、
トランジスタ37はオン状態に保持する。電源電圧VCCが
基準電圧Vthよりもさらに下がったところで、トランジ
スタ37はオフ状態となる。このように本実施例の回路で
は、比較的簡単な回路構成で、ヒシテリシスを有する動
作を行うため、電源電圧VCCが感知レベルにあっても、
従来のようにチャタリングが起きず、それによって他の
回路へのチャタリングノイズの悪影響を防止できる。
第３図は本発明の第２の実施例を示すパワーセンス回路
図である。なお、第１図中の要素と同一の要素には同一
の符号が付されている。
図である。なお、第１図中の要素と同一の要素には同一
の符号が付されている。
第１図の回路では、トランジスタ36がオンすると、トラ
ンジスタ43のエミッタ電圧は、該トランジスタ36のベー
ス・エミッタ間電圧をVbe36とすると、 VCC−Vbe36 となる。そのため、トランジスタ38の温度係数が影響
し、電源電圧VCCが低下したときの判定が温度によりわ
ずかにばらつくおそれがある。そこで、第３図では、ト
ランジスタ36のコレクタを抵抗50を介してトランジスタ
43のベース側に接続している。このようにすれば、電源
電圧VCCの範囲を感知する際の温度に対する安定性がさ
らに良くなる。
ンジスタ43のエミッタ電圧は、該トランジスタ36のベー
ス・エミッタ間電圧をVbe36とすると、 VCC−Vbe36 となる。そのため、トランジスタ38の温度係数が影響
し、電源電圧VCCが低下したときの判定が温度によりわ
ずかにばらつくおそれがある。そこで、第３図では、ト
ランジスタ36のコレクタを抵抗50を介してトランジスタ
43のベース側に接続している。このようにすれば、電源
電圧VCCの範囲を感知する際の温度に対する安定性がさ
らに良くなる。
また、トランジスタ36がオンすると、分圧回路35の電圧
VBは、 から、 但し、R50;抵抗50の抵抗値 に移動するため、第１の実施例と同様に、ヒステリシス
を有する動作を行う。
VBは、 から、 但し、R50;抵抗50の抵抗値 に移動するため、第１の実施例と同様に、ヒステリシス
を有する動作を行う。
なお、上記第1,第２実施例において、パワーセンス回路
を構成する各トランジスタはPNP型をNPN型に、NPN型をP
NP型に変える等、種々の変形が可能である。
を構成する各トランジスタはPNP型をNPN型に、NPN型をP
NP型に変える等、種々の変形が可能である。
（発明の効果） 以上詳細に説明したように、本発明によれば、第２のバ
イポーラトランジスタと第２の抵抗で基準電圧を生成
し、帰還用トランジスタを流れる電流を第１のバイポー
ラトランジスタのエミッタ側へ帰還するようにしたの
で、比較的簡単回路構成で、温度に対して安定して、か
つ正確に被検出電圧の範囲を感知でき、しかもヒステリ
シス特性を持つために、チャタリングの発生を防止でき
る。
イポーラトランジスタと第２の抵抗で基準電圧を生成
し、帰還用トランジスタを流れる電流を第１のバイポー
ラトランジスタのエミッタ側へ帰還するようにしたの
で、比較的簡単回路構成で、温度に対して安定して、か
つ正確に被検出電圧の範囲を感知でき、しかもヒステリ
シス特性を持つために、チャタリングの発生を防止でき
る。
第１図は本発明の第１の実施例を示すパワーセンス回路
の回路図、第２図は従来のパワーセンス回路の回路図、
第３図は本発明の第２の実施例を示すパワーセンスの回
路の回路図である。 31……カレントミラー回路、32……比較回路、33,34,50
……抵抗、35……分圧回路、36,37,41,42,43,44……ト
ランジスタ、VCC……電源電圧、VO……出力電圧。
の回路図、第２図は従来のパワーセンス回路の回路図、
第３図は本発明の第２の実施例を示すパワーセンスの回
路の回路図である。 31……カレントミラー回路、32……比較回路、33,34,50
……抵抗、35……分圧回路、36,37,41,42,43,44……ト
ランジスタ、VCC……電源電圧、VO……出力電圧。
Claims (1)
- 【請求項１】所定の面積のエミッタを有する第１のバイ
ポーラトランジスタと、 前記第１のバイポーラトランジスタのエミッタ面積より
も小さい面積のエミッタを有し、ベースが前記第１のバ
イポーラトランジスタのベースと共通に接続された第２
のバイポーラトランジスタと、 被検出電圧が与えられる電源ノードと、 接地電圧が与えられる接地ノードと、 前記電源ノードに与えられた被検出電圧と前記接地電圧
との間の電圧を分圧し、該分圧された電圧を制御電圧と
して前記第１および第２のバイポーラトランジスタのベ
ースに供給する分圧回路と、 一端が前記第１のバイポーラトランジスタのエミッタに
接続され、他端が前記第２のバイポーラトランジスタの
エミッタに接続された第１の抵抗と、 一端が前記第１の抵抗の他端に接続され、他端が前記接
地ノードに接続された第２の抵抗と、 前記第１のバイポーラトランジスタのコレクタ電流に対
応した電流を前記第２のバイポーラトランジスタのコレ
クタに供給するカレントミラー回路と、 前記第２のバイポーラトランジスタのコレクタに接続さ
れた第１制御電極と前記電源ノードに接続された第１電
極と前記第１の抵抗の一端に接続された第２電極とを有
し、前記第２のバイポーラトランジスタのコレクタに生
じる電圧に対応した電流を前記電源ノードから前記第１
の抵抗の一端に供給して前記第１のバイポーラトランジ
スタをオフ状態に遷移させる帰還用トランジスタと、 前記第２のトランジスタのコレクタに接続された第２制
御電極と前記電源ノードに接続された第３電極と出力ノ
ードに接続された第４電極とを有し、前記第２のバイポ
ーラトランジスタのコレクタに生じる電圧に対応した電
流を前記電源ノードから該出力ノードに供給する出力用
トランジスタとを、 備えたことを特徴とするパワーセンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61004715A JPH0734021B2 (ja) | 1986-01-13 | 1986-01-13 | パワ−センス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61004715A JPH0734021B2 (ja) | 1986-01-13 | 1986-01-13 | パワ−センス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62162973A JPS62162973A (ja) | 1987-07-18 |
| JPH0734021B2 true JPH0734021B2 (ja) | 1995-04-12 |
Family
ID=11591577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61004715A Expired - Lifetime JPH0734021B2 (ja) | 1986-01-13 | 1986-01-13 | パワ−センス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734021B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237548B2 (ja) * | 1981-07-31 | 1990-08-24 | Sharp Kk | Batsuteriichetsukaakairo |
| JPS58124964A (ja) * | 1982-01-22 | 1983-07-25 | Nec Corp | 電圧検出回路 |
-
1986
- 1986-01-13 JP JP61004715A patent/JPH0734021B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62162973A (ja) | 1987-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1557679B1 (en) | High side current monitor | |
| JPH0727424B2 (ja) | 定電流源回路 | |
| JPH01143510A (ja) | 二端子温度補償式電流源回路 | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| US4578633A (en) | Constant current source circuit | |
| JPH0473806B2 (ja) | ||
| JPH0334026B2 (ja) | ||
| JPH0734021B2 (ja) | パワ−センス回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| KR100569555B1 (ko) | 온도 감지 회로 | |
| JP2665285B2 (ja) | 半導体集積回路 | |
| JPH022545B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JPH0379123A (ja) | 定電流源回路 | |
| JPH0237548B2 (ja) | Batsuteriichetsukaakairo | |
| JPH0342725B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0435776Y2 (ja) | ||
| JPH0587840A (ja) | 電圧検出回路 | |
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JPH0544042B2 (ja) | ||
| JPH0216042B2 (ja) | ||
| JPH04317580A (ja) | カレントセンスアンプリファイア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |