JPH07336998A - 低サプライ電圧用容量性チャージポンプＢｉＣＭＯＳ回路 - Google Patents
低サプライ電圧用容量性チャージポンプＢｉＣＭＯＳ回路Info
- Publication number
- JPH07336998A JPH07336998A JP7158391A JP15839195A JPH07336998A JP H07336998 A JPH07336998 A JP H07336998A JP 7158391 A JP7158391 A JP 7158391A JP 15839195 A JP15839195 A JP 15839195A JP H07336998 A JPH07336998 A JP H07336998A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- charge pump
- capacitor
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 従来のチャージポンプ回路は消耗に近づいて
いる等のバッテリーの不安定なチャージ条件下ではサプ
ライ電圧の２倍の出力電圧を得られなかった。本発明は
この不安定な条件下でも、特に低いサプライ電圧でもそ
の正確な動作を確保でき、サプライ電圧を実質的に２倍
にすることのできる回路を提供する。 【構成】 その飽和電圧がチャージトランスファーキャ
パシター（Ｃ１）により零にされるバイポーラートラン
ジスター（Ｔ２及びＴ３）の一方（Ｔ３）と並列接続し
た第１の電界効果トランジスター（Ｍ１）、出力キャパ
シター（Ｃ２）のチャージダイオード（Ｔ７）と並列に
接続されかつその電圧降下を実質的に零にできる第２の
電界効果トランジスター（Ｍ２）、及び出力ノード（Ｖ
OUT ）の電圧を上昇させかつサプライ電圧（ＶS ）を実
質的に２倍にすることを可能にすることに対応する手段
（Ｔ８、Ｒ２、Ｉ２）を含む回路。
いる等のバッテリーの不安定なチャージ条件下ではサプ
ライ電圧の２倍の出力電圧を得られなかった。本発明は
この不安定な条件下でも、特に低いサプライ電圧でもそ
の正確な動作を確保でき、サプライ電圧を実質的に２倍
にすることのできる回路を提供する。 【構成】 その飽和電圧がチャージトランスファーキャ
パシター（Ｃ１）により零にされるバイポーラートラン
ジスター（Ｔ２及びＴ３）の一方（Ｔ３）と並列接続し
た第１の電界効果トランジスター（Ｍ１）、出力キャパ
シター（Ｃ２）のチャージダイオード（Ｔ７）と並列に
接続されかつその電圧降下を実質的に零にできる第２の
電界効果トランジスター（Ｍ２）、及び出力ノード（Ｖ
OUT ）の電圧を上昇させかつサプライ電圧（ＶS ）を実
質的に２倍にすることを可能にすることに対応する手段
（Ｔ８、Ｒ２、Ｉ２）を含む回路。
Description
【０００１】
【産業上の利用分野】本発明は、それが極端に低いとき
でもサプライ電圧の実質的な増倍を確保できる相補バイ
ポーラートランジスター及び相補電界効果トランジスタ
ー（ＢｉＣＭＯＳ）を使用する容量性チャージポンプ回
路に関する。
でもサプライ電圧の実質的な増倍を確保できる相補バイ
ポーラートランジスター及び相補電界効果トランジスタ
ー（ＢｉＣＭＯＳ）を使用する容量性チャージポンプ回
路に関する。
【０００２】
【従来技術及びその問題点】容量性チャージポンプ回路
は、サプライ電圧より高い電圧を発生させるために電子
システム中で広く使用されている。該容量性チャージポ
ンプ回路は基本的に、多段電圧マルチプライヤを形成す
るために他の類似のセルにカスケード接続される段又は
セルとしてだけでなく電圧デュプリケーターとして単独
でも使用できる電圧デュプリケーティング回路である。
は、サプライ電圧より高い電圧を発生させるために電子
システム中で広く使用されている。該容量性チャージポ
ンプ回路は基本的に、多段電圧マルチプライヤを形成す
るために他の類似のセルにカスケード接続される段又は
セルとしてだけでなく電圧デュプリケーターとして単独
でも使用できる電圧デュプリケーティング回路である。
【０００３】基本的には図１に示すように、容量性チャ
ージポンプ回路は、サプライ（入力）ノードと蓄積キャ
パシターＣ２が接続された出力ノード間に直列接続され
た１対のダイオードＤ１及びＤ２の中間ノードに接続さ
れたチャージトランスファー（ポンピング）キャパシタ
ーＣ１から成っている。互いに逆位相でかつある周波数
で駆動される１対のスイッチＳＷ１及びＳＷ２は前記チ
ャージトランスファーキャパシターを、交互にグラウン
ドポテンシャル（チャージ相）及びサプライノード（チ
ャージトランスファー相）にスイッチする。ダイオード
Ｄ１及びＤ２での電圧降下を無視すると、前記回路は理
論的にサプライ電圧ＶS の２倍の出力電圧ＶOUT を供給
できる。このような理想的な結果は、前記ダイオードＤ
１及びＤ２の電圧降下を無視することに加えて、閉じた
ときの駆動スイッチＳＷ１及びＳＷ２の電圧降下も無視
できることにより得られる。
ージポンプ回路は、サプライ（入力）ノードと蓄積キャ
パシターＣ２が接続された出力ノード間に直列接続され
た１対のダイオードＤ１及びＤ２の中間ノードに接続さ
れたチャージトランスファー（ポンピング）キャパシタ
ーＣ１から成っている。互いに逆位相でかつある周波数
で駆動される１対のスイッチＳＷ１及びＳＷ２は前記チ
ャージトランスファーキャパシターを、交互にグラウン
ドポテンシャル（チャージ相）及びサプライノード（チ
ャージトランスファー相）にスイッチする。ダイオード
Ｄ１及びＤ２での電圧降下を無視すると、前記回路は理
論的にサプライ電圧ＶS の２倍の出力電圧ＶOUT を供給
できる。このような理想的な結果は、前記ダイオードＤ
１及びＤ２の電圧降下を無視することに加えて、閉じた
ときの駆動スイッチＳＷ１及びＳＷ２の電圧降下も無視
できることにより得られる。
【０００４】より正確には、得られる最大開回路出力電
圧は、ＶOUT ＝２ＶS −２Ｖdiode−ＶSW1 −ＶSW2 で
与えられる。比較的高いサプライ電圧ＶS でのみ、上記
した電圧降下は合理的に無視できる。確かにこの条件は
低電圧のバッテリー電力供給システムでは存在しにく
い。例えば電子腕時計、センサー及び類似の携帯機器で
は、しばしばディスプレイ及びアクチュエーターは通常
1.2 から1.4 Ｖの公称電圧の小さいバッテリーで電力供
給される。殆ど消耗したバッテリーではサプライ電圧は
1.0 Ｖまで降下することがある。
圧は、ＶOUT ＝２ＶS −２Ｖdiode−ＶSW1 −ＶSW2 で
与えられる。比較的高いサプライ電圧ＶS でのみ、上記
した電圧降下は合理的に無視できる。確かにこの条件は
低電圧のバッテリー電力供給システムでは存在しにく
い。例えば電子腕時計、センサー及び類似の携帯機器で
は、しばしばディスプレイ及びアクチュエーターは通常
1.2 から1.4 Ｖの公称電圧の小さいバッテリーで電力供
給される。殆ど消耗したバッテリーではサプライ電圧は
1.0 Ｖまで降下することがある。
【０００５】これらの条件では、容量性チャージポンプ
回路を構成する回路素子での上記した電圧降下が回路自
身の動作を正確にするための重要性を有していることが
明らかである。回路が「バイポーラー技術」で構成され
る場合つまり図２に示されるようにバイポーラートラン
ジスターを使用して構成される場合は、スイッチは逆位
相で駆動される１対の相補バイポーラートランジスター
Ｔ１及びＴ２の形態で形成される。それらのオフセット
電圧が典型的には約0.7 Ｖ（ＶＢＥ＝0.7 Ｖ）であると
いう事実から、それらは約１Ｖのサプライ電圧でもスイ
ッチングを確保できる。他方ダイオードＤ１及びＤ２で
の及び駆動スイッチ自身（Ｔ１及びＴ２）での電圧降下
は１〜1.5 Ｖのオーダーのサプライ電圧では、出力電圧
ＶOUT の実質的なデュプリケーションを許容せず、回路
の効率が大きく降下する。
回路を構成する回路素子での上記した電圧降下が回路自
身の動作を正確にするための重要性を有していることが
明らかである。回路が「バイポーラー技術」で構成され
る場合つまり図２に示されるようにバイポーラートラン
ジスターを使用して構成される場合は、スイッチは逆位
相で駆動される１対の相補バイポーラートランジスター
Ｔ１及びＴ２の形態で形成される。それらのオフセット
電圧が典型的には約0.7 Ｖ（ＶＢＥ＝0.7 Ｖ）であると
いう事実から、それらは約１Ｖのサプライ電圧でもスイ
ッチングを確保できる。他方ダイオードＤ１及びＤ２で
の及び駆動スイッチ自身（Ｔ１及びＴ２）での電圧降下
は１〜1.5 Ｖのオーダーのサプライ電圧では、出力電圧
ＶOUT の実質的なデュプリケーションを許容せず、回路
の効率が大きく降下する。
【０００６】バイポーラー素子により形成されるチャー
ジポンプ回路のこの典型的な限界を回避するために、図
３に示すように電界効果デバイス例えばＭＯＳＦＥＴで
回路を構成することつまり集積回路をＣＭＯＳ技術で実
現することが知られている。図１及び図２の機能回路の
ダイオードＤ１及びＤ２が、実質的にオフセットのない
ＭＯＳトランジスターである実質的に「同期整流器」を
形成するＭＯＳトランジスターＭ３及びＭ４により置換
されている。駆動スイッチをＣＭＯＳトランジスター対
Ｍ１及びＭ２で形成することにより、前記回路は理論的
にサプライ電圧ＶS の２倍の出力電圧ＶOUT を生成でき
る。
ジポンプ回路のこの典型的な限界を回避するために、図
３に示すように電界効果デバイス例えばＭＯＳＦＥＴで
回路を構成することつまり集積回路をＣＭＯＳ技術で実
現することが知られている。図１及び図２の機能回路の
ダイオードＤ１及びＤ２が、実質的にオフセットのない
ＭＯＳトランジスターである実質的に「同期整流器」を
形成するＭＯＳトランジスターＭ３及びＭ４により置換
されている。駆動スイッチをＣＭＯＳトランジスター対
Ｍ１及びＭ２で形成することにより、前記回路は理論的
にサプライ電圧ＶS の２倍の出力電圧ＶOUT を生成でき
る。
【０００７】「効率」に関しては利点のあるこの代替解
決法も、極端なサプライ電圧では回路が動作を停止して
スイッチしないという欠点を有する。相補トランジスタ
ー対Ｍ１及びＭ２のスレッショルド電圧が動作温度に強
く依存することを考慮すると、駆動スイッチＭ１及びＭ
２のスイッチングを確保するためには少なくとも1.2〜
1.3 Ｖのサプライ電圧が必要である。多くの機器では、
バッテリーの不安定なチャージ条件下（消耗に近づく）
でもつまり約1.1 〜1.0 Ｖの近傍にサプライ電圧が降下
する場合でも、正確な動作を確保することが重要であ
り、これらの用途では極端に低いサプライ電圧では回路
を正確に動作できなくするため、図３に示したようなＣ
ＭＯＳ回路は使用できない。
決法も、極端なサプライ電圧では回路が動作を停止して
スイッチしないという欠点を有する。相補トランジスタ
ー対Ｍ１及びＭ２のスレッショルド電圧が動作温度に強
く依存することを考慮すると、駆動スイッチＭ１及びＭ
２のスイッチングを確保するためには少なくとも1.2〜
1.3 Ｖのサプライ電圧が必要である。多くの機器では、
バッテリーの不安定なチャージ条件下（消耗に近づく）
でもつまり約1.1 〜1.0 Ｖの近傍にサプライ電圧が降下
する場合でも、正確な動作を確保することが重要であ
り、これらの用途では極端に低いサプライ電圧では回路
を正確に動作できなくするため、図３に示したようなＣ
ＭＯＳ回路は使用できない。
【０００８】
【発明の目的】本発明の主目的は、ＣＭＯＳ回路の正確
な動作を制限する電圧よりかなり小さいサプライ電圧つ
まり入力電圧でも正確な動作を確保でき、このような危
険なサプライ条件下でもサプライ電圧を実質的に２倍
（duplication)にすることのできる、特に低サプライ電
圧の用途に適した容量性チャージポンプ回路を提供する
ことである。
な動作を制限する電圧よりかなり小さいサプライ電圧つ
まり入力電圧でも正確な動作を確保でき、このような危
険なサプライ条件下でもサプライ電圧を実質的に２倍
（duplication)にすることのできる、特に低サプライ電
圧の用途に適した容量性チャージポンプ回路を提供する
ことである。
【０００９】
【発明の構成】この目的は、混合製造技術により形成さ
れかつバイポーラートランジスター及び電界効果トラン
ジスターを使用する本発明の回路により十分達成され
る。基本的に本発明の回路は、1.0 Ｖと等しいかそれに
近いサプライ（又は入力）電圧でもスイッチングを本来
的に確保できる「バイポーラー部」と該回路のバイポー
ラー素子を通しての電圧降下を実質的に零にするか大き
く減少させることのできるＣＭＯＳ部を有し、これによ
りサプライ（入力）電圧の理論的に２倍に近い上昇した
出力電圧を得ることを可能にする。
れかつバイポーラートランジスター及び電界効果トラン
ジスターを使用する本発明の回路により十分達成され
る。基本的に本発明の回路は、1.0 Ｖと等しいかそれに
近いサプライ（又は入力）電圧でもスイッチングを本来
的に確保できる「バイポーラー部」と該回路のバイポー
ラー素子を通しての電圧降下を実質的に零にするか大き
く減少させることのできるＣＭＯＳ部を有し、これによ
りサプライ（入力）電圧の理論的に２倍に近い上昇した
出力電圧を得ることを可能にする。
【００１０】実際上、前記回路のバイポーラー部は、サ
プライ（又は入力）電圧が回路のＣＭＯＳ部の正確な機
能のための最小値未満のときはいつもブースト出力電圧
の上昇を生じさせることにより、回路が最初にスイッチ
オンされたときに回路の動作性を確保する。回路のバイ
ポーラー部により最終的に保証される実際のサプライ電
圧を越える出力電圧の実質的な上昇は、回路のＣＭＯＳ
部のスイッチングを行なわせるために十分なものであ
り、これは電圧降下を除去するために介入することによ
り回路を全体として定常動作条件に到達させることを可
能にし、これによりサプライ（又は入力）電圧を実質的
に２倍にする。本質的に本発明のチャージポンプ回路の
バイポーラー部は、第１のダイオード（図１及び図２の
Ｄ１）がスイッチング（クロック）シグナルによりコン
トロールされるバイポーラー段により駆動されるバイポ
ーラートランジスターにより置換されるため、典型的な
チャージポンプバイポーラー回路とは異なっている。
プライ（又は入力）電圧が回路のＣＭＯＳ部の正確な機
能のための最小値未満のときはいつもブースト出力電圧
の上昇を生じさせることにより、回路が最初にスイッチ
オンされたときに回路の動作性を確保する。回路のバイ
ポーラー部により最終的に保証される実際のサプライ電
圧を越える出力電圧の実質的な上昇は、回路のＣＭＯＳ
部のスイッチングを行なわせるために十分なものであ
り、これは電圧降下を除去するために介入することによ
り回路を全体として定常動作条件に到達させることを可
能にし、これによりサプライ（又は入力）電圧を実質的
に２倍にする。本質的に本発明のチャージポンプ回路の
バイポーラー部は、第１のダイオード（図１及び図２の
Ｄ１）がスイッチング（クロック）シグナルによりコン
トロールされるバイポーラー段により駆動されるバイポ
ーラートランジスターにより置換されるため、典型的な
チャージポンプバイポーラー回路とは異なっている。
【００１１】本発明の回路のＣＭＯＳ部は実質的に、チ
ャージトランスファーキャパシターのグラウンドへ向か
うスイッチを構成するバイポーラートランジスターと並
列で同じ相で駆動される第１の電界効果トランジスタ
ー、及び出力キャパシターのチャージダイオードと機能
的に並列接続されかつチャージトランスファーキャパシ
ターから出力貯蔵キャパシターへのチャージトランスフ
ァーと同じ相で駆動される第２の電界効果トランスファ
ーから成っている。このＣＭＯＳトランジスター対は、
両者ともチャージポンプ回路の出力ノードに存在する電
圧により電力供給されるレベルシフトバイポーラー段及
びそれに続く反転段を通るスイッチング（クロック）シ
グナルにより駆動される。第２の反転段はＣＭＯＳイン
バーターにより構成されても良いが、これは第２のバイ
ポーラー段により構成されても良い。
ャージトランスファーキャパシターのグラウンドへ向か
うスイッチを構成するバイポーラートランジスターと並
列で同じ相で駆動される第１の電界効果トランジスタ
ー、及び出力キャパシターのチャージダイオードと機能
的に並列接続されかつチャージトランスファーキャパシ
ターから出力貯蔵キャパシターへのチャージトランスフ
ァーと同じ相で駆動される第２の電界効果トランスファ
ーから成っている。このＣＭＯＳトランジスター対は、
両者ともチャージポンプ回路の出力ノードに存在する電
圧により電力供給されるレベルシフトバイポーラー段及
びそれに続く反転段を通るスイッチング（クロック）シ
グナルにより駆動される。第２の反転段はＣＭＯＳイン
バーターにより構成されても良いが、これは第２のバイ
ポーラー段により構成されても良い。
【００１２】前記回路の出力ノードに存在する電圧が、
第２の反転段を形成する１又は２以上のＭＯＳトランジ
スターのターンオンスレッショルドを解消するための最
小電圧、そして第２の反転段がバイポーラーである場合
にもそれぞれのバイポーラー素子と機能的に並列接続さ
れたＣＭＯＳトランジスター対のターンオンスレッショ
ルドを解消するための最小電圧に到達しあるいはそれよ
り高くなると直ちに、これらのＣＭＯＳトランジスター
はスイッチングを開始し実質的に対応する電圧降下を除
去する。
第２の反転段を形成する１又は２以上のＭＯＳトランジ
スターのターンオンスレッショルドを解消するための最
小電圧、そして第２の反転段がバイポーラーである場合
にもそれぞれのバイポーラー素子と機能的に並列接続さ
れたＣＭＯＳトランジスター対のターンオンスレッショ
ルドを解消するための最小電圧に到達しあるいはそれよ
り高くなると直ちに、これらのＣＭＯＳトランジスター
はスイッチングを開始し実質的に対応する電圧降下を除
去する。
【００１３】例えば回路のスイッチオン及び／又は消耗
に近いバッテリーの存在の場合のような入力電圧の危険
な条件下での回路の動作は、出力モードの電圧を、回路
のＣＭＯＳ部を駆動するために十分な量だけサプライつ
まり入力電圧より大きく上昇させられる容量性チャージ
ポンプ回路のバイポーラー部により確保され、これは次
いでサプライ電圧（あるいは多段電圧マルチプライヤー
の場合の入力電圧）を実質的に２倍にすることを確保す
る。多段電圧マルチプライヤー回路の場合には、本発明
の基本的なＢｉＣＭＯＳ回路（セル又はモジュール）は
第１段として効果的に使用できる。電圧マルチプライヤ
ーの他の段は、完全にＣＭＯＳ技術により形成できる
（例えば図３に示す通り）。
に近いバッテリーの存在の場合のような入力電圧の危険
な条件下での回路の動作は、出力モードの電圧を、回路
のＣＭＯＳ部を駆動するために十分な量だけサプライつ
まり入力電圧より大きく上昇させられる容量性チャージ
ポンプ回路のバイポーラー部により確保され、これは次
いでサプライ電圧（あるいは多段電圧マルチプライヤー
の場合の入力電圧）を実質的に２倍にすることを確保す
る。多段電圧マルチプライヤー回路の場合には、本発明
の基本的なＢｉＣＭＯＳ回路（セル又はモジュール）は
第１段として効果的に使用できる。電圧マルチプライヤ
ーの他の段は、完全にＣＭＯＳ技術により形成できる
（例えば図３に示す通り）。
【００１４】本発明の別の特徴及び利点が添付図面を参
照しながら行なう引き続く重要な態様の説明を通して明
らかになるであろう。図１は、既述の通り、容量性チャ
ージポンプ回路の基本的なダイアグラムである。図２
は、既述の通り、既知既述に従ってバイポーラー素子に
より形成された容量性チャージポンプ回路を示す。図３
は、既述の通り、電界効果トランジスター（ＣＭＯＳ）
により形成された容量性チャージポンプ回路を示す。図
４は、バイポーラー及び電界効果トランジスターを使用
した本発明により形成された容量性チャージポンプ回路
を示すものである。
照しながら行なう引き続く重要な態様の説明を通して明
らかになるであろう。図１は、既述の通り、容量性チャ
ージポンプ回路の基本的なダイアグラムである。図２
は、既述の通り、既知既述に従ってバイポーラー素子に
より形成された容量性チャージポンプ回路を示す。図３
は、既述の通り、電界効果トランジスター（ＣＭＯＳ）
により形成された容量性チャージポンプ回路を示す。図
４は、バイポーラー及び電界効果トランジスターを使用
した本発明により形成された容量性チャージポンプ回路
を示すものである。
【００１５】図４を参照すると、基本的な容量性チャー
ジポンプ回路が、バイポーラートランジスターＴ２（ｎ
ｐｎ）及びＴ３（ｐｎｐ）の相補対により形成される１
対の駆動スイッチにより、ダイオードＤ３によるチャー
ジトランスファーキャパシターＣ１により、チャージ貯
蔵出力キャパシターＣ２により、及び第１のダイオード
（図１及び２のＤ１）を機能的に置換する、図示の例で
はトランジスターＴ６により、制限抵抗Ｒ１により及び
ダイオードにより形成される反転段を通してスイッチン
グシグナルＣＫにより駆動されるトランジスターＴ４か
ら構成されている。相補対Ｔ２及びＴ３の逆相駆動は、
一般的な技術に従ってインバーターＩ１、電流発振器Ｉ
及びダイオードＴ１を通して行なわれる。勿論この場合
には前記インバーターＩ１は、それが極端に低いサプラ
イ電圧でもスイッチングできなければならないため、バ
イポーラー段により形成されなければならない。
ジポンプ回路が、バイポーラートランジスターＴ２（ｎ
ｐｎ）及びＴ３（ｐｎｐ）の相補対により形成される１
対の駆動スイッチにより、ダイオードＤ３によるチャー
ジトランスファーキャパシターＣ１により、チャージ貯
蔵出力キャパシターＣ２により、及び第１のダイオード
（図１及び２のＤ１）を機能的に置換する、図示の例で
はトランジスターＴ６により、制限抵抗Ｒ１により及び
ダイオードにより形成される反転段を通してスイッチン
グシグナルＣＫにより駆動されるトランジスターＴ４か
ら構成されている。相補対Ｔ２及びＴ３の逆相駆動は、
一般的な技術に従ってインバーターＩ１、電流発振器Ｉ
及びダイオードＴ１を通して行なわれる。勿論この場合
には前記インバーターＩ１は、それが極端に低いサプラ
イ電圧でもスイッチングできなければならないため、バ
イポーラー段により形成されなければならない。
【００１６】低サプライ電圧ＶS の条件下及び低出力電
圧ＶOUT の存在下つまり回路のスイッチオン又はそれに
続く回路により生ずるブースト出力電圧ＶOUT で電力供
給される回路による異常な強い電流吸収時に、出力電圧
ＶOUT は、段Ｉ２がバイポーラートランジスター、ＭＯ
Ｓ対Ｍ１及びＭ２で形成される場合でも出力電圧ＶOUT
で電力供給される段Ｉ２を構成する１又は２以上の電界
効果トランジスターを導電状態に導くために十分な最小
電圧より低い。これらの条件では、ＭＯＳトランジスタ
ーＭ１及びＭ２はオフ状態に維持される。チャージポン
プ回路の動作をコントロールする駆動シグナルＣＫが高
いと、Ｔ３、Ｔ６及びＴ４がオンになり、従ってキャパ
シタンスＣ１はＶC1＝ＶS −ＶCEsat(T3) −Ｖ
CEsat(T4) で与えられる電力にチャージする。
圧ＶOUT の存在下つまり回路のスイッチオン又はそれに
続く回路により生ずるブースト出力電圧ＶOUT で電力供
給される回路による異常な強い電流吸収時に、出力電圧
ＶOUT は、段Ｉ２がバイポーラートランジスター、ＭＯ
Ｓ対Ｍ１及びＭ２で形成される場合でも出力電圧ＶOUT
で電力供給される段Ｉ２を構成する１又は２以上の電界
効果トランジスターを導電状態に導くために十分な最小
電圧より低い。これらの条件では、ＭＯＳトランジスタ
ーＭ１及びＭ２はオフ状態に維持される。チャージポン
プ回路の動作をコントロールする駆動シグナルＣＫが高
いと、Ｔ３、Ｔ６及びＴ４がオンになり、従ってキャパ
シタンスＣ１はＶC1＝ＶS −ＶCEsat(T3) −Ｖ
CEsat(T4) で与えられる電力にチャージする。
【００１７】基本的にトランジスターＴ４は図１及び２
の回路のダイオードＤ１の機能を置換する。駆動シグナ
ルＣＫが低くなると、ノードＡはＶA ＝ＶS −Ｖ
CEsat(T2) で与えられる電圧を取り、一方Ｔ６がオフで
ある事実からみて電流でチャージされていないノードＢ
はＶB ＝ＶS −ＶCEsat(T2) ＋ＶS −ＶCEsat(T3) −Ｖ
CEsat(T4)＝２ＶS −２ＶCEsat(pnpT2 and T4) −Ｖ
CEsat(npnT3) で与えられる電圧に達する。従ってダイ
オードＴ７を通して、出力キャパシターＣ２は、定常状
態 (開回路) 条件で、ＶOUT ＝ＶB −ＶdiodeT7 ＝２Ｖ
S −２ＶCEsat(pnp)−Ｖ CEsat(npn) −Ｖdiode で与え
られる電圧までチャージされる傾向がある。
の回路のダイオードＤ１の機能を置換する。駆動シグナ
ルＣＫが低くなると、ノードＡはＶA ＝ＶS −Ｖ
CEsat(T2) で与えられる電圧を取り、一方Ｔ６がオフで
ある事実からみて電流でチャージされていないノードＢ
はＶB ＝ＶS −ＶCEsat(T2) ＋ＶS −ＶCEsat(T3) −Ｖ
CEsat(T4)＝２ＶS −２ＶCEsat(pnpT2 and T4) −Ｖ
CEsat(npnT3) で与えられる電圧に達する。従ってダイ
オードＴ７を通して、出力キャパシターＣ２は、定常状
態 (開回路) 条件で、ＶOUT ＝ＶB −ＶdiodeT7 ＝２Ｖ
S −２ＶCEsat(pnp)−Ｖ CEsat(npn) −Ｖdiode で与え
られる電圧までチャージされる傾向がある。
【００１８】逆に低いサプライ電圧であるが１又は２以
上の電界効果トランジスターのターンオンを可能にする
ために十分な出力電圧ＶOUT が存在する条件では、トラ
ンジスターＭ１及びＭ２のＣＭＯＳ対は駆動シグナルＣ
Ｋの相で駆動される。トランジスターＴ３と同じ相での
ＭＯＳトランジスターＭ１のターンオンは、ノードＡを
グラウンドポテンシャルにし、バイポーラートランジス
ターＴ３の電圧降下（Ｖ CEsat(T3)）を実質的に零に
し、一方キャパシターＣ１からキャパシターＣ２へのチ
ャージトランスファーと同じ相のＭＯＳトランジスター
Ｍ２のターンオンはダイオードＴ７の電圧降下を実質的
に零にする。バイポーラー及びＣＭＯＳデバイスの組合
せ作用によるこれらの不安定なサプライ電圧条件では、
定常状態及び開回路条件でＶOUT ＝２ＶS −２Ｖ
CEsat(pnp)により与えられる値に達する出力電圧を得る
ことができる。
上の電界効果トランジスターのターンオンを可能にする
ために十分な出力電圧ＶOUT が存在する条件では、トラ
ンジスターＭ１及びＭ２のＣＭＯＳ対は駆動シグナルＣ
Ｋの相で駆動される。トランジスターＴ３と同じ相での
ＭＯＳトランジスターＭ１のターンオンは、ノードＡを
グラウンドポテンシャルにし、バイポーラートランジス
ターＴ３の電圧降下（Ｖ CEsat(T3)）を実質的に零に
し、一方キャパシターＣ１からキャパシターＣ２へのチ
ャージトランスファーと同じ相のＭＯＳトランジスター
Ｍ２のターンオンはダイオードＴ７の電圧降下を実質的
に零にする。バイポーラー及びＣＭＯＳデバイスの組合
せ作用によるこれらの不安定なサプライ電圧条件では、
定常状態及び開回路条件でＶOUT ＝２ＶS −２Ｖ
CEsat(pnp)により与えられる値に達する出力電圧を得る
ことができる。
【００１９】横型ｐｎｐトランジスターの電圧ＶCEsat
がかなり低いことつまり約100 ｍＶ未満であることを考
慮すると、サプライ電圧が極端に低い場合でも前記回路
はサプライ電圧を実質的に２倍にすることを可能にし、
実際上、図３に示したような既知のタイプのＣＭＯＳ容
量性チャージポンプ回路が機能することを可能にしな
い。次の因子により特徴付けられる実際的な態様を仮定
しかつサプライ電圧ＶS ＝1.2 Ｖであるとすると、本発
明の回路のバイポーラー部はＶOUT ＝2.4 −0.3 −0.7
＝1.4 Ｖで与えられる出力電圧に達することが可能にな
る。 ＶCEsat(pnp)＝50ｍＶ ＶCEsat(npn)＝200 ｍＶ ＶBE＝0.7 Ｖ
がかなり低いことつまり約100 ｍＶ未満であることを考
慮すると、サプライ電圧が極端に低い場合でも前記回路
はサプライ電圧を実質的に２倍にすることを可能にし、
実際上、図３に示したような既知のタイプのＣＭＯＳ容
量性チャージポンプ回路が機能することを可能にしな
い。次の因子により特徴付けられる実際的な態様を仮定
しかつサプライ電圧ＶS ＝1.2 Ｖであるとすると、本発
明の回路のバイポーラー部はＶOUT ＝2.4 −0.3 −0.7
＝1.4 Ｖで与えられる出力電圧に達することが可能にな
る。 ＶCEsat(pnp)＝50ｍＶ ＶCEsat(npn)＝200 ｍＶ ＶBE＝0.7 Ｖ
【００２０】前記回路のＣＭＯＳ部の出力電圧ＶOUT が
1.4 Ｖに向けて上昇する活性化の後に、出力電圧はＶ
OUT ＝2.4 −0.1 ＝2.3 Ｖにより与えられる定常状態
（開回路）に到達する。実際上、サプライ電圧が低過ぎ
てＣＭＯＳ回路の機能を確保できない場合でもサプライ
電圧を実質的に２倍にした出力電圧を得ることが可能に
なる。本発明の容量性チャージポンプ回路は電圧デュプ
リケーターとして、又はカスケード接続された複数の電
圧デュプリケーティング段により構成される電圧マルチ
プライヤーの第１段つまり入力段としても使用できる。
1.4 Ｖに向けて上昇する活性化の後に、出力電圧はＶ
OUT ＝2.4 −0.1 ＝2.3 Ｖにより与えられる定常状態
（開回路）に到達する。実際上、サプライ電圧が低過ぎ
てＣＭＯＳ回路の機能を確保できない場合でもサプライ
電圧を実質的に２倍にした出力電圧を得ることが可能に
なる。本発明の容量性チャージポンプ回路は電圧デュプ
リケーターとして、又はカスケード接続された複数の電
圧デュプリケーティング段により構成される電圧マルチ
プライヤーの第１段つまり入力段としても使用できる。
【図１】従来の容量性チャージポンプ回路の基本的なダ
イアグラム。
イアグラム。
【図２】既知技術に従ってバイポーラー素子により形成
された容量性チャージポンプ回路のダイアグラム。
された容量性チャージポンプ回路のダイアグラム。
【図３】電界効果トランジスター（ＣＭＯＳ）により形
成された従来の容量性チャージポンプ回路を示すダイア
グラム。
成された従来の容量性チャージポンプ回路を示すダイア
グラム。
【図４】バイポーラー及び電界効果トランジスターを使
用した本発明により形成された容量性チャージポンプ回
路のダイアグラム。
用した本発明により形成された容量性チャージポンプ回
路のダイアグラム。
Ｔ２、Ｔ３・・・バイポーラートランジスター Ｃ１・
・・チャージトランスファーキャパシター Ｃ２・・・
チャージ貯蔵キャパシター Ｔ４、Ｔ６・・・トランジ
スター Ｒ１・・・制限抵抗 Ｉ１・・・インバーター
Ｉ・・・電流発振器 Ｍ１、Ｍ２・・・第１及び第２
のＭＯＳトランジスター ＣＫ・・・駆動シグナル
・・チャージトランスファーキャパシター Ｃ２・・・
チャージ貯蔵キャパシター Ｔ４、Ｔ６・・・トランジ
スター Ｒ１・・・制限抵抗 Ｉ１・・・インバーター
Ｉ・・・電流発振器 Ｍ１、Ｍ２・・・第１及び第２
のＭＯＳトランジスター ＣＫ・・・駆動シグナル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 29/92 Ｚ (72)発明者 田原 久嗣 千葉県習志野市香澄１−１−６−402
Claims (6)
- 【請求項１】 サプライノード（ＶS ）及び貯蔵出力キ
ャパシター（Ｃ２）が接続された出力ノード（ＶOUT ）
間に直列接続された１対のダイオードの中間ノードに接
続されたチャージトランスファーキャパシター（Ｃ
１）、及び該チャージトランスファーキャパシターと逆
相でスイッチとして駆動される１対のバイポーラートラ
ンジスター（Ｔ２及びＴ３）を含んで成る低サプライ電
圧用容量性チャージポンプ回路において、 前記バイポーラートランジスター（Ｔ３）の飽和電圧を
実質的に零にできる前記チャージトランスファーキャパ
シタンス（Ｃ１）のチャージ相の間に通電する前記トラ
ンジスター対のバイポーラートランジスターＴ３と並列
に接続されかつ同じ相で駆動される第１の電界効果トラ
ンジスター（Ｍ１）、 前記貯蔵出力キャパシター（Ｃ２）のチャージダイオー
ド（Ｔ７）と並列に接続され、かつ前記ダイオード（Ｔ
７）の電圧降下を実質的に零にできる、前記チャージト
ランスファーキャパシター（Ｃ１）から、前記貯蔵キャ
パシター（Ｃ２）へのチャージトランスファーと同じ相
で駆動される第２の電界効果トランジスター（Ｍ２）及
び前記電界効果トランジスター（Ｍ１、Ｍ２）を駆動で
きる最小ブーストレベルを越えて前記出力ノード（Ｖ
OUT ）の電圧を上昇させかつサプライ電圧（ＶS ）を実
質的に２倍にすることを可能にすることに対応する手段
（Ｔ８、Ｒ２、Ｉ２）を含んで成ることを特徴とする回
路。 - 【請求項２】 前記手段が、チャージポンプ回路のクロ
ックシグナルにより駆動されるバイポーラートランジス
ター（Ｔ８−Ｒ２）、及び前記出力ノードに存在する電
圧（ＶOUT ）で電力供給される少なくとも１個の第２の
反転段（Ｉ２）により構成されている請求の範囲１に記
載のチャージポンプ回路。 - 【請求項３】 前記第２の反転段がＣＭＯＳインバータ
ーである請求の範囲１に記載のチャージポンプ回路。 - 【請求項４】 前記ダイオード対の前記第１のダイオー
ド（Ｔ１）が、サプライノード（ＶS ）に接続された第
１の電流ターミナル、前記中間ノード（Ｂ）に接続され
た第２の電流ターミナル及び駆動回路のノードに接続さ
れたベースを有するバイポーラートランジスター（Ｔ
４）で代替され、前記駆動回路が、サプライノード（Ｖ
S ）と前記トランジスターのベース間に接続された順方
向バイアスダイオード（Ｔ５）、制限抵抗（Ｒ１）、及
び該制限抵抗（Ｒ１）及び回路の共通グラウンドノード
間に接続され前記クロックシグナルにより駆動される第
４のバイポーラートランジスター（Ｔ６）を含んで成る
請求項１に記載のチャージポンプ回路。 - 【請求項５】 前記バイポーラートランジスター対（Ｔ
２、Ｔ３）のトランジスターが横型の相補トランジスタ
ーである請求項１に記載のチャージポンプ回路。 - 【請求項６】 複数のカスケード接続された容量性チャ
ージポンプ回路を含む電圧マルチプライヤーにおいて、 前記複数の回路の第１の又は入力段を構成する少なくと
も１個のチャージポンプ回路が、 サプライノード（ＶS ）及び貯蔵出力キャパシター（Ｃ
２）が接続された出力ノード（ＶOUT ）間に直列接続さ
れた１対のダイオードの中間ノードに接続されたチャー
ジトランスファーキャパシター（Ｃ１）、及び該チャー
ジトランスファーキャパシターと逆相でスイッチとして
駆動する１対のバイポーラートランジスター（Ｔ２及び
Ｔ３）を含み、更に、 前記バイポーラートランジスター（Ｔ３）の飽和電圧を
実質的に零にできる前記チャージトランスファーキャパ
シタンス（Ｃ１）のチャージ相の間に通電する前記トラ
ンジスター対のバイポーラートランジスターＴ３と並列
に接続されかつ同じ相で駆動される第１の電界効果トラ
ンジスター（Ｍ１）、 前記貯蔵出力キャパシター（Ｃ２）のチャージダイオー
ドと並列に接続されかつダイオード（Ｔ７）の電圧降下
を実質的に零にできる前記チャージトランスファーキャ
パシター（Ｃ１）から前記貯蔵キャパシター（Ｃ２）へ
のチャージトランスファーと同じ相で駆動される第２の
電界効果トランジスター（Ｍ２）及び前記電界効果トラ
ンジスター（Ｍ１、Ｍ２）を駆動できる最小ブーストレ
ベルを越えて前記出力ノード（ＶOUT ）の電圧を上昇さ
せかつサプライ電圧（ＶS ）を実質的に２倍にすること
を可能にすることに対応する手段（Ｔ８、Ｒ２、Ｉ２）
を含んで成る低サプライ電圧用容量性チャージポンプ回
路であることを特徴とする電圧マルチプライヤー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94830272A EP0685921B1 (en) | 1994-05-31 | 1994-05-31 | Capacitive charge pump, Bicmos circuit for low supply voltage |
| IT94830272.4 | 1994-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07336998A true JPH07336998A (ja) | 1995-12-22 |
| JP3515638B2 JP3515638B2 (ja) | 2004-04-05 |
Family
ID=8218461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15839195A Expired - Fee Related JP3515638B2 (ja) | 1994-05-31 | 1995-05-31 | 低サプライ電圧用容量性チャージポンプＢｉＣＭＯＳ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5581455A (ja) |
| EP (1) | EP0685921B1 (ja) |
| JP (1) | JP3515638B2 (ja) |
| DE (1) | DE69422164T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005214861A (ja) * | 2004-01-30 | 2005-08-11 | Toho Gas Co Ltd | ガバナ室用デジタル式自記圧力計 |
| JP2006087200A (ja) * | 2004-09-15 | 2006-03-30 | Nikon Corp | 電源装置、ステージ装置、露光装置 |
| JP2009232576A (ja) * | 2008-03-24 | 2009-10-08 | Seiko Epson Corp | Ｄｃ−ｄｃコンバータ用平滑回路、ｄｃ−ｄｃコンバータ、電気泳動表示装置用駆動回路、電気泳動表示装置、及び電子機器 |
| JP2016092985A (ja) * | 2014-11-05 | 2016-05-23 | 三星エスディアイ株式会社Ｓａｍｓｕｎｇ ＳＤＩ Ｃｏ．，Ｌｔｄ． | 直流昇圧回路 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0737643B1 (en) * | 1995-04-14 | 2000-09-13 | STMicroelectronics S.r.l. | Voltage generator-booster for supplying an approximately constant voltage level |
| US5731736A (en) * | 1995-06-30 | 1998-03-24 | Dallas Semiconductor | Charge pump for digital potentiometers |
| US5627458A (en) * | 1995-07-14 | 1997-05-06 | Nevin; Larry J. | Integrated negative D-C bias circuit |
| US5721509A (en) * | 1996-02-05 | 1998-02-24 | Motorola, Inc. | Charge pump having reduced threshold voltage losses |
| US5959885A (en) * | 1997-03-27 | 1999-09-28 | Xilinx, Inc. | Non-volatile memory array using single poly EEPROM in standard CMOS process |
| US5949712A (en) * | 1997-03-27 | 1999-09-07 | Xilinx, Inc. | Non-volatile memory array using gate breakdown structure |
| US6118326A (en) * | 1997-11-06 | 2000-09-12 | Analog Devices, Inc. | Two-phase bootstrapped CMOS switch drive technique and circuit |
| US6344959B1 (en) | 1998-05-01 | 2002-02-05 | Unitrode Corporation | Method for sensing the output voltage of a charge pump circuit without applying a load to the output stage |
| US6448841B1 (en) | 1998-05-01 | 2002-09-10 | Texas Instruments Incorporated | Efficiency charge pump circuit |
| US6191643B1 (en) * | 1999-03-31 | 2001-02-20 | Sony Corporation | Voltage boost circuitry for hard drive write preamplifiers |
| DE19928309C2 (de) * | 1999-06-21 | 2002-03-28 | Texas Instruments Deutschland | Gleichspannungswandler |
| JP2001346377A (ja) * | 2000-05-31 | 2001-12-14 | Fujitsu Ltd | 昇圧装置および昇圧方法 |
| US6249446B1 (en) | 2000-08-23 | 2001-06-19 | Intersil Americas Inc. | Cascadable, high efficiency charge pump circuit and related methods |
| ES2229106T3 (es) | 2001-01-30 | 2005-04-16 | True Solar Autonomy Holding B.V. | Circuito de conversion de voltaje. |
| TW578122B (en) * | 2002-06-05 | 2004-03-01 | Au Optronics Corp | Driving circuit for thin film transistor liquid crystal display |
| DE10357785B3 (de) * | 2003-12-10 | 2005-05-04 | Infineon Technologies Ag | SC-Schaltungsanordnung |
| US7035028B2 (en) * | 2004-05-12 | 2006-04-25 | Stmicroelectronics, Inc. | Disk drive write driver with boosting circuit to improve output voltage swing |
| US7375909B2 (en) * | 2004-04-14 | 2008-05-20 | Stmicroelectronics, Inc. | Write driver with power optimization and interconnect impedance matching |
| US7365928B2 (en) * | 2004-04-14 | 2008-04-29 | Stmicroelectronics, Inc. | Write driver with improved boosting circuit and interconnect impedance matching |
| SE0600439L (sv) * | 2006-02-28 | 2007-08-29 | Infineon Technologies Ag | Drivkrets |
| US7535281B2 (en) * | 2006-09-29 | 2009-05-19 | Micron Technology, Inc. | Reduced time constant charge pump and method for charging a capacitive load |
| TW201105015A (en) * | 2009-07-22 | 2011-02-01 | Green Solution Tech Co Ltd | Charge pump circuit |
| US8472221B1 (en) * | 2010-05-07 | 2013-06-25 | Alfred E. Mann Foundation For Scientific Research | High voltage rectifier using low voltage CMOS process transistors |
| US8547168B2 (en) * | 2011-10-14 | 2013-10-01 | Jen-Ai Holdings, Llc | High current drive switched capacitor charge pump |
| DE102014113226B3 (de) * | 2014-09-15 | 2015-05-07 | Pintsch Bamag Antriebs- Und Verkehrstechnik Gmbh | Taktsignalausgabeeinrichtung, Schaltung mit einer solchen Taktsignalausgabeeinrichtung, Steuereinheit mit einer solchen Schaltung und Lichtsignalgeber mit einer solchen Steuereinheit |
| US9729047B2 (en) * | 2015-05-11 | 2017-08-08 | Palo Alto Research Center Incorporated | Printable pulsed voltage multiplier with adjustable pulse width and amplitude |
| US10333397B2 (en) | 2017-07-18 | 2019-06-25 | Stmicroelectronics International N.V. | Multi-stage charge pump circuit operating to simultaneously generate both a positive voltage and a negative voltage |
| US10050524B1 (en) * | 2017-11-01 | 2018-08-14 | Stmicroelectronics International N.V. | Circuit for level shifting a clock signal using a voltage multiplier |
| CN114765415A (zh) * | 2021-01-11 | 2022-07-19 | 北京兆易创新科技股份有限公司 | 电荷泵电路、非易失性存储器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218766A (ja) * | 1983-05-27 | 1984-12-10 | Toshiba Corp | 電圧昇圧回路 |
| IT1215309B (it) * | 1985-09-10 | 1990-01-31 | Sgs Microelettronica Spa | Circuito per il pilotaggio in continua ed in alternata di transistori mos di potenza a canale n di standi push-pull a bassa dissipazione. |
| US4733159A (en) * | 1986-10-28 | 1988-03-22 | Motorola, Inc. | Charge pump voltage regulator |
| JPS6460259A (en) * | 1987-08-28 | 1989-03-07 | Nippon Denso Co | Charge pump type booster circuit |
| DE69015126D1 (de) * | 1989-11-08 | 1995-01-26 | Nat Semiconductor Corp | Cascodeschaltkreis mit maximalem Hub für eine bipolare Ladungspumpe. |
| US5111375A (en) * | 1990-12-20 | 1992-05-05 | Texas Instruments Incorporated | Charge pump |
| JP2820331B2 (ja) * | 1991-06-21 | 1998-11-05 | シャープ株式会社 | チャージポンプ回路 |
| JP2806717B2 (ja) * | 1992-10-28 | 1998-09-30 | 日本電気アイシーマイコンシステム株式会社 | チャージポンプ回路 |
| FR2702317A1 (fr) * | 1993-03-03 | 1994-09-09 | Philips Composants | Circuit pompe de charge à faible consommation, faible bruit et synthétiseur de fréquence équipé d'un tel circuit. |
| US5493543A (en) * | 1994-11-07 | 1996-02-20 | Timex Corporation | Capacitive charge pump driver circuit for piezoelectric alarm |
-
1994
- 1994-05-31 EP EP94830272A patent/EP0685921B1/en not_active Expired - Lifetime
- 1994-05-31 DE DE69422164T patent/DE69422164T2/de not_active Expired - Fee Related
-
1995
- 1995-05-31 US US08/454,645 patent/US5581455A/en not_active Expired - Lifetime
- 1995-05-31 JP JP15839195A patent/JP3515638B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005214861A (ja) * | 2004-01-30 | 2005-08-11 | Toho Gas Co Ltd | ガバナ室用デジタル式自記圧力計 |
| JP4532918B2 (ja) * | 2004-01-30 | 2010-08-25 | 東邦瓦斯株式会社 | ガバナ室用デジタル式自記圧力計 |
| JP2006087200A (ja) * | 2004-09-15 | 2006-03-30 | Nikon Corp | 電源装置、ステージ装置、露光装置 |
| JP2009232576A (ja) * | 2008-03-24 | 2009-10-08 | Seiko Epson Corp | Ｄｃ−ｄｃコンバータ用平滑回路、ｄｃ−ｄｃコンバータ、電気泳動表示装置用駆動回路、電気泳動表示装置、及び電子機器 |
| JP2016092985A (ja) * | 2014-11-05 | 2016-05-23 | 三星エスディアイ株式会社Ｓａｍｓｕｎｇ ＳＤＩ Ｃｏ．，Ｌｔｄ． | 直流昇圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69422164T2 (de) | 2000-04-20 |
| JP3515638B2 (ja) | 2004-04-05 |
| EP0685921A1 (en) | 1995-12-06 |
| DE69422164D1 (de) | 2000-01-20 |
| US5581455A (en) | 1996-12-03 |
| EP0685921B1 (en) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3515638B2 (ja) | 低サプライ電圧用容量性チャージポンプＢｉＣＭＯＳ回路 | |
| US5532916A (en) | Voltage converting circuit and multiphase clock generating circuit used for driving the same | |
| US5111375A (en) | Charge pump | |
| US7382176B2 (en) | Charge pump circuit | |
| US6249446B1 (en) | Cascadable, high efficiency charge pump circuit and related methods | |
| JPH05244766A (ja) | チャージポンプ回路 | |
| EP0292148A2 (en) | Charge pump circuitry having low saturation voltage and current-limited switch | |
| CN2884287Y (zh) | 一种电流源或电压源的启动电路 | |
| TW202119744A (zh) | 具有用以對飛馳電容器進行預充電之分壓器的多階轉換器 | |
| JPH09219976A (ja) | 電力変換装置の駆動方法 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JPH06196976A (ja) | 信号発生器 | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JPH11330376A (ja) | チャージポンプ式駆動回路 | |
| CN110149046B (zh) | 基于宽范围输入电压输出相对恒定的cmos电荷泵 | |
| JP3721924B2 (ja) | 半導体集積回路 | |
| JPH11178227A (ja) | 電子機器 | |
| CN216362252U (zh) | 一种供电电路与电子设备 | |
| JP3096711B2 (ja) | チャージポンプの出力電圧制御装置 | |
| JPH08162934A (ja) | 昇圧回路を有するｈブリッジ回路 | |
| JP4980652B2 (ja) | チャージポンプ回路 | |
| JP2003158429A (ja) | Ｄ級電力増幅器 | |
| JPH10247690A (ja) | 低電圧動作発振器 | |
| JPH08149799A (ja) | 昇圧回路およびその駆動方法 | |
| JP2662397B2 (ja) | 駆動制御用ｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040116 |
|
| LAPS | Cancellation because of no payment of annual fees |