JPH07336159A - ハイインピーダンス入力回路 - Google Patents
ハイインピーダンス入力回路Info
- Publication number
- JPH07336159A JPH07336159A JP6123470A JP12347094A JPH07336159A JP H07336159 A JPH07336159 A JP H07336159A JP 6123470 A JP6123470 A JP 6123470A JP 12347094 A JP12347094 A JP 12347094A JP H07336159 A JPH07336159 A JP H07336159A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current
- base
- vbe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】ハイインピーダンス入力回路において入力直流
電圧値を下げ、入力ダイナミックレンジを広げることに
より他の回路ブロックとの接続を容易にすること。 【構成】ベースに信号が入力される第１のトランジスタ
と、該第１のトランジスタのエミッタに接続された第１
の電流源と、コレクタが第１のトランジスタのエミッタ
に接続され、ベースが第１のトランジスタのコレクタに
接続された第２のトランジスタと、該第２のトランジス
タのエミッタに接続された第１の電圧源を具備し、該第
１のトランジスタのエミッタを出力とする。
電圧値を下げ、入力ダイナミックレンジを広げることに
より他の回路ブロックとの接続を容易にすること。 【構成】ベースに信号が入力される第１のトランジスタ
と、該第１のトランジスタのエミッタに接続された第１
の電流源と、コレクタが第１のトランジスタのエミッタ
に接続され、ベースが第１のトランジスタのコレクタに
接続された第２のトランジスタと、該第２のトランジス
タのエミッタに接続された第１の電圧源を具備し、該第
１のトランジスタのエミッタを出力とする。
Description
【０００１】
【産業上の利用分野】本発明は、検波容量を縮小する集
積回路に関する。
積回路に関する。
【０００２】
【従来の技術】図３に従来のハイインピーダンス入力回
路を示す。入力端子８から入力された信号はトランジス
タ１及びトランジスタ２と電流源７で構成されるエミッ
タフォロワによって出力される。出力端子９で出力され
る信号は入力信号と振幅が等しく、位相も同相である。
路を示す。入力端子８から入力された信号はトランジス
タ１及びトランジスタ２と電流源７で構成されるエミッ
タフォロワによって出力される。出力端子９で出力され
る信号は入力信号と振幅が等しく、位相も同相である。
【０００３】ここで、トランジスタ１のベースでの電流
変化量をΔｉ、トランジスタの電流増幅率をｈＦＥとす
ると、トランジスタ１のエミッタ電流はΔｉ・ｈＦＥ、
トランジスタ２のエミッタ電流はΔｉ・ｈＦＥ2変化す
る。つまりトランジスタ１のベースでの入力インピーダ
ンスは出力端子９のインピーダンスのｈＦＥ2倍にな
る。上記回路構成は電流増幅率が大きいことから広く一
般に使用されている。
変化量をΔｉ、トランジスタの電流増幅率をｈＦＥとす
ると、トランジスタ１のエミッタ電流はΔｉ・ｈＦＥ、
トランジスタ２のエミッタ電流はΔｉ・ｈＦＥ2変化す
る。つまりトランジスタ１のベースでの入力インピーダ
ンスは出力端子９のインピーダンスのｈＦＥ2倍にな
る。上記回路構成は電流増幅率が大きいことから広く一
般に使用されている。
【０００４】次に、従来のベース電流補償回路付きハイ
インピーダンス回路を図４に示す。例えば、トランジス
タ１のベースに電流ｉが流れているとすると、トランジ
スタ２のコレクタにはｈＦＥ2・ｉの電流が流れ、トラ
ンジスタ３のベース、トランジスタ４、トランジスタ
５、トランジスタ６のエミッタ（コレクタ）ではｈＦＥ
・ｉの電流が流れる。従って、トランジスタ６のベース
では電流ｉが流れるためトランジスタ１のベース電流流
出分をトランジスタ６で補償する働きをしている。これ
により例えば入力端子８に、充電されたコンデンサを接
続しても電流の流出による放電がなく、電圧値がホール
ドされる。これは検波コンデンサ等の電流リークが問題
となる回路に有効である。
インピーダンス回路を図４に示す。例えば、トランジス
タ１のベースに電流ｉが流れているとすると、トランジ
スタ２のコレクタにはｈＦＥ2・ｉの電流が流れ、トラ
ンジスタ３のベース、トランジスタ４、トランジスタ
５、トランジスタ６のエミッタ（コレクタ）ではｈＦＥ
・ｉの電流が流れる。従って、トランジスタ６のベース
では電流ｉが流れるためトランジスタ１のベース電流流
出分をトランジスタ６で補償する働きをしている。これ
により例えば入力端子８に、充電されたコンデンサを接
続しても電流の流出による放電がなく、電圧値がホール
ドされる。これは検波コンデンサ等の電流リークが問題
となる回路に有効である。
【０００５】
【発明が解決しようとする課題】以下の説明で、電源電
位をＶＣＣ、トランジスタのベース−エミッタ間電圧を
Ｖｂｅ、トランジスタのコレクタ−エミッタ間電圧をＶ
ｃｅとする。図３に示した従来例において、例えば、Ｖ
ｃｅ≧Ｖｂｅの条件でトランジスタを使用する場合、電
流源７は通常トランジスタで構成するのでトランジスタ
２のエミッタ電位が最低でもＶｂｅは必要である。従っ
て入力端子８では最低でもＶｂｅの３個分の電圧が必要
となる。従って、入力端子８での電圧値下限は３・Ｖｂ
ｅと高い。また上限値はＶＣＣである。（トランジスタ
１が飽和しないようにベース電位はコレクタ電位以下の
必要がある）。本従来例の回路動作範囲（以下、ＤＣレ
ンジと記す）は、入力端子の直流電圧上下限差であるＶ
ＣＣ−３・Ｖｂｅとなる。ここで、電圧の下限が３・Ｖ
ｂｅと高いためＤＣレンジの中心直流電位も（ＶＣＣ＋
３・Ｖｂｅ）／２と高くなってしまう。通常回路では電
源電位の半分（ＶＣＣ／２）を中心直流電位にすること
でダイナミックレンジを有効に使っている。しかし、本
構成ではＶＣＣ／２よりも３・Ｖｂｅ／２だけ高くなる
ため、他の回路ブロックとの接続を考慮すると使い勝手
が悪い。回路動作の点で言うと、トランジスタ１のベー
ス電位が下がった場合、トランジスタ１のエミッタとト
ランジスタ２のベースとの接続部で寄生容量の放電経路
がなく、出力端子９での入力電圧変化に対する追従性が
悪い。
位をＶＣＣ、トランジスタのベース−エミッタ間電圧を
Ｖｂｅ、トランジスタのコレクタ−エミッタ間電圧をＶ
ｃｅとする。図３に示した従来例において、例えば、Ｖ
ｃｅ≧Ｖｂｅの条件でトランジスタを使用する場合、電
流源７は通常トランジスタで構成するのでトランジスタ
２のエミッタ電位が最低でもＶｂｅは必要である。従っ
て入力端子８では最低でもＶｂｅの３個分の電圧が必要
となる。従って、入力端子８での電圧値下限は３・Ｖｂ
ｅと高い。また上限値はＶＣＣである。（トランジスタ
１が飽和しないようにベース電位はコレクタ電位以下の
必要がある）。本従来例の回路動作範囲（以下、ＤＣレ
ンジと記す）は、入力端子の直流電圧上下限差であるＶ
ＣＣ−３・Ｖｂｅとなる。ここで、電圧の下限が３・Ｖ
ｂｅと高いためＤＣレンジの中心直流電位も（ＶＣＣ＋
３・Ｖｂｅ）／２と高くなってしまう。通常回路では電
源電位の半分（ＶＣＣ／２）を中心直流電位にすること
でダイナミックレンジを有効に使っている。しかし、本
構成ではＶＣＣ／２よりも３・Ｖｂｅ／２だけ高くなる
ため、他の回路ブロックとの接続を考慮すると使い勝手
が悪い。回路動作の点で言うと、トランジスタ１のベー
ス電位が下がった場合、トランジスタ１のエミッタとト
ランジスタ２のベースとの接続部で寄生容量の放電経路
がなく、出力端子９での入力電圧変化に対する追従性が
悪い。
【０００６】また、図４に示した様に、上記従来例にベ
ース電流補償をおこなった場合、入力端子８での電圧値
下限は図３と同じく３・Ｖｂｅだが、上限はトランジス
タ２のコレクタ電圧（ＶＣＣ−３・Ｖｂｅ）よりもトラ
ンジスタ１のエミッタ電位(＝トランジスタ２のベース
電位）が上がらない事が条件になるため、入力端子８で
の上限は（ＶＣＣ−２・ＶＣＣ）となる。従って上述し
た中心直流電圧値が高いことに加え、ＤＣレンジ幅が
（ＶＣＣ−２・Ｖｂｅ）−３・Ｖｂｅ＝ＶＣＣ−５・Ｖ
ｂｅと狭くなってしまう。
ース電流補償をおこなった場合、入力端子８での電圧値
下限は図３と同じく３・Ｖｂｅだが、上限はトランジス
タ２のコレクタ電圧（ＶＣＣ−３・Ｖｂｅ）よりもトラ
ンジスタ１のエミッタ電位(＝トランジスタ２のベース
電位）が上がらない事が条件になるため、入力端子８で
の上限は（ＶＣＣ−２・ＶＣＣ）となる。従って上述し
た中心直流電圧値が高いことに加え、ＤＣレンジ幅が
（ＶＣＣ−２・Ｖｂｅ）−３・Ｖｂｅ＝ＶＣＣ−５・Ｖ
ｂｅと狭くなってしまう。
【０００７】
【課題を解決するための手段】図１に示すように、ベー
スに信号が入力される第１のトランジスタと、該第１の
トランジスタのエミッタに接続された第１の電流源と、
コレクタが該第１のトランジスタのエミッタに接続さ
れ、ベースが該第１のトランジスタのコレクタに接続さ
れた第２のトランジスタと、該第２のトランジスタのエ
ミッタに接続された第１の電圧源を具備し、該第１のト
ランジスタのエミッタを出力とする。
スに信号が入力される第１のトランジスタと、該第１の
トランジスタのエミッタに接続された第１の電流源と、
コレクタが該第１のトランジスタのエミッタに接続さ
れ、ベースが該第１のトランジスタのコレクタに接続さ
れた第２のトランジスタと、該第２のトランジスタのエ
ミッタに接続された第１の電圧源を具備し、該第１のト
ランジスタのエミッタを出力とする。
【０００８】また、図２に示すように、ベースに信号が
入力される第１のトランジスタと、該第１のトランジス
タのエミッタに接続された第１の電流源と、該第１のト
ランジスタのエミッタがコレクタに接続された第２のト
ランジスタと、該第２のトランジスタのベースがコレク
タに接続され、該第１のトランジスタのコレクタがエミ
ッタに接続された第３のトランジスタと、該第３のトラ
ンジスタのベースがベースに接続された第４のトランジ
スタと、コレクタが接地され、該第４のトランジスタの
コレクタがエミッタに、また該第１のトランジスタのベ
ースがベースに接続された第５のトランジスタと、該第
４のトランジスタのエミッタと該第２のトランジスタの
エミッタに接続された電圧源を具備し、該第１のトラン
ジスタのエミッタを出力とする事で上記課題を解決す
る。
入力される第１のトランジスタと、該第１のトランジス
タのエミッタに接続された第１の電流源と、該第１のト
ランジスタのエミッタがコレクタに接続された第２のト
ランジスタと、該第２のトランジスタのベースがコレク
タに接続され、該第１のトランジスタのコレクタがエミ
ッタに接続された第３のトランジスタと、該第３のトラ
ンジスタのベースがベースに接続された第４のトランジ
スタと、コレクタが接地され、該第４のトランジスタの
コレクタがエミッタに、また該第１のトランジスタのベ
ースがベースに接続された第５のトランジスタと、該第
４のトランジスタのエミッタと該第２のトランジスタの
エミッタに接続された電圧源を具備し、該第１のトラン
ジスタのエミッタを出力とする事で上記課題を解決す
る。
【０００９】
【作用】第１のトランジスタのベースに電流がΔｉ変化
したとき、第１のトランジスタのエミッタ及び第２のト
ランジスタのベースでの電流変化はｈＦＥ・Δｉとな
る。従って第２のトランジスタのエミッタ及びコレクタ
ではｈＦＥ2・Δｉの電流が変化することになり、出力
ではトランジスタ１のエミッタ電流とトランジスタ２の
コレクタ電流の加算分の電流のｈＦＥ2・Δｉ＋ｈＦＥ
・Δｉ（（≒ｈＦＥ2・Δｉ（ｈＦＥ＝大とする））の
変化となる。つまり第１のベースの入力インピーダンス
はエミッタでのインピーダンスのほぼｈＦＥ2倍とな
り、従来技術とほぼ同等の電流増幅率が得られる。そこ
で、入力端子の電圧値上限は第１のトランジスタのコレ
クタ電位（ＶＣＣ−Ｖｂｅ）、下限は電流源Ｖｂｅと第
１のトランジスタのＶｂｅ二個分の（２・Ｖｂｅ）であ
り、ＤＣレンジ幅は（ＶＣＣ−Ｖｂｅ）−２・Ｖｂｅ＝
ＶＣＣ−３・Ｖｂｅで、従来と同じだが、入力端子での
電圧値下限は２・Ｖｂｅと従来よりＶｂｅ下がるため中
心直流電位も電源電位の中心（ＶＣＣ／２）よりＶｂｅ
／２高くなるだけである。
したとき、第１のトランジスタのエミッタ及び第２のト
ランジスタのベースでの電流変化はｈＦＥ・Δｉとな
る。従って第２のトランジスタのエミッタ及びコレクタ
ではｈＦＥ2・Δｉの電流が変化することになり、出力
ではトランジスタ１のエミッタ電流とトランジスタ２の
コレクタ電流の加算分の電流のｈＦＥ2・Δｉ＋ｈＦＥ
・Δｉ（（≒ｈＦＥ2・Δｉ（ｈＦＥ＝大とする））の
変化となる。つまり第１のベースの入力インピーダンス
はエミッタでのインピーダンスのほぼｈＦＥ2倍とな
り、従来技術とほぼ同等の電流増幅率が得られる。そこ
で、入力端子の電圧値上限は第１のトランジスタのコレ
クタ電位（ＶＣＣ−Ｖｂｅ）、下限は電流源Ｖｂｅと第
１のトランジスタのＶｂｅ二個分の（２・Ｖｂｅ）であ
り、ＤＣレンジ幅は（ＶＣＣ−Ｖｂｅ）−２・Ｖｂｅ＝
ＶＣＣ−３・Ｖｂｅで、従来と同じだが、入力端子での
電圧値下限は２・Ｖｂｅと従来よりＶｂｅ下がるため中
心直流電位も電源電位の中心（ＶＣＣ／２）よりＶｂｅ
／２高くなるだけである。
【００１０】また、第１のトランジスタのベース電位が
下がった場合、エミッタに接続された電流源が放電経路
となり入力に対する出力の追従性がよい。
下がった場合、エミッタに接続された電流源が放電経路
となり入力に対する出力の追従性がよい。
【００１１】また、上記発明にベース電流補償回路を付
加した場合、入力端子８での電圧値下限は２・Ｖｂｅ、
上限はＶＣＣ−２・ＶｂｅでありＤＣレンジ幅としては
（ＶＣＣ−２・Ｖｂｅ）−２・Ｖｂｅ＝ＶＣＣ−４・Ｖ
ｂｅになり、従来より１・Ｖｂｅ分広くなる。
加した場合、入力端子８での電圧値下限は２・Ｖｂｅ、
上限はＶＣＣ−２・ＶｂｅでありＤＣレンジ幅としては
（ＶＣＣ−２・Ｖｂｅ）−２・Ｖｂｅ＝ＶＣＣ−４・Ｖ
ｂｅになり、従来より１・Ｖｂｅ分広くなる。
【００１２】また、従来より少ない素子数で実現でき
る。
る。
【００１３】
【実施例】図１に本発明の一実施例をしめす。１は第１
のトランジスタ、２は第２のトランジスタ、７は定電流
源、８は信号入力端子、９は信号出力端子、１０は電圧
源を示す。入力端子８から入力された信号は出力端子９
では振幅及び位相が同じで直流電位がＶｂｅ下がった信
号が出力される。入力端子８から見た第一のトランジス
タのベースの入力インピーダンスは作用の項で述べた通
り（ｈＦＦ2＋ｈＦＥ）倍、ＤＣレンジ幅は（ＶＣＣ−
３・Ｖｂｅ）と従来と同等であるが、入力での電圧値下
限が従来よりＶｂｅ低いため中心直流電位が電源電位の
中心に近づくため他の回路ブロックと接続するとき使い
やすくなる。
のトランジスタ、２は第２のトランジスタ、７は定電流
源、８は信号入力端子、９は信号出力端子、１０は電圧
源を示す。入力端子８から入力された信号は出力端子９
では振幅及び位相が同じで直流電位がＶｂｅ下がった信
号が出力される。入力端子８から見た第一のトランジス
タのベースの入力インピーダンスは作用の項で述べた通
り（ｈＦＦ2＋ｈＦＥ）倍、ＤＣレンジ幅は（ＶＣＣ−
３・Ｖｂｅ）と従来と同等であるが、入力での電圧値下
限が従来よりＶｂｅ低いため中心直流電位が電源電位の
中心に近づくため他の回路ブロックと接続するとき使い
やすくなる。
【００１４】さらに上記理由により低電圧化にも有効で
ある。
ある。
【００１５】図２に他の実施例を示す。１から５はトラ
ンジスタ、その他図１と同一の符号の素子は同一の機能
を有すものとする。トランジスタ３，４，５はトランジ
スタ１のベース電流を補償するためのベース電流補償回
路を構成している。動作は従来例で述べた図４のトラン
ジスタ４，５，６と同一であり説明は省略する。トラン
ジスタ１，２でハイインピーダンス入力回路を構成して
いるが、動作は図１と同様であり説明は省略する。
ンジスタ、その他図１と同一の符号の素子は同一の機能
を有すものとする。トランジスタ３，４，５はトランジ
スタ１のベース電流を補償するためのベース電流補償回
路を構成している。動作は従来例で述べた図４のトラン
ジスタ４，５，６と同一であり説明は省略する。トラン
ジスタ１，２でハイインピーダンス入力回路を構成して
いるが、動作は図１と同様であり説明は省略する。
【００１６】トランジスタ１のコレクタ電位は電源電位
からトランジスタ３，４のＶｂｅ二個分下がり（ＶＣＣ
−２・Ｖｂｅ）となり、これが入力端子８での電圧値上
限となる。トランジスタ１のエミッタでは課題の項で述
べたとおり１・Ｖｂｅ以上の電位が必要であり、入力端
子８では２・Ｖｂｅ以上必要で、これが電圧値下限であ
る。従って入力ＤＣレンジ幅は（ＶＣＣ−４・Ｖｂｅ）
となり、従来より１・Ｖｂｅ広くなる。
からトランジスタ３，４のＶｂｅ二個分下がり（ＶＣＣ
−２・Ｖｂｅ）となり、これが入力端子８での電圧値上
限となる。トランジスタ１のエミッタでは課題の項で述
べたとおり１・Ｖｂｅ以上の電位が必要であり、入力端
子８では２・Ｖｂｅ以上必要で、これが電圧値下限であ
る。従って入力ＤＣレンジ幅は（ＶＣＣ−４・Ｖｂｅ）
となり、従来より１・Ｖｂｅ広くなる。
【００１７】図５に本発明を応用した自動利得制御回路
（ＡＧＣ回路）のブロック図を示す。１１は入力端子、
１２は出力端子、１３は利得可変アンプ、１４は利得可
変アンプの出力レベルを検出し、検波電流を入出力する
検波回路、１５は本発明のハイインピーダンス入力回
路、１６は容量、８は本発明のハイインピーダンス入力
回路の入力端子、９は本発明のハイインピーダンス入力
回路の出力端子である。本回路は、利得可変アンプ１３
の出力レベルを検波回路１４で検波し、その結果を利得
可変アンプの制御信号としてフィードバックすることで
出力レベルを一定に保つ機能を有している。容量１６で
は、検波回路１４からの検波電流の入出力による充放電
で制御電圧を作っている。この制御信号を可変利得アン
プに接続する際、本発明のハイインピーダンス入力回路
を介すことでベース電流によるリーク電流を削減できる
ため、容量１６の値を小さくすることができる。
（ＡＧＣ回路）のブロック図を示す。１１は入力端子、
１２は出力端子、１３は利得可変アンプ、１４は利得可
変アンプの出力レベルを検出し、検波電流を入出力する
検波回路、１５は本発明のハイインピーダンス入力回
路、１６は容量、８は本発明のハイインピーダンス入力
回路の入力端子、９は本発明のハイインピーダンス入力
回路の出力端子である。本回路は、利得可変アンプ１３
の出力レベルを検波回路１４で検波し、その結果を利得
可変アンプの制御信号としてフィードバックすることで
出力レベルを一定に保つ機能を有している。容量１６で
は、検波回路１４からの検波電流の入出力による充放電
で制御電圧を作っている。この制御信号を可変利得アン
プに接続する際、本発明のハイインピーダンス入力回路
を介すことでベース電流によるリーク電流を削減できる
ため、容量１６の値を小さくすることができる。
【００１８】またクランプ回路やカラーキラー回路等の
ように検波回路で、検波電流をコンデンサに充放電して
電圧に変換し、その電圧をアンプの利得可変や比較回路
の入力などに使う時に接続する場合も同様で、小容量化
を行える。
ように検波回路で、検波電流をコンデンサに充放電して
電圧に変換し、その電圧をアンプの利得可変や比較回路
の入力などに使う時に接続する場合も同様で、小容量化
を行える。
【００１９】
【発明の効果】第１の発明によりハイインピーダンス入
力回路の中心直流電位は電源電位の半分付近に設定で
き、他回路との接続が容易になる。さらに第２の発明に
よりベース電流補償による電流リーク対策をした場合、
従来より入力Ｄレンジが広くなることで設計の自由度が
広がり、他の回路との接続が更に容易になる。
力回路の中心直流電位は電源電位の半分付近に設定で
き、他回路との接続が容易になる。さらに第２の発明に
よりベース電流補償による電流リーク対策をした場合、
従来より入力Ｄレンジが広くなることで設計の自由度が
広がり、他の回路との接続が更に容易になる。
【図１】本発明の一実施例を示す図である。
【図２】本発明の他の実施例を示す図である。
【図３】従来例を示す図である。
【図４】従来例を示す図である。
【図５】本発明を応用した実施例を示す図である。
１，２，３，４，５，６…トランジスタ、７…電流源、
８…信号入力端子、９…信号出力端子、１０…電圧源、
１１…信号入力端子、１２…信号出力端子、１３…自動
利得制御回路、１４…検波回路、１５…本発明のハイイ
ンピーダンス制御回路、１６…容量。
８…信号入力端子、９…信号出力端子、１０…電圧源、
１１…信号入力端子、１２…信号出力端子、１３…自動
利得制御回路、１４…検波回路、１５…本発明のハイイ
ンピーダンス制御回路、１６…容量。
Claims (2)
- 【請求項１】ベースに信号が入力される第１のトランジ
スタと、該第１のトランジスタのエミッタに接続された
第１の電流源と、コレクタが第１のトランジスタのエミ
ッタに接続され、ベースが第１のトランジスタのコレク
タに接続された第２のトランジスタと、該第２のトラン
ジスタのエミッタに接続された第１の電圧源を具備し、
該第１のトランジスタのエミッタを出力とすることを特
徴としたハイインピーダンス入力回路。 - 【請求項２】ベースに信号が入力される第１のトランジ
スタと、該第１のトランジスタのエミッタに接続された
第１の電流源と、該第１のトランジスタのエミッタがコ
レクタに接続された第２のトランジスタと、該第２のト
ランジスタのベースがコレクタに接続され、該第１のト
ランジスタのコレクタがエミッタに接続された第３のト
ランジスタと、該第３のトランジスタのベースがベース
に接続された第４のトランジスタと、コレクタが接地さ
れ、該第４のトランジスタのコレクタがエミッタに、ま
た該第１のトランジスタのベースがベースに接続された
第５のトランジスタと、該第４のトランジスタのエミッ
タと該第２のトランジスタのエミッタに接続された電圧
源を具備し、該第１のトランジスタのエミッタを出力と
することを特徴としたハイインピーダンス入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6123470A JPH07336159A (ja) | 1994-06-06 | 1994-06-06 | ハイインピーダンス入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6123470A JPH07336159A (ja) | 1994-06-06 | 1994-06-06 | ハイインピーダンス入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07336159A true JPH07336159A (ja) | 1995-12-22 |
Family
ID=14861430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6123470A Pending JPH07336159A (ja) | 1994-06-06 | 1994-06-06 | ハイインピーダンス入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07336159A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005269555A (ja) * | 2004-03-22 | 2005-09-29 | New Japan Radio Co Ltd | 入力電流補償回路付き差動増幅回路 |
-
1994
- 1994-06-06 JP JP6123470A patent/JPH07336159A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005269555A (ja) * | 2004-03-22 | 2005-09-29 | New Japan Radio Co Ltd | 入力電流補償回路付き差動増幅回路 |
| JP4592309B2 (ja) * | 2004-03-22 | 2010-12-01 | 新日本無線株式会社 | 入力電流補償回路付き差動増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| US4059808A (en) | Differential amplifier | |
| US4821000A (en) | Audio output amplifier | |
| US4241314A (en) | Transistor amplifier circuits | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| JPH07336159A (ja) | ハイインピーダンス入力回路 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP3263410B2 (ja) | トランジスタの制御電流補償用回路装置 | |
| JP4031908B2 (ja) | 表示器駆動装置 | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| US20020014911A1 (en) | Semiconductor integrated circuit | |
| JP2660027B2 (ja) | 集積回路のバイアス供給回路 | |
| JP2001292043A (ja) | 可変利得増幅回路 | |
| JPH0145150Y2 (ja) | ||
| JP3128315B2 (ja) | 差動増幅回路 | |
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JPH0514767A (ja) | クランプ回路 | |
| KR910009044Y1 (ko) | 자동 이득 조절시간 제어회로 | |
| JP3041917B2 (ja) | ピークホールド回路 | |
| JPS6223136Y2 (ja) | ||
| JPS6119536Y2 (ja) | ||
| JPS6119537Y2 (ja) | ||
| JPH04348605A (ja) | 増幅及び検波回路 | |
| JPH05327368A (ja) | 増幅回路 | |
| JPH0786843A (ja) | 増幅回路 |