JPH07326761A - Manufacture of thin film transistor with testing electrode - Google Patents

Manufacture of thin film transistor with testing electrode

Info

Publication number
JPH07326761A
JPH07326761A JP11847394A JP11847394A JPH07326761A JP H07326761 A JPH07326761 A JP H07326761A JP 11847394 A JP11847394 A JP 11847394A JP 11847394 A JP11847394 A JP 11847394A JP H07326761 A JPH07326761 A JP H07326761A
Authority
JP
Japan
Prior art keywords
electrode
thin film
drain
source
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11847394A
Other languages
Japanese (ja)
Inventor
Kazuaki Takami
一昭 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11847394A priority Critical patent/JPH07326761A/en
Publication of JPH07326761A publication Critical patent/JPH07326761A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To eliminate a reduction in the yield of a thin film transistor due to a miniaturization of the contact area of a testing electrode with each electrode of the thin film transistor, which is caused by the reason that the dimension of the thin film transistor is reduced with an increase in the accuracy of an active-matrix liquid crystal display, and the connection of a thin film transistor, which is not operated already, with the thin film transistor by a wiring. CONSTITUTION:A testing electrode 8 of a wide area is once formed simultaneously on the region of a display electrode of each thin film transistor along with a source electrode 12, a gate electrode and a drain electrode 10 and after the characteristics of the individual thin film transistors are measured, the smooth connection of the display electrode with the source electrode 12 are made leaving the testing electrode 8 in the form of the connection of one part of the electrode 8 with the electrode 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は薄膜トランジスタの接触
抵抗の低減に関し、特にアクティブマトリクス型液晶表
示装置の試験電極とソース電極間、ソースとソース電極
間、ソース電極と表示電極間の抵抗を少なくする構成に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to reduction of contact resistance of a thin film transistor, and particularly to reducing resistance between a test electrode and a source electrode, between a source electrode and a source electrode, and between a source electrode and a display electrode of an active matrix type liquid crystal display device. Regarding configuration.

【0002】[0002]

【従来の技術】近年、薄膜トランジスタを用いたアクテ
ィブマトリクス型液晶表示装置は画素数が増えても高い
鮮明さを保つため、事務機器に応用されるようになって
きている。
2. Description of the Related Art In recent years, active matrix type liquid crystal display devices using thin film transistors have been applied to office equipment in order to maintain high sharpness even if the number of pixels increases.

【0003】ただ、多数の薄膜トランジスタを基板上に
マトリクス配列すると各薄膜トランジスタ間を接続する
ドレイン線とゲート線との間で短絡が生じやすい。
However, when a large number of thin film transistors are arranged in a matrix on a substrate, a short circuit easily occurs between a drain line and a gate line connecting between the thin film transistors.

【0004】線間の短絡は液晶表示装置上に十字状の線
欠陥を生じるため、液晶表示装置の表示品位が著しく低
下する。
Since a short circuit between lines causes a cross-shaped line defect on the liquid crystal display device, the display quality of the liquid crystal display device is remarkably deteriorated.

【0005】従来、薄膜トランジスタのスイッチング特
性と線間の絶縁特性を試験するため、ゲート線に薄膜ト
ランジスタのオン信号を入力すると共に、同種の線間を
電気的に接続した状態でドレイン線とゲート線間のリー
ク電流が所定の値以下になるアクティブマトリクス基板
を良品とするアクティブマトリクス液晶表示装置の製造
方法があった(特公平5−58662号公報)。
Conventionally, in order to test the switching characteristics and the insulation characteristics between lines of a thin film transistor, an ON signal of the thin film transistor is input to the gate line, and the lines of the same kind are electrically connected and the drain line and the gate line are connected. There is a method of manufacturing an active matrix liquid crystal display device in which an active matrix substrate whose leak current is less than a predetermined value is a good product (Japanese Patent Publication No. 5-58662).

【0006】図7に立体交差する線間の短絡を調べる液
晶表示装置の配線図を示す。
FIG. 7 shows a wiring diagram of a liquid crystal display device for checking a short circuit between lines crossing three-dimensionally.

【0007】図7に示されるように、液晶パネル1上の
ゲート線2とドレイン線3は平面内で交差している。
As shown in FIG. 7, the gate line 2 and the drain line 3 on the liquid crystal panel 1 intersect in a plane.

【0008】交差するゲート線とドレイン線との交差点
付近に薄膜トランジスタ4が配置されており、薄膜トラ
ンジスタのソースは表示電極に接続されている。
A thin film transistor 4 is arranged near the intersection of the intersecting gate line and drain line, and the source of the thin film transistor is connected to the display electrode.

【0009】端部が共通接続されたゲート線とドレイン
線との間に電源5を接続し、電流計6の値の大きさによ
りゲート線とドレイン線間の短絡の程度を知ることがで
きる。
The power source 5 is connected between the gate line and the drain line, the ends of which are commonly connected, and the degree of the short circuit between the gate line and the drain line can be known from the magnitude of the value of the ammeter 6.

【0010】この製造方法は基板内で特性値に一定の分
布を有する薄膜トランジスタの平均値が多数のドレイン
線またはゲート線を共通接続することでより正確に求め
られることを利用している優れた方法である。
This manufacturing method takes advantage of the fact that the average value of a thin film transistor having a constant distribution of characteristic values in a substrate can be more accurately obtained by commonly connecting a large number of drain lines or gate lines. Is.

【0011】また、液晶表示装置の隣接するドレイン線
を蛇行するように接続して、液晶表示装置の両端のドレ
イン線間の導通を調べることにより、ドレイン線の断線
の有無を調べる液晶表示装置の試験方法があった(特開
平3−184080号公報)。
In addition, by connecting adjacent drain lines of the liquid crystal display device in a meandering manner and checking the continuity between the drain lines at both ends of the liquid crystal display device, the liquid crystal display device is checked for the presence or absence of disconnection of the drain line. There was a test method (JP-A-3-184080).

【0012】図8にゲート線の断線を調べる液晶表示装
置の配線図を示す。
FIG. 8 shows a wiring diagram of the liquid crystal display device for checking the disconnection of the gate line.

【0013】図8において、ゲート線2の左右の端部は
隣接するゲート線間で交互に接続され、蛇行したゲート
線の両端の抵抗値からゲート線の断線の程度が分かる。
In FIG. 8, the left and right ends of the gate line 2 are alternately connected between adjacent gate lines, and the degree of disconnection of the gate line can be known from the resistance values at both ends of the meandering gate line.

【0014】この試験方法はドレイン線とゲート線の断
線の有無を調べた後、ドレイン線とゲート線との間の短
絡の有無を調べる理にかなった方法である。
This test method is a reasonable method to check the presence / absence of a disconnection between the drain line and the gate line and then the presence / absence of a short circuit between the drain line and the gate line.

【0015】あるいは、アクティブマトリクス基板の最
外周の表示電極に液晶表示装置のシール外に延びる試験
電極を設けるマトリクス表示装置があった(特開昭62
−2230号公報)。
Alternatively, there is a matrix display device in which a test electrode extending outside the seal of the liquid crystal display device is provided on the display electrode at the outermost periphery of the active matrix substrate (Japanese Patent Laid-Open No. 62-62160)
-2230).

【0016】図9にシール外に延びる試験電極が設けら
れた液晶表示装置の平面図を示す。
FIG. 9 shows a plan view of a liquid crystal display device provided with a test electrode extending outside the seal.

【0017】図9に図示されるように、液晶パネル1は
内部に液晶を封入しているエポキシ樹脂製のシール7に
より内部の表示部と外部の非表示部に二分されている。
As shown in FIG. 9, the liquid crystal panel 1 is divided into an internal display portion and an external non-display portion by a seal 7 made of an epoxy resin which encloses liquid crystal inside.

【0018】通常、薄膜トランジスタの接続された表示
電極はシールの内部に留まっているが、図9の構成では
シール外の非表示部に延びる試験電極8となっている。
Normally, the display electrode to which the thin film transistor is connected remains inside the seal, but in the configuration of FIG. 9, the test electrode 8 extends to the non-display portion outside the seal.

【0019】このマトリクス表示装置はシール後でもテ
ストが行え、しかも信頼度の高いテストが行える利点が
あった。
This matrix display device has an advantage that a test can be performed even after sealing and a highly reliable test can be performed.

【0020】しかし、前述の製造方法において、一般に
ドレイン線とゲート線は平面内で交差しているため、絶
縁膜を間に介在しており、絶縁膜やドレインラインが無
い状態の単独の薄膜トランジスタの動作不良を確認する
ことは困難であり、その分だけ良品率が下がる倶れがあ
った。
However, in the above-mentioned manufacturing method, since the drain line and the gate line generally intersect in a plane, an insulating film is interposed between them, and a single thin film transistor without the insulating film and the drain line is formed. It was difficult to confirm malfunctions, and the rate of non-defective products fell by that amount.

【0021】一般のコプラナ型薄膜トランジスタが用い
られているアクティブマトリクス基板の斜視図を図10
に示す。
FIG. 10 is a perspective view of an active matrix substrate in which a general coplanar thin film transistor is used.
Shown in.

【0022】図10に示されるように、基板上に設けら
れた厚さ800ÅのMo製のゲート線2に対して、厚さ
2μmのAl製のドレイン線2が立体的に交差してい
る。
As shown in FIG. 10, the drain line 2 made of Al and having a thickness of 2 μm three-dimensionally intersects the gate line 2 made of Mo and having a thickness of 800 Å provided on the substrate.

【0023】図示されていないが、ゲート線とドレイン
線との間は2000Åから6000Åの酸化ケイ素、ま
たは窒化ケイ素により絶縁されているのが普通である。
Although not shown, the gate line and the drain line are usually insulated from each other by 2000 Å to 6000 Å of silicon oxide or silicon nitride.

【0024】図10でドレイン電極10とソース電極1
2の中央部が陥没しているのは中央部の下の熱絶縁膜が
除去されて、それぞれ薄膜トランジスタのドレインとソ
ースに接触しているためである。
In FIG. 10, the drain electrode 10 and the source electrode 1
The central portion of 2 is depressed because the thermal insulating film below the central portion is removed and is in contact with the drain and the source of the thin film transistor, respectively.

【0025】熱絶縁膜が除去された部分、即ちコンタク
トホールの大きさは5μm×5μm程度であり、プロー
ブの先が接触しにくく、個々の薄膜トランジスタの特性
を測定するには不都合であった。
The size of the contact hole where the heat insulating film is removed, that is, the size of the contact hole is about 5 μm × 5 μm, and it is difficult to contact the tip of the probe, which is inconvenient for measuring the characteristics of each thin film transistor.

【0026】図10で厚さ1000Åの熱酸化膜で覆わ
れた正味の厚さ1000Åの半導体層9の境界でドレイ
ン線3から延びるドレイン電極10は断線しやすい。
In FIG. 10, the drain electrode 10 extending from the drain line 3 is easily broken at the boundary of the semiconductor layer 9 having a net thickness of 1000 Å covered with a thermal oxide film having a thickness of 1000 Å.

【0027】一方、接触抵抗200Ω/□、厚さ800
ÅのITO製の表示電極11の一部は半導体層9上に延
びてソース電極12を形成している。
On the other hand, contact resistance 200 Ω / □, thickness 800
A part of the display electrode 11 made of ITO of Å extends on the semiconductor layer 9 to form the source electrode 12.

【0028】同様に光透過率を高めるため、薄く形成さ
れたソース電極12は半導体層9の境界で断線しやす
い。
Similarly, since the light transmittance is increased, the thinly formed source electrode 12 is easily broken at the boundary of the semiconductor layer 9.

【0029】図11に半導体層の境界でのソース電極の
断線の構造を示すため、薄膜トランジスタの断面図を示
す。
FIG. 11 is a cross-sectional view of a thin film transistor for showing the structure of the disconnection of the source electrode at the boundary of the semiconductor layer.

【0030】図11において、石英ガラス等の絶縁基板
13上に多結晶Siからなる薄膜トランジスタが形成さ
れている。
In FIG. 11, a thin film transistor made of polycrystalline Si is formed on an insulating substrate 13 such as quartz glass.

【0031】絶縁基板13上の半導体層9の一部にイオ
ン注入により、高濃度不純物層のドレイン14、ソース
15が形成されている。
A drain 14 and a source 15 of a high concentration impurity layer are formed in a part of the semiconductor layer 9 on the insulating substrate 13 by ion implantation.

【0032】多結晶Si製のソース15はTi製のソー
ス電極12を介して、ITO製の表示電極11に接続さ
れている。
The source 15 made of polycrystalline Si is connected to the display electrode 11 made of ITO via the source electrode 12 made of Ti.

【0033】ドレイン線3にドレイン電極は接続される
ため、絶縁基板上に薄膜トランジスタをマトリクス状に
配列することができるが、光透過率向上のために100
0Å以下の厚さに形成された表示電極11は熱酸化膜で
覆われた半導体層の2000Å以上の段差部で断線16
が発生することがある。
Since the drain electrode is connected to the drain line 3, it is possible to arrange the thin film transistors in a matrix on the insulating substrate.
The display electrode 11 formed to a thickness of 0 Å or less is disconnected at the step portion of 2000 Å or more of the semiconductor layer covered with the thermal oxide film.
May occur.

【0034】半導体層の段差部での断線を防止するた
め、ゲート電極、ドレイン電極及びソース電極をゲート
線及びドレイン線の材料の積層膜とする薄膜トランジス
タの製造方法があった(特開昭61−234076号公
報)。
There is a method of manufacturing a thin film transistor in which a gate electrode, a drain electrode, and a source electrode are laminated films of materials for the gate line and the drain line in order to prevent disconnection at a step portion of a semiconductor layer (Japanese Patent Laid-Open No. 61-61). 234076).

【0035】この構造によるとドレイン電極及びソース
電極の断線は解消されるが、ゲート電極も二層の同一の
金属材料とするため、交差するゲート線とドレイン線と
を低抵抗のAlで形成することは不可能であった。
According to this structure, the disconnection of the drain electrode and the source electrode can be eliminated, but since the gate electrode is made of the same metal material of two layers, the intersecting gate line and drain line are formed of low resistance Al. It was impossible.

【0036】また、基板を覆うゲート絶縁膜上に表示電
極を形成し、同時にゲート電極を透明電極で形成するこ
とで半導体層の境界における段差を小さくする薄膜トラ
ンジスタがあった(特開昭61−97864号公報)。
Further, there is a thin film transistor in which a display electrode is formed on a gate insulating film covering a substrate, and at the same time a gate electrode is formed of a transparent electrode to reduce a step at a boundary between semiconductor layers (Japanese Patent Laid-Open No. 61-97864). Issue).

【0037】上記の構造によると絶縁膜として半導体層
を熱酸化した熱酸化膜を用いた場合、酸化前後で二〜三
倍に膜厚が厚くなるため、かえってソースと熱酸化膜の
重畳部で段差が大きくなり、一方、薄い低温成長絶縁膜
を用いた場合、ゲート電極と多結晶半導体層との間の絶
縁性が損なわれる倶れがあった。
According to the above structure, when the thermal oxide film obtained by thermally oxidizing the semiconductor layer is used as the insulating film, the film thickness becomes two to three times thicker before and after the oxidation. When the thin low-temperature grown insulating film is used, the insulating property between the gate electrode and the polycrystalline semiconductor layer may be impaired.

【0038】ドレイン電極、ソース電極及びゲートを共
にAlで形成する薄膜トランジスタ構造があった(M.
K.Hatalis,et.al.,SID 1993
DIGEST,p724〜727,(1993))。
There is a thin film transistor structure in which the drain electrode, the source electrode and the gate are all formed of Al (M.
K. Hatalis, et. al. , SID 1993
DIGEST, p724-727, (1993)).

【0039】ここで、アルミニウムへのシリコンの固溶
度は、450℃で0.48重量%と大きく、かつアルミ
ニウムへのシリコンの拡散係数も450℃で1×10-8
cm 2/sと大きい。
Here, the solid solution of silicon in aluminum
The degree is as high as 0.48% by weight at 450 ° C and
Diffusion coefficient of silicon to Ni is 1 × 10 at 450 ℃-8
cm 2It is as large as / s.

【0040】この構造の薄膜トランジスタは低抵抗のA
lにより配線が形成されるため、有用であるが、半導体
と接しているAlが拡散してソース、ドレインの抵抗値
が上がる短所があった。
The thin film transistor of this structure has a low resistance A
Since the wiring is formed by l, it is useful, but there is a disadvantage that Al in contact with the semiconductor diffuses to increase the resistance value of the source and drain.

【0041】熱拡散防止のため、ドレイン電極、ソース
電極及びゲート電極を共に高融点金属で形成する薄膜ト
ランジスタがあった(特開昭62−219669号公
報)。
There is a thin film transistor in which the drain electrode, the source electrode, and the gate electrode are all made of a refractory metal to prevent thermal diffusion (Japanese Patent Laid-Open No. 62-219669).

【0042】上記の構造では、ゲート絶縁膜の高温アニ
ールが可能なため、薄膜トランジスタの閾値電圧の改善
が可能であるが、一般に高融点金属で配線と電極を共用
させるとドレイン線やゲート線の抵抗が高くなる欠点が
あった。
In the above structure, since the gate insulating film can be annealed at a high temperature, the threshold voltage of the thin film transistor can be improved. However, when the wiring and the electrode are commonly made of a refractory metal, the resistance of the drain line and the gate line is increased. There was a drawback that it became high.

【0043】このように、マトリクス状の薄膜トランジ
スタの個々のコンタクトホールは小さくプローブを接触
させるには不都合であり、一方、ゲート線とドレイン線
とからなる配線の断線、または配線間の短絡を調べるに
は層間絶縁膜を形成した後でないと調べられなかった。
As described above, the individual contact holes of the matrix-shaped thin film transistor are small, and it is inconvenient for the probe to come into contact with the thin film transistor. On the other hand, it is necessary to check the disconnection of the wiring composed of the gate line and the drain line or the short circuit between the wirings. Could only be investigated after the interlayer insulating film was formed.

【0044】つまり、液晶表示装置の不良品が最終工程
近くにならないと判明しないため、アクティブマトリク
ス型液晶表示装置の歩留りは50%前後に留まってい
る。
In other words, the yield of the active matrix type liquid crystal display device remains around 50% because it is not known until the defective product of the liquid crystal display device is near the final process.

【0045】[0045]

【発明が解決しようとする課題】本発明はプローブと薄
膜トランジスタのソース及びドレインとの間、また、試
験後のソース電極と表示電極との間、ソース電極とソー
スとの間、ドレイン線及びゲート線の抵抗の低減させ、
個々の薄膜トランジスタの試験を可能にすることを目的
とする。
DISCLOSURE OF THE INVENTION The present invention relates to a probe and a source and a drain of a thin film transistor, a source electrode and a display electrode after a test, a source electrode and a source, a drain line and a gate line. To reduce the resistance of
The purpose is to enable testing of individual thin film transistors.

【0046】[0046]

【課題を解決するための手段】本発明は透明な絶縁基板
上に半導体層を形成する第一工程、該半導体層の一部に
不純物を含むソース及びドレインを形成する第二工程、
該半導体層上に積層する第一絶縁膜を形成する第三工
程、該第一絶縁膜上に不純物を含む半導体層からなるゲ
ートを形成する第四工程と、前記ドレイン上に金属膜で
第一絶縁膜の一部を覆うようにドレイン電極を、前記ソ
ース上から後で形成される表示電極の全領域までソース
電極を、前記ゲート上に金属膜でゲート電極を、該ゲー
ト電極間に接続されるゲート線をそれぞれ形成する第五
工程と、ソースから後で形成される表示電極の一部領域
まで前記ソース電極をエッチングする第六工程と、該ソ
ース電極に透明な表示電極を接続する第七工程と、前記
ドレイン電極間に接続されるドレイン線を形成する第八
工程とを備えるコプラナ型の薄膜トランジスタの製造方
法であって、第五工程のソース電極を薄膜トランジスタ
の試験電極に用いるものである。
According to the present invention, a first step of forming a semiconductor layer on a transparent insulating substrate, a second step of forming a source and a drain containing impurities in a part of the semiconductor layer,
A third step of forming a first insulating film to be laminated on the semiconductor layer, a fourth step of forming a gate formed of a semiconductor layer containing impurities on the first insulating film, and a first metal film on the drain. A drain electrode is formed to cover a part of the insulating film, a source electrode is formed from above the source to the entire area of a display electrode to be formed later, and a gate electrode is connected to the gate electrode with a metal film. A fifth step of forming respective gate lines, a sixth step of etching the source electrode from a source to a partial region of a display electrode to be formed later, and a seventh step of connecting a transparent display electrode to the source electrode. A method of manufacturing a coplanar type thin film transistor comprising: a step of forming a drain line connected between the drain electrodes, wherein the source electrode of the fifth step is used as a test electrode of the thin film transistor. Than it is.

【0047】[0047]

【作用】本発明は短絡検査以前に基板上の個々の薄膜ト
ランジスタ特性を測定できるようにし、この段階で表示
不良となる基板を見つけ出し、不良品を除くようにする
ものである。
According to the present invention, individual thin film transistor characteristics on a substrate can be measured before a short circuit inspection, and at this stage, a substrate having a display defect is found and a defective product is removed.

【0048】実際上、個々の薄膜トランジスタの測定を
するため、基板上に島状に点在する薄膜トランジスタの
隣接するソースとドレインとを金属膜にて結合させ、そ
れぞれの試験用電極とする。
In practice, in order to measure individual thin film transistors, adjacent source and drain of the thin film transistors scattered in an island shape on the substrate are coupled with a metal film to form respective test electrodes.

【0049】又、金属膜によって測定した薄膜トランジ
スタ特性により、計算による信号応答を求め、これによ
り、表示の品位の推定を行うことで、あらかじめ液晶表
示装置の表示特性が分かる。
Further, the display characteristics of the liquid crystal display device can be known in advance by obtaining the signal response by calculation from the thin film transistor characteristics measured by the metal film and estimating the display quality from this.

【0050】さらに薄膜トランジスタを投射型液晶表示
装置に使用する場合、耐光性が重要であるが、光の直接
照射により基板段階で薄膜トランジスタの耐光性が簡単
に判明する。
Further, when the thin film transistor is used in a projection type liquid crystal display device, the light resistance is important, but the light resistance of the thin film transistor can be easily determined at the substrate stage by direct irradiation of light.

【0051】[0051]

【実施例】図1に本発明の薄膜トランジスタの斜視図を
示す。
1 is a perspective view of a thin film transistor according to the present invention.

【0052】図1において、両端に外部回路との接続の
ための30μmの端子部を有し、マトリクス内の線幅が
3μmのMo製のゲート線2と同時にMo製の試験電極
8が形成されている。
In FIG. 1, Mo test electrodes 8 are formed at the same time as Mo gate lines 2 each having a line width of 3 μm in the matrix and having terminal portions of 30 μm for connection to an external circuit at both ends. ing.

【0053】接触抵抗0.1Ω/□、厚さ500Åの試
験電極8は厚さ2000Åの半導体層9上のドレイン、
ソースにそれぞれ接触してドレイン電極10、ソース電
極12となり、後で透明な表示電極が形成される領域を
覆って光を通さない導電率の高い電極として配置され
る。
The test electrode 8 having a contact resistance of 0.1 Ω / □ and a thickness of 500 Å is a drain on the semiconductor layer 9 having a thickness of 2000 Å,
The drain electrode 10 and the source electrode 12 come into contact with the sources, respectively, and are arranged as electrodes having a high conductivity that cover a region where a transparent display electrode will be formed later and do not transmit light.

【0054】絶縁基板に接している試験電極の大きさは
50μm×50μmとなっている。
The size of the test electrode in contact with the insulating substrate is 50 μm × 50 μm.

【0055】半導体層上の一辺が5μmのコンタクトホ
ールと違って、試験電極8は一辺が50μmなのでプロ
ーブが容易に接触する。
Unlike the contact hole having a side of 5 μm on the semiconductor layer, the test electrode 8 has a side of 50 μm, so that the probe is easily contacted.

【0056】この構造によれば、個々の薄膜トランジス
タの断線、短絡状況を試験電極とプローブ間の圧力を従
来のように微妙に調整する必要が無いので簡単に調べら
れ、光照射によるリーク電流値も測定することができ
る。
According to this structure, it is not necessary to finely adjust the pressure between the test electrode and the probe for the disconnection or short-circuit state of each thin film transistor, which can be easily investigated, and the leak current value due to the light irradiation can also be obtained. Can be measured.

【0057】また、従来のように試験により表示電極が
傷付いても画素欠陥とならず、プローブによって絶縁基
板上の試験電極が損傷しても、後で除去するので心配な
い。
Further, even if the display electrode is scratched by the test as in the prior art, it does not cause a pixel defect, and even if the test electrode on the insulating substrate is damaged by the probe, it will be removed later, so there is no worry.

【0058】さらに、試験電極とプローブとの間の接触
抵抗が低いので測定値の小さな薄膜トランジスタの正確
なオフ特性を正確に知ることができる。
Further, since the contact resistance between the test electrode and the probe is low, it is possible to accurately know the accurate off characteristic of the thin film transistor having a small measured value.

【0059】試験電極は隣接する薄膜トランジスタのソ
ースとドレイン間を接続している。
The test electrode connects between the source and drain of the adjacent thin film transistor.

【0060】図2にゲート線に平行に試験電極で接続さ
れたマトリクス状の薄膜トランジスタの試験回路図を示
す。
FIG. 2 shows a test circuit diagram of a matrix thin film transistor connected by a test electrode in parallel with the gate line.

【0061】図2で、薄膜トランジスタ4の左右に接続
されている不透明な試験電極8は、プローブ22により
電源5と電流計6からなる試験回路に接続される。
In FIG. 2, the opaque test electrodes 8 connected to the left and right of the thin film transistor 4 are connected by a probe 22 to a test circuit composed of a power supply 5 and an ammeter 6.

【0062】過大な電流が流れる場合、薄膜トランジス
タの短絡を意味し、電流値の大きさによって薄膜トラン
ジスタのオフ時のリーク電流を調べることができる。
When an excessive current flows, it means that the thin film transistor is short-circuited, and the leakage current when the thin film transistor is off can be examined by the magnitude of the current value.

【0063】図3にレジストの有る薄膜トランジスタの
斜視図を示す。
FIG. 3 shows a perspective view of a thin film transistor having a resist.

【0064】図3のレジスト23はプローブで薄膜トラ
ンジスタの試験中にゲート線や半導体層が損傷すること
を防止している。
The resist 23 shown in FIG. 3 prevents damage to the gate line and the semiconductor layer during the testing of the thin film transistor with the probe.

【0065】試験後、レジストの無い部分の試験電極8
は材料がMoの場合、ドライエッチングによって、材料
がTiの場合、脱イオン水と58%NH4OHと30%
2 2の5:1:1溶液に浸して、除去される。
After the test, the test electrode 8 in the part without the resist
When the material is Mo, the material is
If Ti is Ti, deionized water and 58% NHFourOH and 30%
H2O 2And remove by dipping in a 5: 1: 1 solution of.

【0066】同様に、レジストは剥離液で絶縁基板上か
ら除かれる。
Similarly, the resist is removed from the insulating substrate with a stripping solution.

【0067】レジストの形状は図3のように半導体層上
に残す場合に限らず、絶縁基板上の試験電極を一部覆う
ように形成しても良い。
The shape of the resist is not limited to being left on the semiconductor layer as shown in FIG. 3, but may be formed so as to partially cover the test electrode on the insulating substrate.

【0068】次にレジストによって残された試験電極と
透明な表示電極とが重なる実施例の薄膜トランジスタを
説明する。
Next, a thin film transistor of an embodiment in which the test electrode left by the resist and the transparent display electrode overlap will be described.

【0069】図4に本発明の試験電極を一部残した本発
明の薄膜トランジスタの斜視図を示す。
FIG. 4 is a perspective view of the thin film transistor of the present invention in which the test electrode of the present invention is partially left.

【0070】図4において、ゲート線2とドレイン線3
との間はCVDによる酸化シリコン製の層間絶縁膜によ
り絶縁されている。
In FIG. 4, gate line 2 and drain line 3
Is insulated by an interlayer insulating film made of silicon oxide by CVD.

【0071】ドレイン電極10は半導体層上のドレイン
と接触するMo18とドレイン線と一体形成されるAl
19との二層構造になっている。
The drain electrode 10 is formed integrally with Mo18 and the drain wire which are in contact with the drain on the semiconductor layer.
It has a two-layer structure with 19.

【0072】後で形成されるドレイン線は他に上に重な
る配線が無いため、厚く成膜することができ、結果とし
て半導体層の境界におけるドレイン電極の断線を無くす
ことができる。
Since the drain line to be formed later has no other wiring that overlaps with it, it can be formed thick, and as a result, disconnection of the drain electrode at the boundary of the semiconductor layer can be eliminated.

【0073】同様にソース電極12は半導体層上のソー
スと接触するMo18とドレイン線と同時形成されるA
l19との二層構造になっている。
Similarly, the source electrode 12 is formed simultaneously with the Mo 18 and the drain line which are in contact with the source on the semiconductor layer.
It has a two-layer structure with I19.

【0074】ソース電極の上層を構成する厚さ1μmの
Alは半導体層9の境界部に存在するが、透明な表示電
極11とは直接接触しない構造になっている。
Al having a thickness of 1 μm, which constitutes the upper layer of the source electrode, exists at the boundary of the semiconductor layer 9, but has a structure in which it does not come into direct contact with the transparent display electrode 11.

【0075】一方、ソース電極の下層を構成する厚さ5
00ÅのMoは表示電極に接しており、表示電極との接
触部分で穴開けされている。
On the other hand, the thickness of the lower layer of the source electrode is 5
Mo of 00Å is in contact with the display electrode, and is punched at the contact portion with the display electrode.

【0076】ソース電極の下層を形成する金属はTi、
Cr、Mo、Wなどの金属であり、Alの拡散を防止す
るためには200Å以上あれば良いので、表示電極の厚
さは300Åまで薄くしてもソース電極との間が断線す
ることは無い。
The metal forming the lower layer of the source electrode is Ti,
Since it is a metal such as Cr, Mo, or W, and 200 Å or more is necessary to prevent diffusion of Al, even if the display electrode is thinned to 300 Å, there is no disconnection from the source electrode. .

【0077】図4の表示電極は絶縁基板上または層間絶
縁膜上にあっても良い。
The display electrode of FIG. 4 may be on the insulating substrate or the interlayer insulating film.

【0078】図5は層間絶縁膜上に表示電極を配置して
いる本発明の薄膜トランジスタの断面図である。
FIG. 5 is a sectional view of a thin film transistor of the present invention in which a display electrode is arranged on an interlayer insulating film.

【0079】図5に示されるように、ゲート線を兼用す
るゲート電極17と、ドレイン線3との間にはSiNx
製の層間絶縁膜24が形成されている。
As shown in FIG. 5, SiNx is provided between the drain electrode 3 and the gate electrode 17 which also serves as a gate line.
An inter-layer insulating film 24 made of is formed.

【0080】表示電極11はゲート電極及びドレイン電
極と共に同時形成されたソース電極に一端が接続されて
いる。
One end of the display electrode 11 is connected to the source electrode which is formed simultaneously with the gate electrode and the drain electrode.

【0081】実際に光が透過していく表示電極の下部は
透明な絶縁基板上の厚さ3000Åの層間絶縁膜24に
よって支えられている。
The lower portion of the display electrode, through which light is actually transmitted, is supported by an interlayer insulating film 24 having a thickness of 3000 Å on a transparent insulating substrate.

【0082】尚、熱酸化膜20上には薄膜トランジスタ
の高濃度不純物濃度の薄膜トランジスタのゲート25が
設けられている。
On the thermal oxide film 20, a gate 25 of a thin film transistor having a high impurity concentration of the thin film transistor is provided.

【0083】図6は絶縁基板上に表示電極を配置してい
る本発明の薄膜トランジスタの断面図である。
FIG. 6 is a sectional view of a thin film transistor of the present invention in which display electrodes are arranged on an insulating substrate.

【0084】図6において、表示電極11はソース電極
12の下層の接触抵抗0.2Ω/□のTi21上に重な
っている。
In FIG. 6, the display electrode 11 is overlaid on the Ti 21 having a contact resistance of 0.2 Ω / □ under the source electrode 12.

【0085】このため、ソース電極の下層を表示電極よ
り薄くしておけば、絶縁基板13上で両者を円滑に電気
接続することができる。
Therefore, if the lower layer of the source electrode is made thinner than the display electrode, both can be smoothly electrically connected on the insulating substrate 13.

【0086】また、ソース電極の下層が熱酸化膜20の
境界で断線しても、ソース電極の上層の厚さを半導体層
9と熱酸化膜20の厚さの和の1.1倍より大きくすれ
ばソース電極として断線しない。
Even if the lower layer of the source electrode is broken at the boundary of the thermal oxide film 20, the thickness of the upper layer of the source electrode is larger than 1.1 times the sum of the thicknesses of the semiconductor layer 9 and the thermal oxide film 20. If so, the source electrode is not broken.

【0087】[0087]

【発明の効果】本発明の薄膜トランジスタの製造方法に
よれば、接触抵抗が低いため、個別の薄膜トランジスタ
の詳細な特性を容易に知ることができ、早期段階で薄膜
トランジスタの短絡、断線を補修したり、補修不可能な
基板の除去によるアクティブマトリクス型液晶表示装置
の歩留り向上を計ることができる。
According to the method of manufacturing a thin film transistor of the present invention, since the contact resistance is low, it is possible to easily know the detailed characteristics of each thin film transistor, and to repair the short circuit and disconnection of the thin film transistor at an early stage, The yield of the active matrix type liquid crystal display device can be improved by removing the substrate that cannot be repaired.

【0088】さらに、個々の薄膜トランジスタの特性が
判明しているので、数点の点欠陥の有る高解像度の液晶
表示パネルを使用上支障のない複数画素に同じ信号が供
給される低解像度の液晶表示装置に用いることが可能に
なる。
Further, since the characteristics of each thin film transistor are known, a low resolution liquid crystal display in which the same signal is supplied to a plurality of pixels which does not cause any trouble in using a high resolution liquid crystal display panel having several point defects. It becomes possible to use it for a device.

【0089】あるいは、層間絶縁膜に覆われていない状
態で薄膜トランジスタに光を照射することができるの
で、層間絶縁膜での光強度の減衰が無く、通常より短期
に薄膜トランジスタの光劣化の加速試験をすることもで
きる。
Alternatively, since the thin film transistor can be irradiated with light without being covered with the interlayer insulating film, there is no attenuation of light intensity in the interlayer insulating film, and an accelerated photodegradation test of the thin film transistor can be performed in a shorter period than usual. You can also do it.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の薄膜トランジスタの試験電極の斜視図
である。
FIG. 1 is a perspective view of a test electrode of a thin film transistor of the present invention.

【図2】本発明の薄膜トランジスタの試験回路図であ
る。
FIG. 2 is a test circuit diagram of the thin film transistor of the present invention.

【図3】本発明の薄膜トランジスタのレジストの斜視図
である。
FIG. 3 is a perspective view of a resist of the thin film transistor of the present invention.

【図4】本発明の薄膜トランジスタの斜視図である。FIG. 4 is a perspective view of a thin film transistor of the present invention.

【図5】本発明の薄膜トランジスタの層間絶縁膜と表示
電極の断面図である。
FIG. 5 is a cross-sectional view of an interlayer insulating film and a display electrode of the thin film transistor of the present invention.

【図6】本発明の薄膜トランジスタのソース電極と表示
電極の断面図である。
FIG. 6 is a cross-sectional view of a source electrode and a display electrode of the thin film transistor of the invention.

【図7】従来の薄膜トランジスタの短絡試験回路図であ
る。
FIG. 7 is a short circuit test circuit diagram of a conventional thin film transistor.

【図8】従来の薄膜トランジスタの断線試験回路図であ
る。
FIG. 8 is a disconnection test circuit diagram of a conventional thin film transistor.

【図9】従来の薄膜トランジスタの試験電極の平面図で
ある。
FIG. 9 is a plan view of a test electrode of a conventional thin film transistor.

【図10】従来の薄膜トランジスタの斜視図である。FIG. 10 is a perspective view of a conventional thin film transistor.

【図11】ゲート電極とソース電極が同材料の薄膜トラ
ンジスタの断面図である。
FIG. 11 is a cross-sectional view of a thin film transistor whose gate electrode and source electrode are made of the same material.

【符号の説明】[Explanation of symbols]

1 液晶パネル 2 ゲート線 3 ドレイン線 4 薄膜トランジスタ 5 電源 6 電流計 7 シール 8 試験電極 9 半導体層 10 ドレイン電極 11 表示電極 12 ソース電極 13 絶縁基板 14 ドレイン 15 ソース 16 断線 17 ゲート電極 18 Mo 19 Al 20 熱酸化膜 21 Ti 22 プローブ 23 レジスト 24 層間絶縁膜 25 ゲート 1 Liquid Crystal Panel 2 Gate Line 3 Drain Line 4 Thin Film Transistor 5 Power Supply 6 Ammeter 7 Seal 8 Test Electrode 9 Semiconductor Layer 10 Drain Electrode 11 Display Electrode 12 Source Electrode 13 Insulating Substrate 14 Drain 15 Source 16 Disconnection 17 Gate Electrode 18 Mo 19 Al 20 Thermal oxide film 21 Ti 22 Probe 23 Resist 24 Interlayer insulating film 25 Gate

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 透明な絶縁基板上に半導体層を形成する
工程と、該半導体層の一部に不純物を含むソース及びド
レインを形成する工程と、該半導体層上に第一絶縁膜を
形成する工程と、該第一絶縁膜上に不純物を含む半導体
層からなるゲートを形成する工程と、該ゲート間に金属
製のゲート線を形成し、かつ前記ドレイン及びソース上
から後で形成される表示電極の全領域まで該表示電極と
比べて低抵抗の試験電極を形成する工程と、該試験電極
をエッチングして前記ソースから後で形成される前記表
示電極の一部領域まで覆うソース電極に加工する工程
と、該ソース電極に透明な前記表示電極を接続する工程
とを備えることを特徴とする試験電極付き薄膜トランジ
スタの製造方法。
1. A step of forming a semiconductor layer on a transparent insulating substrate, a step of forming a source and a drain containing impurities in a part of the semiconductor layer, and forming a first insulating film on the semiconductor layer. A step of forming a gate made of a semiconductor layer containing impurities on the first insulating film, a metal gate line is formed between the gates, and a display formed later on the drain and the source. A step of forming a test electrode having a resistance lower than that of the display electrode to the entire area of the electrode, and a step of etching the test electrode to form a source electrode covering a part of the display electrode to be formed later from the source. And a step of connecting the transparent display electrode to the source electrode, the method of manufacturing a thin film transistor with a test electrode.
【請求項2】 透明な絶縁基板上に半導体層と、該半導
体層の一部に形成される不純物を含むソース及びドレイ
ンと、該半導体層上に形成される第一絶縁膜と、該第一
絶縁膜上に形成される不純物を含む半導体層からなるゲ
ートと、前記ソース、前記ドレイン上に金属膜で第一絶
縁膜の一部を覆うようにそれぞれ形成されるソース電
極、ドレイン電極と、前記ゲート上に金属膜で形成され
るゲート電極と、複数の前記ゲート間を接続するゲート
線と、複数の前記ドレイン間を接続するドレイン線と、
前記ゲート線と該ドレイン線との間を絶縁する第二絶縁
膜と、前記ソース電極に接続される透明な表示電極とを
備えるコプラナ型の薄膜トランジスタにおいて、前記ソ
ース、前記ドレインにそれぞれ接する前記ソース電極、
前記ドレイン電極の部分が前記表示電極と比べて低抵抗
でAlより抵抗変化の小さな前記ゲート電極と同じ材料
で、かつ前記ドレイン線が前記ゲート電極より低抵抗の
材料であり、前記絶縁基板上に前記第二絶縁膜を介して
前記表示電極が積層していることを特徴とする薄膜トラ
ンジスタ。
2. A semiconductor layer on a transparent insulating substrate, a source and a drain containing impurities formed in a part of the semiconductor layer, a first insulating film formed on the semiconductor layer, and the first insulating film. A gate formed of a semiconductor layer containing impurities formed on an insulating film; a source electrode formed on the source and the drain to cover a part of the first insulating film with a metal film; a drain electrode formed on the drain; A gate electrode formed of a metal film on the gate, a gate line connecting between the plurality of gates, and a drain line connecting between the plurality of drains,
A coplanar thin film transistor comprising a second insulating film for insulating between the gate line and the drain line, and a transparent display electrode connected to the source electrode, wherein the source electrode is in contact with the source and the drain, respectively. ,
The drain electrode is made of the same material as the gate electrode having a resistance lower than that of the display electrode and a resistance change smaller than that of Al, and the drain line is made of a material having a resistance lower than that of the gate electrode. A thin film transistor in which the display electrodes are laminated via the second insulating film.
【請求項3】 透明な絶縁基板上に半導体層と、該半導
体層の一部に形成される不純物を含むソース及びドレイ
ンと、該半導体層上に形成される第一絶縁膜と、該第一
絶縁膜上に形成される不純物を含む半導体層からなるゲ
ートと、前記ソース、前記ドレイン上に金属膜で第一絶
縁膜の一部を覆うようにそれぞれ形成されるソース電
極、ドレイン電極と、前記ゲート上に金属膜で形成され
るゲート電極と、前記ソース電極に接続される透明な表
示電極とを備えるコプラナ型の薄膜トランジスタにおい
て、前記ソース、前記ドレインにそれぞれ接する前記ソ
ース電極、前記ドレイン電極の部分が前記表示電極と比
べて低抵抗でAlより抵抗変化の小さな前記ゲート電極
と同じ材料で、かつ前記ドレイン線が前記ゲート電極よ
り低抵抗の材料であり、前記ソース電極が前記ソースか
ら前記第一絶縁膜を経て前記絶縁基板まで延在している
ことを特徴とする薄膜トランジスタ。
3. A semiconductor layer on a transparent insulating substrate, a source and a drain containing impurities formed in a part of the semiconductor layer, a first insulating film formed on the semiconductor layer, and the first insulating film. A gate formed of an impurity-containing semiconductor layer formed on an insulating film; a source electrode formed on the source and the drain to cover a part of the first insulating film with a metal film; In a coplanar thin film transistor including a gate electrode formed of a metal film on a gate and a transparent display electrode connected to the source electrode, a portion of the source electrode and the drain electrode in contact with the source and the drain, respectively. Is the same material as the gate electrode having a lower resistance than the display electrode and a smaller resistance change than Al, and the drain line is a material having a lower resistance than the gate electrode. The thin film transistor, wherein the source electrode extends from the source through the first insulating film to the insulating substrate.
JP11847394A 1994-05-31 1994-05-31 Manufacture of thin film transistor with testing electrode Pending JPH07326761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11847394A JPH07326761A (en) 1994-05-31 1994-05-31 Manufacture of thin film transistor with testing electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11847394A JPH07326761A (en) 1994-05-31 1994-05-31 Manufacture of thin film transistor with testing electrode

Publications (1)

Publication Number Publication Date
JPH07326761A true JPH07326761A (en) 1995-12-12

Family

ID=14737550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11847394A Pending JPH07326761A (en) 1994-05-31 1994-05-31 Manufacture of thin film transistor with testing electrode

Country Status (1)

Country Link
JP (1) JPH07326761A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502792B1 (en) * 1997-07-23 2005-09-26 삼성전자주식회사 Liquid crystal display
KR20200127775A (en) * 2019-05-03 2020-11-11 광주과학기술원 Graphene-Semiconductor Heterojunction Photodetector and Method for Manufacturing the Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502792B1 (en) * 1997-07-23 2005-09-26 삼성전자주식회사 Liquid crystal display
KR20200127775A (en) * 2019-05-03 2020-11-11 광주과학기술원 Graphene-Semiconductor Heterojunction Photodetector and Method for Manufacturing the Same

Similar Documents

Publication Publication Date Title
US6400425B1 (en) TFT-LCD array substrate for testing the short/open-circuit of electric line and a method for fabricating the same
JP3379896B2 (en) Liquid crystal display device and inspection method thereof
KR100725566B1 (en) Active matrix addressing liquid-crystal display
KR100252306B1 (en) Active matrix substrate and manufacturing method of the same
JP3006584B2 (en) Thin film transistor array
JP3021245B2 (en) Characteristic measurement transistor, characteristic inspection method and liquid crystal display panel
JPH07326761A (en) Manufacture of thin film transistor with testing electrode
JP2965979B2 (en) Wiring substrate, array substrate of display device, liquid crystal display device provided with array substrate, and method of manufacturing wiring substrate and array substrate
JP3295025B2 (en) Manufacturing method of liquid crystal display device
JP4252126B2 (en) Manufacturing method of liquid crystal display device
JPH05333370A (en) Active matrix type liquid crystal display element
JPH0782165B2 (en) Liquid crystal display manufacturing method
JP3162526B2 (en) Method for manufacturing active matrix type liquid crystal display element
JPH0394223A (en) Manufacture of active matrix display device
KR101232138B1 (en) Liquid Crystal Display Device And Method For Manufacturing The Same
JPH0659281A (en) Thin film transistor array and its manufacture
JPH0945774A (en) Film semiconductor device
KR100248855B1 (en) Method for manufacturing active matrix panel and the same structure
JP4693219B2 (en) TFT array substrate for liquid crystal display device and manufacturing method thereof
KR100261976B1 (en) Lcd and method for manufacturing the same
KR101030530B1 (en) liquid crystal display device and method for manufacturing the same
KR20080008569A (en) Liquid crystal display and method of menufacturing and trimming the same
KR100527082B1 (en) Method for fabricating tft-lcd
JPH02223928A (en) Defect relieving method
JPH11135796A (en) Liquid crystal display device