JP3021245B2 - Characteristic measurement transistor, characteristic inspection method and liquid crystal display panel - Google Patents
Characteristic measurement transistor, characteristic inspection method and liquid crystal display panelInfo
- Publication number
- JP3021245B2 JP3021245B2 JP20435893A JP20435893A JP3021245B2 JP 3021245 B2 JP3021245 B2 JP 3021245B2 JP 20435893 A JP20435893 A JP 20435893A JP 20435893 A JP20435893 A JP 20435893A JP 3021245 B2 JP3021245 B2 JP 3021245B2
- Authority
- JP
- Japan
- Prior art keywords
- characteristic
- transistor
- liquid crystal
- thin film
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】〔目 次〕 産業上の利用分野 従来の技術（図３） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例（図１，２） 発明の効果[Contents] Industrial application field Conventional technology (FIG. 3) Problems to be solved by the invention Means for solving the problem Action Embodiment (FIGS. 1 and 2) Effects of the invention
【０００２】[0002]
【産業上の利用分野】本発明は、特性専用測定トランジ
スタ，特性検査方法及び液晶表示パネルに関するもので
あり、更に詳しく言えば、液晶表示パネルを構成する薄
膜トランジスタ（以下単にＴＦＴという）の特性検査を
するＴＥＧ（Ｔest Ｅlement Ｇroup）パターン及びそ
の検査方法の改善に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a characteristic measuring transistor, a characteristic inspection method, and a liquid crystal display panel. More specifically, the present invention relates to a characteristic inspection of a thin film transistor (hereinafter simply referred to as a TFT) constituting a liquid crystal display panel. The present invention relates to a TEG (Test Element Group) pattern and an inspection method thereof.
【０００３】近年，電子機器のコンパクト化の要請から
奥行きの大きいＣＲＴ（冷陰極管）装置に置き代わり奥
行きの少ない液晶表示装置（以下単にＬＣＤという）が
使用される。表示パネルは複数のＴＦＴと画素電極から
成り、そのゲート線（走査線）とドレイン線（信号線）
とがマトリクス状に配置される。これによれば、内部の
ＴＦＴ特性を把握するために、表示パネルにＴＥＧパタ
ーンが設けられる。しかし、ＴＥＧパターンの配置箇所
や電極の取扱により、静電気及びプラズマダメージ等が
受け易くなる。これにより、当該パターンのＴＦＴ特性
が内部のＴＦＴの特性と異なることがある。In recent years, a liquid crystal display (hereinafter simply referred to as LCD) having a small depth has been used in place of a CRT (cold cathode tube) having a large depth due to a demand for downsizing of electronic equipment. The display panel is composed of a plurality of TFTs and pixel electrodes, and has a gate line (scanning line) and a drain line (signal line).
Are arranged in a matrix. According to this, a TEG pattern is provided on the display panel in order to grasp the TFT characteristics inside. However, due to the location of the TEG pattern and the handling of the electrodes, static electricity, plasma damage, and the like are more likely to occur. As a result, the TFT characteristics of the pattern may be different from the characteristics of the internal TFT.
【０００４】そこで、ＴＦＴ基板の作成時及び表示パネ
ルの加工後においても、内部ＴＦＴの特性を正確に把握
することができるパターン及びその検査方法が望まれて
いる。Therefore, there is a demand for a pattern capable of accurately grasping the characteristics of an internal TFT and a method of inspecting the same even when a TFT substrate is formed and after a display panel is processed.
【０００５】[0005]
【従来の技術】図３は従来例に係るＴＦＴ−ＴＥＧパタ
ーンの構成図である。図３（Ａ）はＬＣＤの平面図であ
り、図３（Ｂ）は外側設置型のＴＦＴ−ＴＥＧパターン
の平面図であり、図３（Ｃ）は内側設置型のＴＦＴ−Ｔ
ＥＧパターンの平面図をそれぞれ示している。2. Description of the Related Art FIG. 3 is a configuration diagram of a TFT-TEG pattern according to a conventional example. 3A is a plan view of the LCD, FIG. 3B is a plan view of the TFT-TEG pattern of the outside installation type, and FIG. 3C is a TFT-T of the inside installation type.
The plan views of the EG pattern are shown.
【０００６】例えば、液晶表示をする液晶パネル１０は
図３（Ａ）において、ガラス基板１に画像表示部２と外
側設置型のＴＦＴ−ＴＥＧパターン４と具備し、画像表
示部２がＴＦＴと画素電極から成る。画像表示部２に
は、液晶が充填され、それがシール３により画定され
る。当該ＴＥＧパターン４はシール３を境にして外側，
すなわち、液晶の非充填部に設けられる。パターン設置
の目的は、画像表示部２のＴＦＴ特性を把握するためで
ある。例えば、内部の画素電極に直接接触せずに、当該
パターンを検査することにより、ＴＦＴの良否を判定す
る。For example, in FIG. 3A, a liquid crystal panel 10 for liquid crystal display is provided with an image display section 2 and a TFT-TEG pattern 4 installed outside on a glass substrate 1, and the image display section 2 is composed of TFTs and pixels. Consists of electrodes. The image display unit 2 is filled with liquid crystal, which is defined by a seal 3. The TEG pattern 4 is located outside the seal 3 as a boundary,
That is, it is provided in a portion where liquid crystal is not filled. The purpose of the pattern installation is to grasp the TFT characteristics of the image display unit 2. For example, the quality of the TFT is determined by inspecting the pattern without directly contacting the internal pixel electrode.
【０００７】ＴＥＧパターン４は図３（Ｂ）において、
画像表示部２のＴＦＴと同様なＴＦＴ構造を有し、その
ソースがソース検査端子４Ａに接続され、そのゲートが
ゲート検査端子４Ｂに接続され、そのドレインがドレイ
ン検査端子４Ｃにそれぞれ接続される。なお、内側設置
型のＴＦＴ−ＴＥＧパターン５は図３（Ｃ）において、
シール３を境にして内側，すなわち、液晶の充填部内に
設けられる。ＴＥＧパターン５は画像表示部２のＴＦＴ
と同様なＴＦＴ構造を有し、そのソースがソース引出し
電極５Ａに接続され、そのゲートがゲート引出し電極５
Ｂに接続され、そのドレインがドレイン引出し電極５Ｃ
にそれぞれ接続される。なお、各電極５Ａ〜５Ｃが周辺
共通線６に接続される。The TEG pattern 4 is shown in FIG.
It has a TFT structure similar to that of the TFT of the image display unit 2, with its source connected to the source inspection terminal 4A, its gate connected to the gate inspection terminal 4B, and its drain connected to the drain inspection terminal 4C. Note that the TFT-TEG pattern 5 of the inside installation type is shown in FIG.
It is provided inside the seal 3, that is, in the filling portion of the liquid crystal. The TEG pattern 5 is a TFT of the image display unit 2
The source is connected to the source extraction electrode 5A, and the gate is connected to the gate extraction electrode 5A.
B, the drain of which is connected to the drain extraction electrode 5C.
Connected to each other. The electrodes 5A to 5C are connected to the peripheral common line 6.
【０００８】[0008]
【発明が解決しようとする課題】ところで、従来例のＴ
ＥＧパターン４によれば図３（Ａ）に示すように、ＴＦ
Ｔ部がシール３の外側に設けられる。また、ＴＥＧパタ
ーン５によれば図３（Ｃ）に示すように、ＴＦＴ部がシ
ール３の内側に設けられ、その各引出し電極がシール３
の外側で周辺共通線６に接続される。このため、次のよ
うな問題がある。By the way, the conventional T
According to EG pattern 4, as shown in FIG.
A T portion is provided outside the seal 3. Further, according to the TEG pattern 5, as shown in FIG. 3C, the TFT portion is provided inside the seal 3, and each of the extraction electrodes is connected to the seal 3.
Is connected to the peripheral common line 6 outside the line. Therefore, there are the following problems.
【０００９】 ＴＦＴ−ＴＥＧパターン４では、画像
表示部２のＴＦＴ基板を作成する工程で、静電気及びプ
ラズマダメージ等が受け易い。これにより、当該パター
ン４のＴＦＴ特性が画像表示部２のＴＦＴの特性と異な
ることがある。例えば、ＴＦＴのゲート電圧対ドレイン
電流（Ｖｇ−Ｉｄ）特性において、閾値電圧Ｖthのシフ
トにより、トランジスタ動作のＯＮ，ＯFF不良を生じる
恐れがある。これにより、本来のＴＥＧパターンの機能
が損なわれる。The TFT-TEG pattern 4 is susceptible to static electricity, plasma damage, and the like in the process of forming the TFT substrate of the image display unit 2. As a result, the TFT characteristics of the pattern 4 may be different from the TFT characteristics of the image display unit 2. For example, in the gate voltage-drain current (Vg-Id) characteristics of a TFT, a shift in the threshold voltage Vth may cause ON / OFF defects in transistor operation. This impairs the function of the original TEG pattern.
【００１０】 また、ＴＦＴ−ＴＥＧパターン５で
は、ＴＦＴの各引出し電極５Ａ〜５Ｃが周辺共通線６に
電気的に接続されるため、ＴＦＴ基板の作成時には、静
電気及びプラズマダメージ等の影響を受けない。しか
し、図３（Ｃ）に示すように、二点鎖線Ｘを境にして、
各引出し電極５Ａ〜５Ｃと周辺共通線６とをレーザカッ
トし、その後、ＴＦＴ特性の測定を行っている。In the TFT-TEG pattern 5, the respective extraction electrodes 5 A to 5 C of the TFT are electrically connected to the peripheral common line 6, so that the TFT substrate is not affected by static electricity, plasma damage, and the like when the TFT substrate is formed. . However, as shown in FIG.
The extraction electrodes 5A to 5C and the peripheral common line 6 are laser-cut, and thereafter, the TFT characteristics are measured.
【００１１】このため、表示パネル１０の加工工程にお
いて、各引出し電極５Ａ〜５Ｃが周辺共通線６から切り
離されて個々独立した状態，すなわち、電気的フローテ
ィング状態となる。このことで、パネル取扱時の静電気
に対してＴＥＧパターン５が非常に弱くなり、ＴＥＧパ
ターン（以下特性専用測定トランジスタともいう）４と
同様に、その機能が損なわれる。これにより、画像表示
部２のＴＦＴ（以下被検査対象ともいう）の特性を正確
に把握することが困難となる。For this reason, in the processing step of the display panel 10, each of the extraction electrodes 5A to 5C is separated from the peripheral common line 6 and becomes an independent state, that is, an electrically floating state. As a result, the TEG pattern 5 becomes extremely weak against static electricity during the handling of the panel, and its function is impaired as in the case of the TEG pattern (hereinafter also referred to as characteristic-specific measurement transistor) 4. This makes it difficult to accurately grasp the characteristics of the TFT (hereinafter, also referred to as an object to be inspected) of the image display unit 2.
【００１２】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、薄膜トランジスタ基板の作成時及
び表示パネルの加工後においても、被検査対象の特性を
正確に把握することが可能となる特性専用測定トランジ
スタ，特性検査方法及び液晶表示パネルの提供を目的と
する。The present invention has been made in view of the problems of the conventional example, and enables the characteristics of the object to be inspected to be accurately grasped even at the time of forming a thin film transistor substrate and after processing a display panel. It is an object of the present invention to provide a measurement transistor dedicated to characteristics, a method for inspecting characteristics, and a liquid crystal display panel.
【００１３】[0013]
【課題を解決するための手段】本発明の第１の特性専用
測定トランジスタは、その実施例を図１に示すように、
液晶表示パネルを構成する薄膜トランジスタの特性検査
をする特性専用測定トランジスタにおいて、前記特性専
用測定トランジスタが薄膜トランジスタから成り、前記
薄膜トランジスタのソース，ドレイン及びゲートの各検
査端子が導電性材料により取り囲まれ、前記導電性材料
が周辺共通線に接続されることを特徴とする。The first characteristic measuring transistor of the present invention has an embodiment as shown in FIG.
In the characteristic measuring transistor for inspecting the characteristic of the thin film transistor constituting the liquid crystal display panel, the characteristic measuring transistor is composed of a thin film transistor, and the inspection terminals of the source, drain and gate of the thin film transistor are surrounded by a conductive material. The conductive material is connected to the peripheral common line.
【００１４】本発明の第２の特性専用測定トランジスタ
は、その実施例を図１に示すように、液晶表示パネルを
構成する薄膜トランジスタの特性検査をする特性専用測
定トランジスタにおいて、前記特性専用測定トランジス
タが薄膜トランジスタから成り、前記薄膜トランジスタ
のドレイン引出し電極，ゲート引出し電極及びソース引
出し電極が局部共通線に電気的に接続され、前記局部共
通線が周囲共通線に電気的に接続されることを特徴とす
る。FIG. 1 shows an embodiment of the second characteristic measuring transistor according to the present invention. As shown in FIG. 1, in the characteristic measuring transistor for inspecting the characteristic of a thin film transistor constituting a liquid crystal display panel, the characteristic measuring transistor is used. A drain extraction electrode, a gate extraction electrode, and a source extraction electrode of the thin film transistor are electrically connected to a local common line, and the local common line is electrically connected to a surrounding common line.
【００１５】なお、本発明の第１，第２の特性専用測定
トランジスタにおいて、前記薄膜トランジスタのドレイ
ンとゲートとが電気的に接続されることを特徴とする。
また、本発明の第１，第２の特性専用測定トランジスタ
において、前記薄膜トランジスタのソース，ドレイン及
びゲートと、前記薄膜トランジスタのドレイン引出し電
極，ゲート引出し電極及びソース引出し電極の一部とが
液晶表示パネルの液晶を画定するシール内側に設けられ
ることを特徴とする。[0015] In the first and second characteristic measurement transistors of the present invention, the drain and the gate of the thin film transistor are electrically connected.
In the first and second characteristic measurement transistors of the present invention, a source, a drain, and a gate of the thin film transistor and a part of a drain extraction electrode, a gate extraction electrode, and a source extraction electrode of the thin film transistor are formed of a liquid crystal display panel. It is provided inside a seal defining liquid crystal.
【００１６】本発明の特性検査方法は、液晶表示パネル
を構成する薄膜トランジスタの特性検査をする方法であ
って、本発明の第１，第２の特性専用測定トランジスタ
から得られる特性測定データに基づいて薄膜トランジス
タの特性検査をすることを特徴とする。なお、本発明の
特性検査方法において、前記薄膜トランジスタの特性検
査の際に、前記特性専用測定トランジスタのドレイン引
出し電極，ゲート引出し電極及びソース引出し電極と、
前記局部共通線との間が切断されることを特徴とする。The characteristic inspection method of the present invention is a method for inspecting the characteristic of a thin film transistor constituting a liquid crystal display panel, and is based on characteristic measurement data obtained from the first and second characteristic measurement transistors of the present invention. A characteristic test of the thin film transistor is performed. In the characteristic inspection method of the present invention, at the time of characteristic inspection of the thin film transistor, a drain extraction electrode, a gate extraction electrode, and a source extraction electrode of the characteristic dedicated measurement transistor;
The connection with the local common line is disconnected.
【００１７】本発明の液晶表示パネルは、複数の薄膜ト
ランジスタから成る液晶表示パネルにおいて、請求項
１，２よりなる特性専用測定トランジスタが設けられる
ことを特徴とし、上記目的を達成する。According to the present invention, there is provided a liquid crystal display panel comprising a plurality of thin film transistors, wherein a characteristic measuring transistor according to the first and second aspects of the present invention is provided.
【００１８】[0018]
【作 用】本発明の第１の特性専用測定トランジスタに
よれば、その実施例を図１に示すように、当該特性専用
測定トランジスタがシール内側に設けられ、そのソー
ス，ドレイン及びゲートの各検査端子が導電性材料によ
り取り囲まれる。このため、当該液晶表示パネル内部の
薄膜トランジスタの作成時，すなわち、液晶封じ工程前
において、周辺共通線に接続された導電性材料により、
静電気及びプラズマダメージ等から特性専用測定トラン
ジスタを保護することが可能となる。According to the first characteristic measuring transistor of the present invention, as shown in FIG. 1, the characteristic measuring transistor is provided inside the seal, and its source, drain and gate are inspected. The terminal is surrounded by the conductive material. Therefore, when the thin film transistor inside the liquid crystal display panel is formed, that is, before the liquid crystal sealing step, the conductive material connected to the peripheral common line causes
It is possible to protect the characteristic-specific measurement transistor from static electricity, plasma damage, and the like.
【００１９】本発明の第２の特性専用測定トランジスタ
によれば、その実施例を図１に示すように、当該特性専
用測定トランジスタの本体部及びその各引出し電極の一
部がシール内側に設けられる。また、各引出し電極が、
周囲共通線に接続された局部共通線に電気的に接続され
る。このため、液晶表示パネルの加工時，すなわち、液
晶封じ工程後において、周囲共通線及び局部共通線によ
り、静電気及びプラズマダメージ等から第２の特性専用
測定トランジスタを保護することが可能となる。According to the second characteristic measuring transistor of the present invention, as shown in FIG. 1, the main part of the characteristic measuring transistor and a part of each extraction electrode are provided inside the seal. . Also, each extraction electrode is
It is electrically connected to the local common line connected to the surrounding common line. For this reason, at the time of processing the liquid crystal display panel, that is, after the liquid crystal sealing step, the peripheral characteristic common line and the local common line can protect the second characteristic measurement transistor from static electricity, plasma damage and the like.
【００２０】これにより、特性専用測定トランジスタの
本来の機能が維持され、液晶封じ前の内部薄膜トランジ
スタの特性を正確に把握することが可能となる。本発明
の特性検査方法によれば、第１，第２の特性専用測定ト
ランジスタから得られる特性測定データに基づいて薄膜
トランジスタが特性検査される。例えば、ドレインとゲ
ートとが電気的に接続された特性専用測定トランジスタ
から特性測定データが得られる。このため、当該特性測
定データから薄膜トランジスタの特性を記述するパラメ
ータを容易に抽出することが可能となる。As a result, the original function of the characteristic measurement transistor is maintained, and the characteristics of the internal thin film transistor before the liquid crystal is sealed can be accurately grasped. According to the characteristic inspection method of the present invention, the characteristics of the thin film transistor are inspected based on characteristic measurement data obtained from the first and second characteristic measurement transistors. For example, characteristic measurement data can be obtained from a characteristic measurement transistor in which a drain and a gate are electrically connected. For this reason, it is possible to easily extract parameters describing characteristics of the thin film transistor from the characteristic measurement data.
【００２１】また、本発明の特性検査方法によれば、内
部薄膜トランジスタの特性検査の際に、特性専用測定ト
ランジスタの各引出し電極と、局部共通線との間が切断
される。このため、温度，湿度，衝撃等の環境試験によ
り、当該液晶表示パネルが劣化した場合等に、電気的に
切り離された各引出し電極から特性専用測定トランジス
タの特性測定データを得ることができる。Further, according to the characteristic inspection method of the present invention, at the time of characteristic inspection of the internal thin-film transistor, the connection between each extraction electrode of the characteristic-specific measurement transistor and the local common line is cut off. For this reason, when the liquid crystal display panel is deteriorated due to environmental tests such as temperature, humidity, and shock, the characteristic measurement data of the characteristic measurement transistor can be obtained from each of the electrically separated extraction electrodes.
【００２２】本発明の液晶表示パネルによれば、本発明
の第１，第２の特性専用測定トランジスタが設けられ
る。このため、液晶表示パネルを構成する複数の薄膜ト
ランジスタの特性を第１，第２の特性専用測定トランジ
スタから正確に把握することができる。According to the liquid crystal display panel of the present invention, the first and second characteristic measuring transistors of the present invention are provided. Therefore, the characteristics of the plurality of thin film transistors constituting the liquid crystal display panel can be accurately grasped from the first and second characteristic measurement transistors.
【００２３】[0023]
【実施例】次に、図を参照しながら本発明の実施例につ
いて説明をする。図１，２は、本発明の実施例に係るＴ
ＦＴ−ＴＥＧパターン及びＴＦＴ基板の特性検査方法を
説明する図である。図１（Ａ）は、本発明の実施例に係
るＴＦＴ基板の平面図であり、図１（Ｂ）は、そのＴＦ
Ｔ−ＴＥＧパターンの平面図をそれぞれ示している。Next, an embodiment of the present invention will be described with reference to the drawings. 1 and 2 show T according to an embodiment of the present invention.
FIG. 4 is a diagram illustrating an FT-TEG pattern and a method of inspecting characteristics of a TFT substrate. FIG. 1A is a plan view of a TFT substrate according to an embodiment of the present invention, and FIG.
The plan views of the T-TEG patterns are respectively shown.
【００２４】例えば、逆スタガ型の薄膜トランジスタ
（以下ＴＦＴという）を内蔵する液晶表示パネルの場合
について説明をする。当該表示パネル２０は図１（Ａ）
に示すように、ガラス基板１１に画像表示部１２とＴＦ
Ｔ−ＴＥＧパターン１４と具備し、画像表示部１２が内
部ＴＦＴと画素電極から成る。画像表示部１２には、液
晶が充填され、それがシール１３により画定される。For example, a case of a liquid crystal display panel having a built-in inverted staggered thin film transistor (hereinafter referred to as TFT) will be described. The display panel 20 is shown in FIG.
As shown in FIG.
The image display unit 12 includes a T-TEG pattern 14 and an internal TFT and a pixel electrode. The image display unit 12 is filled with liquid crystal, which is defined by a seal 13.
【００２５】ＴＦＴ−ＴＥＧパターン１４は特性専用測
定トランジスタの一例であり、液晶表示パネル２０のＴ
ＦＴの特性検査をするパターンである。当該ＴＥＧパタ
ーン１４はシール１３を境にして内側，すなわち、液晶
の充填部内に設けられる。パターン設置の目的は、画像
表示部１２のＴＦＴ特性を把握するためである。すなわ
ち、当該パターンを検査することにより、内部の画素電
極に直接接触せずに、そのＴＦＴの良否を判定すること
ができる。The TFT-TEG pattern 14 is an example of a characteristic-specific measurement transistor.
This is a pattern for performing an FT characteristic test. The TEG pattern 14 is provided on the inner side of the seal 13, that is, in the filling portion of the liquid crystal. The purpose of pattern setting is to grasp the TFT characteristics of the image display unit 12. That is, by inspecting the pattern, the quality of the TFT can be determined without directly contacting the internal pixel electrode.
【００２６】図１（Ｂ）において、ＴＥＧパターン１４
は４つのダミー薄膜トランジスタ（以下単にＴＦＴ１〜
ＴＦＴ４という）から成り、ＴＦＴ１，ＴＦＴ２は第１
の特性専用測定トランジスタの一例である。ＴＦＴ３，
ＴＦＴ４は第２の特性専用測定トランジスタの一例であ
り、いずれも画像表示部１２のＴＦＴと同様な構造を有
する。その構造については、図２（Ａ）において詳述す
る。In FIG. 1B, the TEG pattern 14
Are four dummy thin film transistors (hereinafter simply referred to as TFT1 to TFT1).
TFT4), and TFT1 and TFT2 are the first.
Is an example of a measurement transistor dedicated to the characteristics of FIG. TFT3
The TFT 4 is an example of a second characteristic measurement transistor, and each has the same structure as the TFT of the image display unit 12. The structure will be described in detail with reference to FIG.
【００２７】ＴＦＴ１のソースはソース検査端子４１に
接続され、そのゲートがゲート検査端子４２に接続さ
れ、そのドレインがドレイン検査端子４３にそれぞれ接
続される。ＴＦＴ２のソースはソース検査端子４４に接
続され、そのゲートがゲート検査端子４５に接続され、
そのドレインがドレイン検査端子４６にそれぞれ接続さ
れる。ＴＦＴ２のゲートはドレインに接続される。The source of the TFT 1 is connected to the source inspection terminal 41, the gate is connected to the gate inspection terminal 42, and the drain is connected to the drain inspection terminal 43. The source of the TFT 2 is connected to the source test terminal 44, the gate is connected to the gate test terminal 45,
The drains are connected to the drain inspection terminals 46, respectively. The gate of TFT2 is connected to the drain.
【００２８】なお、ＴＦＴ１，ソース検査端子４１，ゲ
ート検査端子４２及びドレイン検査端子４３やＴＦＴ
２，ソース検査端子４４，ゲート検査端子４５及びドレ
イン検査端子４６がガードリング413 に取り囲まれる。
ガードリング413 は導電性材料の一例であり、それが周
辺短絡線１５に接続される。周辺短絡線１５は周辺共通
線の一例であり、液晶が封じ込まれた画像表示部１２の
外側領域に配置される。The TFT 1, the source test terminal 41, the gate test terminal 42, the drain test terminal 43, and the TFT
2. The source inspection terminal 44, the gate inspection terminal 45 and the drain inspection terminal 46 are surrounded by the guard ring 413.
The guard ring 413 is an example of a conductive material, and is connected to the peripheral short-circuit line 15. The peripheral short-circuit line 15 is an example of a peripheral common line, and is arranged in a region outside the image display unit 12 in which liquid crystal is sealed.
【００２９】ＴＦＴ３のソースはソース引出し電極４７
に接続され、そのゲートがゲート引出し電極４８に接続
され、そのドレインがドレイン引出し電極４９にそれぞ
れ接続される。ＴＦＴ３のソースはソース引出し電極41
0 に接続され、そのゲートがゲート・ドレイン共通引出
し電極411 にそれぞれ接続される。なお、ＴＦＴ４のゲ
ートとドレインとが接続され、５本の引出し電極４７〜
411 の一部は液晶を画定するシール１３の外側領域に引
き出される。The source of the TFT 3 is a source lead electrode 47.
, Its gate is connected to the gate extraction electrode 48, and its drain is connected to the drain extraction electrode 49. The source of the TFT 3 is a source extraction electrode 41
0, and their gates are connected to the common drain electrode 411. In addition, the gate and the drain of the TFT 4 are connected, and five extraction electrodes 47 to
A portion of 411 is drawn out to an area outside the seal 13 defining the liquid crystal.
【００３０】また、ＴＦＴ３のソース引出し電極４７，
ゲート引出し電極４８及びソース引出し電極４９及びＴ
ＦＴ４のソース引出し電極410 ，共通引出し電極411
が、シール１３の外側領域において、ローカル短絡線41
2 に電気的に接続される。ローカル短絡線412 は局部共
通線の一例であり、周辺短絡線１５に電気的に接続され
る。The source lead electrode 47 of the TFT 3
Gate lead electrode 48 and source lead electrode 49 and T
FT4 source extraction electrode 410, common extraction electrode 411
However, in the region outside the seal 13, the local short-circuit line 41
2 is electrically connected. The local short-circuit line 412 is an example of a local common line, and is electrically connected to the peripheral short-circuit line 15.
【００３１】次に、ＴＦＴ１〜ＴＦＴ４の形成方法を説
明する。なお、ＴＦＴ１〜ＴＦＴ４は内部のＴＦＴと同
工程により形成される。その構造を図２（Ａ）に示すよ
うに、まず、ガラス基板11Ａ上に、ゲートを形成する。
ゲートは，例えば、膜厚８０〔ｎｍ〕程度のＡｌ，又は
Ｔｉを順次積層し、それをパターニングする。次に、ゲ
ートの誘電体膜11Ｂ，ａ−Ｓｉ層11Ｃ及びチャネル保護
層11Ｄを連続して形成する。誘電体膜11Ｂには、例え
ば、膜厚400 〔ｎｍ〕程度のＳｉＮ膜を用いる。次い
で、保護層11Ｄには、例えば、膜厚400 〔ｎｍ〕程度の
ＳｉＮ膜を用いる。ａ−Ｓｉ層11Ｃは動作活性層とな
る。Next, a method of forming the TFTs 1 to 4 will be described. Note that TFT1 to TFT4 are formed in the same process as the internal TFT. As shown in FIG. 2A, a gate is first formed on a glass substrate 11A.
For the gate, for example, Al or Ti having a thickness of about 80 [nm] is sequentially laminated and patterned. Next, a gate dielectric film 11B, an a-Si layer 11C, and a channel protection layer 11D are successively formed. As the dielectric film 11B, for example, a SiN film having a thickness of about 400 [nm] is used. Next, as the protective layer 11D, for example, an SiN film having a thickness of about 400 [nm] is used. The a-Si layer 11C becomes an operation active layer.
【００３２】次に、ゲート上にのみにチャネル保護層11
Ｄを残す。次いで、ＴＦＴのドレイン，ソース領域を形
成する。この領域には、例えば、膜厚５０〔ｎｍ〕程度
のｎ + ａ−Ｓｉ層11Ｅと膜厚120 〔ｎｍ〕程度のＴｉ層
とを堆積する。その後、ａ−Ｓｉ層11Ｃまでエッチング
する。この際に、ＴＦＴ１，ＴＦＴ２の各検査端子４１
〜４６やＴＦＴ３，ＴＦＴ４の各引出し電極４７〜411
及び、ローカル短絡線412 ，ガードリング413 及び周辺
短絡線１５を同時に形成する。次いで、保護膜11Ｆを形
成する。保護膜11Ｆは、例えば、膜厚300 〔ｎｍ〕程度
のＳｉＮ膜を用いる。Next, the channel protective layer 11 is formed only on the gate.
Leave D. Next, the drain and source regions of the TFT are formed.
To achieve. In this region, for example, a film thickness of about 50 [nm]
N +a-Si layer 11E and Ti layer having a thickness of about 120 [nm]
And deposit. After that, etching to a-Si layer 11C
I do. At this time, each inspection terminal 41 of TFT1 and TFT2
46 and each lead electrode 47 to 411 of TFT3 and TFT4
And the local short-circuit line 412, the guard ring 413 and the periphery
The short-circuit line 15 is formed at the same time. Next, the protective film 11F is formed.
To achieve. The protective film 11F has, for example, a thickness of about 300 [nm].
Is used.
【００３３】さらに、ＴＦＴ１，ＴＦＴ２の各検査端子
４１〜４６やＴＦＴ３，ＴＦＴ４の各引出し電極４７〜
411 にコンタクトホールを形成する。その後、膜厚７０
〔ｎｍ〕程度のＩＴＯ膜11Ｇを形成する。ＩＴＯ膜11Ｇ
は内部のＴＦＴにおいて画素電極を構成する。これによ
り、ＴＦＴ１〜ＴＦＴ４や内部のＴＦＴが同時に形成さ
れる。なお、ＴＦＴ１〜ＴＦＴ４の素子長やゲート幅
は、内部のＴＦＴの寸法と同一が望ましい。しかし、そ
れらを場合によって変更しても良い。また、液晶封じ後
は、図１（Ｂ）において、二点鎖線Ｙの部分でガラス基
板１１がカットされ、それがパネル組み立て工程に移行
される。Further, each of the inspection terminals 41 to 46 of the TFT1 and the TFT2 and each of the lead electrodes 47 to 46 of the TFT3 and the TFT4.
A contact hole is formed in 411. Then, the film thickness 70
An [nm] ITO film 11G is formed. ITO film 11G
Constitutes a pixel electrode in the internal TFT. Thereby, TFT1 to TFT4 and the internal TFT are formed simultaneously. It is desirable that the element lengths and gate widths of the TFTs 1 to 4 are the same as the dimensions of the internal TFTs. However, they may be changed in some cases. After sealing the liquid crystal, in FIG. 1B, the glass substrate 11 is cut at a portion indicated by a two-dot chain line Y, and the process proceeds to a panel assembling process.
【００３４】このようにして、本発明の実施例に係るＴ
ＦＴ−ＴＥＧパターンによれば、図１に示すように、Ｔ
ＦＴ１〜ＴＦＴ４がシール１３の内側に設けられ、ＴＦ
Ｔ１，ＴＦＴ２の各検査端子４１〜４６がガードリング
413 により取り囲まれる。このため、当該液晶表示パネ
ル２０の内部ＴＦＴの作成時，すなわち、液晶封じ工程
前において、周辺短絡線１５に接続されたガードリング
413 により、静電気及びプラズマダメージ等からＴＦＴ
１，ＴＦＴ２を保護することが可能となる。As described above, the T according to the embodiment of the present invention is
According to the FT-TEG pattern, as shown in FIG.
FT1 to TFT4 are provided inside the seal 13,
Each inspection terminal 41-46 of T1 and TFT2 is a guard ring
Surrounded by 413. For this reason, when the internal TFT of the liquid crystal display panel 20 is formed, that is, before the liquid crystal sealing step, the guard ring connected to the peripheral short-circuit line 15 is connected.
413, TFT from static electricity and plasma damage
1, TFT2 can be protected.
【００３５】これにより、ＴＦＴ１，ＴＦＴ２の本来の
機能，すなわち、内部の画素電極に直接接触せずに、当
該ＴＦＴ１，ＴＦＴ２を検査することにより、内部トラ
ンジスタの良否を判定するという機能が維持される。こ
のことで、液晶封じ前の内部ＴＦＴの特性を正確に把握
することが可能となる。また、図１に示すように、当該
ＴＦＴ３，ＴＦＴ４の本体部がシール１３の内側に設け
られ、その各引出し電極４７〜411 の一部がシール１３
の外側領域に設けられる。また、各引出し電極４７〜41
1 が、周辺短絡線１５に接続されたローカル短絡線412
に電気的に接続される。As a result, the original function of the TFT1 and the TFT2, that is, the function of judging the quality of the internal transistor by inspecting the TFT1 and the TFT2 without directly contacting the internal pixel electrode is maintained. . This makes it possible to accurately grasp the characteristics of the internal TFT before liquid crystal sealing. Also, as shown in FIG. 1, the main bodies of the TFTs 3 and 4 are provided inside the seal 13 and a part of each of the lead electrodes 47 to 411 is
Is provided in an outer region. In addition, each of the extraction electrodes 47 to 41
1 is a local short-circuit line 412 connected to the peripheral short-circuit line 15
Is electrically connected to
【００３６】このため、液晶表示パネルの加工時，すな
わち、液晶封じ工程後において、周辺短絡線１５及びロ
ーカル短絡線412 により、静電気及びプラズマダメージ
等からＴＦＴ３，ＴＦＴ４を保護することが可能とな
る。これにより、ＴＦＴ１，ＴＦＴ２と同様に、本来の
機能が維持され、液晶封じ後の内部ＴＦＴの特性を正確
に把握することが可能となる。また、このような構造を
採ることにより、外部条件に左右されないＴＦＴ１〜Ｔ
ＦＴ４を製造することが可能となる。Therefore, at the time of processing the liquid crystal display panel, that is, after the liquid crystal sealing step, the peripheral short-circuit line 15 and the local short-circuit line 412 can protect the TFTs 3 and 4 from static electricity and plasma damage. As a result, similar to the TFT1 and the TFT2, the original function is maintained, and the characteristics of the internal TFT after sealing the liquid crystal can be accurately grasped. In addition, by adopting such a structure, the TFTs 1 to T
FT4 can be manufactured.
【００３７】次に、本発明の実施例に係る液晶表示パネ
ルの特性検査方法について、当該ＴＦＴ−ＴＥＧパター
ンを補足しながら説明をする。例えば、液晶封じ前の内
部ＴＦＴの特性を検査する場合には、ＴＥＧパターン１
４のＴＦＴ１やＴＦＴ２を検査する。例えば、ドレイン
とゲートとが短絡されたＴＦＴ２から特性測定データが
得られる。なお、ＴＦＴ２はゲート電圧Ｖｇとドレイン
電圧Ｖｄとが同電位となることから、ダイオード特性を
示す。例えば、図２に示すようなＴＦＴの電流√Ｉｄ−
電圧Ｖｇ特性が得られる。この際のＴＦＴ特性の抽出は
以下のように行う。ここで、ＴＦＴの飽和電流ＩｄSAT
は（１）式，すなわち、 ＩｄSAT ＝ＣＷμ（Ｖｇ−Ｖth）2 ／２Ｌ，（Ｖｄ≧Ｖｇ）……（１） で示される。Next, a method for inspecting the characteristics of the liquid crystal display panel according to the embodiment of the present invention will be described while supplementing the TFT-TEG pattern. For example, when inspecting the characteristics of the internal TFT before sealing the liquid crystal, the TEG pattern 1
4 TFT1 and TFT2 are inspected. For example, characteristic measurement data can be obtained from the TFT 2 whose drain and gate are short-circuited. Note that the TFT 2 exhibits diode characteristics because the gate voltage Vg and the drain voltage Vd have the same potential. For example, as shown in FIG.
A voltage Vg characteristic is obtained. At this time, the TFT characteristics are extracted as follows. Here, the saturation current Id SAT of the TFT
Is expressed by equation (1), that is, Id SAT = CWμ (Vg−Vth) 2 / 2L, (Vd ≧ Vg) (1)
【００３８】ここで、Ｃは単位面積当たりの電気容量，
μは移動度、Ｗは素子長，Ｌは素子幅，Ｖｇはゲート電
圧，Ｖthは閾値電圧である。（１）式において、両辺の
平方根をとると、（２）式，すなわち、 ＩｄSAT 1/2 ＝（ＣＷμ／２Ｌ）1/2 （Ｖｇ−Ｖth）……（２） となる。（２）式を横軸Ｖｇ，縦軸ＩｄSAT 1/2 をプロ
ットすると、図２に示すような√Ｉｄ−Ｖｇ特性が得ら
れる。この特性において、傾きが移動度μ，横軸切片か
ら閾値Ｖthが求まる。これに測定電流Ｉｄの一点を指定
すれば、ＴＦＴ特性を記述することができる。これらの
ＴＦＴ特性抽出データを用いるとＴＦＴ特性の管理をす
ることが可能となる。Where C is the electric capacity per unit area,
μ is the mobility, W is the element length, L is the element width, Vg is the gate voltage, and Vth is the threshold voltage. In equation (1), taking the square root of both sides, equation (2), ie, Id SAT 1/2 = (CWμ / 2L) 1/2 (Vg-Vth) (2) When the horizontal axis Vg and the vertical axis Id SAT 1/2 are plotted on the equation (2), a ΔId-Vg characteristic as shown in FIG. 2 is obtained. In this characteristic, the inclination is the mobility μ, and the threshold Vth is obtained from the horizontal axis intercept. If one point of the measurement current Id is designated, the TFT characteristics can be described. Using these TFT characteristic extraction data makes it possible to manage TFT characteristics.
【００３９】また、液晶封じ後の内部ＴＦＴの特性検
査，例えば、それをパネル化して環境試験検査をし、そ
の後のＴＦＴ特性評価をする場合には、図１（Ｂ）にお
いて、破線Ｚの部分でＴＦＴ３，ＴＦＴ４の各引出し電
極をレーザカットする。これにより、ＴＦＴ３のソース
引出し電極４７，ゲート引出し電極４８及びソース引出
し電極４９と、ＴＦＴ４のソース引出し電極410 ，共通
引出し電極411 が、ローカル短絡線412 から分離され
る。In the case of inspecting the characteristics of the internal TFT after sealing the liquid crystal, for example, performing an environmental test inspection by panelizing the TFT and evaluating the TFT characteristics thereafter, the portion indicated by the broken line Z in FIG. Then, the extraction electrodes of TFT3 and TFT4 are laser cut. As a result, the source lead electrode 47, the gate lead electrode 48 and the source lead electrode 49 of the TFT 3 and the source lead electrode 410 and the common lead electrode 411 of the TFT 4 are separated from the local short-circuit line 412.
【００４０】その後、先のＴＦＴ１，ＴＦＴ２の場合と
同様に特性測定データに基づいて内部ＴＦＴの特性検査
をする。例えば、ＴＦＴ４の√Ｉｄ−Ｖｇ特性におい
て、閾値電圧Ｖthが同等な特性を示すことから、内部Ｔ
ＦＴのＯＮ，ＯFF動作を検査することができる。このよ
うにして、本発明の実施例に係る液晶表示パネルの特性
検査方法によれば、ＴＦＴ１〜ＴＦＴ４から得られる特
性測定データに基づいて内部ＴＦＴが特性検査される。After that, the characteristics of the internal TFT are inspected based on the characteristic measurement data as in the case of the TFT1 and TFT2. For example, in the √Id-Vg characteristic of the TFT 4, the threshold voltage Vth shows the same characteristic,
The ON and OFF operations of the FT can be inspected. Thus, according to the method for inspecting the characteristics of the liquid crystal display panel according to the embodiment of the present invention, the characteristics of the internal TFT are inspected based on the characteristic measurement data obtained from the TFTs 1 to 4.
【００４１】このため、当該特性測定データから内部Ｔ
ＦＴの特性を記述するパラメータを容易に抽出すること
が可能となり、ＴＦＴ特性抽出データから内部ＴＦＴ特
性の管理をすることが可能となる。また、本発明によれ
ば、内部ＴＦＴの特性検査の際に、ＴＦＴ３のソース引
出し電極４７，ゲート引出し電極４８及びソース引出し
電極４９と、ＴＦＴ４のソース引出し電極410 ，共通引
出し電極411 と、ローカル短絡線412 との間が切断され
る。For this reason, the internal T
The parameters describing the characteristics of the FT can be easily extracted, and the internal TFT characteristics can be managed from the extracted TFT characteristic data. Further, according to the present invention, when the characteristics of the internal TFT are inspected, the source lead electrode 47, the gate lead electrode 48, and the source lead electrode 49 of the TFT 3, the source lead electrode 410, and the common lead electrode 411 of the TFT 4 are locally short-circuited. The line 412 is disconnected.
【００４２】このため、温度，湿度，衝撃等の環境試験
により、当該液晶表示パネルが劣化した場合等に、電気
的に切り離された各引出し電極４７〜411 からＴＦＴ
３，ＴＦＴ４の特性測定データを得ることができる。こ
れにより、液晶表示パネル２０を分解することなく、内
部ＴＦＴの特性検査をすることが可能となる。For this reason, when the liquid crystal display panel is deteriorated due to environmental tests such as temperature, humidity, impact, etc., the TFTs are connected to each of the electrically separated extraction electrodes 47 to 411 when the liquid crystal display panel is deteriorated.
3. The characteristic measurement data of the TFT 4 can be obtained. This makes it possible to inspect the characteristics of the internal TFT without disassembling the liquid crystal display panel 20.
【００４３】なお、本発明の実施例では、１組のＴＦＴ
−ＴＥＧパターン１４の場合について説明したが、ＴＦ
Ｔ特性の分布等を把握する場合には、複数組のパターン
１４を設けると良い。また、本発明の実施例では逆スタ
ガ型のＴＦＴの場合について説明をしたが、これに限ら
ず、正スタガ型のＴＦＴやＭＩＭ（ＭetalＩnsulator
Ｍetal）型等の素子構造においても、本発明と同様な効
果が得られる。In the embodiment of the present invention, one set of TFTs
-The case of the TEG pattern 14 has been described.
In order to grasp the distribution of the T characteristic, it is preferable to provide a plurality of patterns 14. In the embodiment of the present invention, the case of the inverted stagger type TFT has been described. However, the present invention is not limited to this.
The same effect as that of the present invention can be obtained in an element structure such as a (Metal) type.
【００４４】[0044]
【発明の効果】以上説明したように、本発明の特性専用
測定トランジスタによれば、当該トランジスタのソー
ス，ドレイン及びゲートの各検査端子が導電性材料によ
り取り囲まれる。このため、液晶封じ工程前において、
周辺共通線に接続された導電性材料により、静電気及び
プラズマダメージ等から当該トランジスタを保護するこ
とが可能となる。As described above, according to the characteristic measuring transistor of the present invention, the inspection terminals of the source, drain and gate of the transistor are surrounded by the conductive material. For this reason, before the liquid crystal sealing step,
With the conductive material connected to the peripheral common line, the transistor can be protected from static electricity, plasma damage, and the like.
【００４５】また、本発明の他の特性専用測定トランジ
スタによれば、その各引出し電極が、周囲共通線に接続
された局部共通線に電気的に接続される。このため、液
晶封じ工程後において、周囲共通線及び局部共通線によ
り、静電気及びプラズマダメージ等から他の特性専用測
定トランジスタを保護することが可能となる。According to another characteristic measuring transistor of the present invention, each extraction electrode is electrically connected to a local common line connected to a surrounding common line. For this reason, after the liquid crystal sealing step, the surrounding common line and the local common line can protect other characteristic-dedicated measurement transistors from static electricity, plasma damage, and the like.
【００４６】本発明の特性検査方法によれば、特性専用
測定トランジスタの特性測定データに基づいて内部の薄
膜トランジスタの特性を記述するパラメータが抽出され
る。このため、液晶封じ前の内部薄膜トランジスタの良
否判定を正確に行うことができる。また、本発明の特性
検査方法によれば、液晶封じ後の特性検査の際に、特性
専用測定トランジスタの各引出し電極と、局部共通線と
の間が切断される。このため、ＬＣＤパネルを分解する
ことなく、電気的に切り離された各引出し電極から、当
該パネルの劣化原因を探索する特性測定データを得るこ
とができる。According to the characteristic inspection method of the present invention, parameters describing characteristics of an internal thin film transistor are extracted based on characteristic measurement data of a characteristic measurement transistor. Therefore, the quality of the internal thin film transistor before the liquid crystal is sealed can be accurately determined. Further, according to the characteristic inspection method of the present invention, at the time of the characteristic inspection after sealing the liquid crystal, the connection between each extraction electrode of the characteristic measurement transistor and the local common line is cut off. Therefore, without disassembling the LCD panel, it is possible to obtain characteristic measurement data for searching for a cause of deterioration of the panel from each of the electrically separated extraction electrodes.
【００４７】これにより、液晶封じ前後の内部薄膜トラ
ンジスタの特性を正確に把握することが可能となる。ま
た、高信頼度の特性専用測定トランジスタの提供に寄与
するところが大きい。Thus, it is possible to accurately grasp the characteristics of the internal thin film transistor before and after sealing the liquid crystal. In addition, it greatly contributes to providing a highly reliable measurement transistor dedicated to characteristics.
【図１】本発明の実施例に係るＴＦＴ−ＴＥＧパターン
の構成図である。FIG. 1 is a configuration diagram of a TFT-TEG pattern according to an embodiment of the present invention.
【図２】本発明の実施例に係るＴＦＴ−ＴＥＧパターン
の補足説明図である。FIG. 2 is a supplementary explanatory diagram of a TFT-TEG pattern according to an embodiment of the present invention.
【図３】従来例に係るＴＦＴ−ＴＥＧパターンの構成図
である。FIG. 3 is a configuration diagram of a TFT-TEG pattern according to a conventional example.
１１…ガラス基板、 １２…画像表示部、 １３…シール、 １４…ＴＦＴ−ＴＥＧパターン（特性専用測定トランジ
スタ）、 １５…周辺短絡線（周辺共通線）、 ＴＦＴ１〜ＴＦＴ４…ダミー薄膜トランジスタ（第１，
第２の特性専用測定トランジスタ）、 ４１，４４…ソース検査端子、 ４２，４５…ゲート検査端子、 ４３，４６…ドレイン検査端子、 ４７，410 …ソース引出し電極、 ４８…ゲート引出し電極、 ４９…ドレイン引出し電極、 411 …ゲート・ドレイン共通引出し電極、 412 …ローカル短絡線（局部共通線）、 413 …ガードリング413 （導電性材料）。11: glass substrate, 12: image display unit, 13: seal, 14: TFT-TEG pattern (characteristic measurement transistor), 15: peripheral short circuit line (peripheral common line), TFT1 to TFT4: dummy thin film transistor (first, first)
41, 44: Source test terminal, 42, 45: Gate test terminal, 43, 46: Drain test terminal, 47, 410: Source lead electrode, 48: Gate lead electrode, 49: Drain Lead electrode, 411: Gate / drain common lead electrode, 412: Local short-circuit line (local common line), 413: Guard ring 413 (conductive material).
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/13 101 G02F 1/136 G02F 1/1343 G02F 1/1345 H01L 29/78 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/13 101 G02F 1/136 G02F 1/1343 G02F 1/1345 H01L 29/78
Claims (7)
スタの特性検査をする特性専用測定トランジスタにおい
て、 前記特性専用測定トランジスタが薄膜トランジスタから
成り、前記薄膜トランジスタのソース，ドレイン及びゲ
ートの各検査端子が導電性材料により取り囲まれ、前記
導電性材料が周辺共通線に接続されることを特徴とする
特性専用測定トランジスタ。1. A characteristic measuring transistor for inspecting characteristics of a thin film transistor constituting a liquid crystal display panel, wherein the characteristic measuring transistor comprises a thin film transistor, and each inspection terminal of a source, a drain and a gate of the thin film transistor is made of a conductive material. A characteristic dedicated measurement transistor, wherein the measurement transistor is surrounded and connected to the peripheral common line.
スタの特性検査をする特性専用測定トランジスタにおい
て、 前記特性専用測定トランジスタが薄膜トランジスタから
成り、前記薄膜トランジスタのドレイン引出し電極，ゲ
ート引出し電極及びソース引出し電極が局部共通線に電
気的に接続され、前記局部共通線が周囲共通線に電気的
に接続されることを特徴とする特性専用測定トランジス
タ。2. A characteristic measuring transistor for inspecting characteristics of a thin film transistor constituting a liquid crystal display panel, wherein the characteristic measuring transistor comprises a thin film transistor, and a drain extraction electrode, a gate extraction electrode, and a source extraction electrode of the thin film transistor are commonly used in a local area. A characteristic common measurement transistor electrically connected to a line, and wherein the local common line is electrically connected to a surrounding common line.
ジスタにおいて、前記薄膜トランジスタのドレインとゲ
ートとが電気的に接続されることを特徴とする特性専用
測定トランジスタ。3. The characteristic-specific measurement transistor according to claim 1, wherein a drain and a gate of the thin-film transistor are electrically connected.
ランジスタにおいて、前記薄膜トランジスタのソース，
ドレイン及びゲートと、前記薄膜トランジスタのドレイ
ン引出し電極，ゲート引出し電極及びソース引出し電極
の一部とが液晶表示パネルの液晶を画定するシール内側
に設けられることを特徴とする特性専用測定トランジス
タ。4. The measurement transistor according to claim 1, wherein the source of said thin film transistor is
A characteristic dedicated measurement transistor, wherein a drain and a gate, and a part of a drain extraction electrode, a gate extraction electrode and a source extraction electrode of the thin film transistor are provided inside a seal defining a liquid crystal of a liquid crystal display panel.
スタの特性検査をする方法であって、前記請求項１〜４
記載の特性専用測定トランジスタから得られる特性測定
データに基づいて薄膜トランジスタの特性検査をするこ
とを特徴とする特性検査方法。5. A method for inspecting characteristics of a thin film transistor constituting a liquid crystal display panel, the method comprising:
A characteristic inspection method, wherein a characteristic inspection of a thin film transistor is performed based on characteristic measurement data obtained from the characteristic measurement transistor described above.
前記薄膜トランジスタの特性検査の際に、前記特性専用
測定トランジスタのドレイン引出し電極，ゲート引出し
電極及びソース引出し電極と前記局部共通線との間が切
断されることを特徴とする特性検査方法。6. The characteristic inspection method according to claim 5, wherein
A characteristic inspection method, wherein the characteristic common measurement line is disconnected between the drain extraction electrode, the gate extraction electrode and the source extraction electrode of the characteristic measurement transistor, and the local common line.
示パネルにおいて、請求項１，２よりなる特性専用測定
トランジスタが設けられることを特徴とする液晶表示パ
ネル。7. A liquid crystal display panel comprising a plurality of thin film transistors, wherein the characteristic measurement transistor according to claim 1 or 2 is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20435893A JP3021245B2 (en) | 1993-08-18 | 1993-08-18 | Characteristic measurement transistor, characteristic inspection method and liquid crystal display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20435893A JP3021245B2 (en) | 1993-08-18 | 1993-08-18 | Characteristic measurement transistor, characteristic inspection method and liquid crystal display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0756192A JPH0756192A (en) | 1995-03-03 |
| JP3021245B2 true JP3021245B2 (en) | 2000-03-15 |
Family
ID=16489193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20435893A Expired - Fee Related JP3021245B2 (en) | 1993-08-18 | 1993-08-18 | Characteristic measurement transistor, characteristic inspection method and liquid crystal display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3021245B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI746311B (en) * | 2020-12-11 | 2021-11-11 | 凌巨科技股份有限公司 | Free form display panel and manufacturing method thereof |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4396599B2 (en) * | 1997-10-31 | 2010-01-13 | セイコーエプソン株式会社 | Liquid crystal device, electronic apparatus, and projection display device |
| JP3845540B2 (en) * | 2000-03-10 | 2006-11-15 | セイコーエプソン株式会社 | Liquid crystal device and manufacturing method thereof |
| JP4051190B2 (en) * | 2000-10-31 | 2008-02-20 | シャープ株式会社 | Display device manufacturing method, display device substrate, and measurement system |
| JP4037194B2 (en) * | 2002-07-09 | 2008-01-23 | 沖電気工業株式会社 | Layout pattern for gate capacitance measurement |
| JP2006339409A (en) * | 2005-06-02 | 2006-12-14 | Mitsubishi Electric Corp | Switching element for inspecting characteristic and characteristic inspecting method |
| JP2007272248A (en) * | 2007-06-08 | 2007-10-18 | Seiko Epson Corp | Electro-optic device and electronic apparatus |
| JP5513262B2 (en) * | 2010-06-02 | 2014-06-04 | 株式会社ジャパンディスプレイ | Display device |
| KR102415752B1 (en) | 2015-03-24 | 2022-07-01 | 삼성디스플레이 주식회사 | Display device |
| CN105576037B (en) * | 2016-01-08 | 2018-11-13 | 京东方科技集团股份有限公司 | Thin film transistor (TFT) and its making and test method, array substrate and display device |
| CN116794866B (en) * | 2023-06-29 | 2024-05-10 | 京东方科技集团股份有限公司 | Display panel, display device and mother board |
-
1993
- 1993-08-18 JP JP20435893A patent/JP3021245B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI746311B (en) * | 2020-12-11 | 2021-11-11 | 凌巨科技股份有限公司 | Free form display panel and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0756192A (en) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470942B2 (en) | Thin film transistor array and electrostatic discharge protective device thereof | |
| KR100421344B1 (en) | Semiconductor device, electro-optical device substrate, liquid crystal device substrate and manufacturing method therefor, liquid crystal device, and projection liquid crystal display device and electronic apparatus using the liquid crystal device | |
| KR100292767B1 (en) | LCD Display | |
| KR100192193B1 (en) | Lcd panel having a plurality of shunt buses | |
| US9245468B2 (en) | Display device | |
| CN105097947A (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6614053B1 (en) | Active matrix substrate, electrooptical device, and method of producing active matrix substrate | |
| JP3021245B2 (en) | Characteristic measurement transistor, characteristic inspection method and liquid crystal display panel | |
| JP2687667B2 (en) | Matrix electrode substrate and manufacturing method thereof | |
| KR20140110137A (en) | Touch display apparatus and method of manufacturing the same | |
| KR100798657B1 (en) | Structure of semiconductor device and method of fabricating the same | |
| CN114256082A (en) | Display panel mother board and test method thereof, display panel and display device | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| JP4497049B2 (en) | Manufacturing method of electro-optical device | |
| KR101051009B1 (en) | Display board and manufacturing method thereof | |
| JP2000259099A (en) | Active matrix substrate, electro-optical device, and manufacture of active matrix substrate | |
| US6459466B1 (en) | Liquid-crystal display device with improved yield of production and method of fabricating the same | |
| GB2429824A (en) | Thin film transistor array, electrostatic discharge protection device thereof, and methods for fabricating the same | |
| KR100326202B1 (en) | Liquid Crystal Display Device and Method of Detecting Etching Point Thereof | |
| KR100500105B1 (en) | Liquid crystal display apparatus with address marks connected to connections | |
| US7144686B2 (en) | Method of forming an active matrix organic light emitting display | |
| KR100202230B1 (en) | Lcd device with plane wiring structure and method for producting the same | |
| US6496234B1 (en) | Liquid crystal panel having etched test electrodes | |
| JP2000241833A (en) | Matrix type wiring board | |
| KR100218577B1 (en) | Manufacturing method of static electricity preventing liquid crystal panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991221 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |