JP4252126B2 - Manufacturing method of liquid crystal display device - Google Patents

Manufacturing method of liquid crystal display device Download PDF

Info

Publication number
JP4252126B2
JP4252126B2 JP17250398A JP17250398A JP4252126B2 JP 4252126 B2 JP4252126 B2 JP 4252126B2 JP 17250398 A JP17250398 A JP 17250398A JP 17250398 A JP17250398 A JP 17250398A JP 4252126 B2 JP4252126 B2 JP 4252126B2
Authority
JP
Japan
Prior art keywords
impurity
polysilicon
liquid crystal
substrate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17250398A
Other languages
Japanese (ja)
Other versions
JP2000010116A (en
Inventor
敬三 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP17250398A priority Critical patent/JP4252126B2/en
Publication of JP2000010116A publication Critical patent/JP2000010116A/en
Application granted granted Critical
Publication of JP4252126B2 publication Critical patent/JP4252126B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、製造途中に静電気によって破損することを防止するために終端配線を形成する液晶表示装置の製造方法に関し、特に駆動回路を内蔵した液晶表示装置の製造に好適な液晶表示装置の製造方法に関する。
【0002】
【従来の技術】
アクティブマトリクス方式の液晶表示装置は、非選択時にオフ状態となって信号を遮断するスイッチを各画素に設けることによってクロストークを防止するものであり、単純マトリクス方式の液晶表示装置に比べて優れた表示特性を示す。特に、スイッチとしてTFT(Thin Film Transistor:薄膜トランジスタ)を使用した液晶表示装置は、TFTの駆動能力が高いので、CRT(Cathode-Ray Tube)に匹敵するほど優れた表示特性を示す。
【0003】
一般的に、液晶表示装置は2枚の透明基板の間に液晶を封入した構造を有している。それらの透明基板の相互に対向する2つの面(対向面)のうち、一方の面側には対向電極、カラーフィルタ及び配向膜等が形成され、他方の面側にはTFT、画素電極及び配向膜等が形成されている。更に、各透明基板の対向面と反対側の面には、それぞれ偏光板が貼り付けられている。これらの2枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリーホワイトモードとなる。その反対に、2枚の偏光板の偏光軸が平行な場合には、ノーマリーブラックモードとなる。以下、TFT及び画素電極等が形成された透明基板をTFT基板、対向電極等が形成された透明基板を対向基板という。
【0004】
近年、低温プロセスで形成した薄膜ポリシリコンを使用したTFTが開発され、液晶表示装置に使用されるようになった。低温プロセスでTFTを形成する場合は、透明基板として安価なガラス基板を使用することができるという利点がある。また、アモルファスシリコンTFTに比べてポリシリコンTFTは駆動能力が高く小型化ができるので、開口率が向上して明るい画像が得られるという利点もある。更に、アモルファスシリコンTFTの場合は駆動速度が遅いので、駆動用ICを別途用意して液晶表示装置と接続する必要があったが、ポリシリコンTFTは駆動速度が速いので、駆動(ドライバ)回路をガラス基板上に形成することができる。これにより、液晶表示装置の入力端子数を40本程度に削減できるとともに、製品コストを低減できるという利点もある。
【0005】
図9は従来方法による製造途中の液晶表示装置のTFT基板の一部を拡大して示す平面図、図10は同じくその液晶表示装置のTFT基板の全体を示す模式図である。これらの図を参照して液晶表示装置の製造方法を説明する。
まず、ガラス基板50上にポリシリコン膜52aを形成し、その上にゲート絶縁膜(図示せず)を形成する。その後、ポリシリコン膜52a上を通る複数本のゲートバスライン55を形成する。そして、ポリシリコン膜52aに不純物を導入して、ソース・ドレインを形成する。このソース・ドレインとゲートバスライン55とによりTFT70が構成される。
【0006】
次に、ガラス基板50上に層間絶縁膜(図示せず)を形成した後、ゲートバスライン55に直角に交差するようにデータバスライン57を形成する。このデータバスライン57は、層間絶縁膜に形成されたコンタクトホール53aを介してTFT70のドレインに電気的に接続される。
そして、基板上の全面に層間絶縁膜(図示せず)を形成した後、該層間絶縁膜上にITO(インジウム酸化スズ)からなる画素電極59を形成する。この画素電極59は、層間絶縁膜に設けら得たコンタクトホール53bを介してTFT70のソースに電気的に接続される。図9に示すように、TFT70及び画素電極59はゲートバスライン55及びデータバスライン57で画定された矩形の領域毎に形成する。1つの矩形の領域が1つの画素であり、図10に示す表示領域63はこれらの画素が集合した領域である。
【0007】
液晶表示装置の製造工程の各所で発生する静電気による破損を防止するために、各ゲートバスライン55及び各データバスライン57の一端側を表示領域63の外側まで延ばして、終端配線(GND線)55a,57aに接続し、各ゲートバスライン55及び各データバスライン57の電位を同じにしておく。また、ゲートバスライン55及びデータバスライン57の他端側には、表示領域63内のTFT70と同時に形成したTFTによりゲートドライバ回路61及びデータドライバ回路62を形成する。これらのゲートドライバ回路61及びデータドライバ回路62は、フレキシブルケーブルを介して外部回路と接続するための入力端子71に接続する。この場合、製造工程における静電気の発生によるドライバ回路61,62の破損を回避するために、入力端子71も終端配線55aに接続する。このようにして、TFT基板が製造される。なお、図10において、G1 〜GN ,D1 〜DN は表示領域63から外側に延び出したゲートバスライン及びデータバスラインを示す。
【0008】
一方、ガラス基板上に対向電極及びカラーフィルタ等を形成した対向基板を用意する。そして、図11に示すように、TFT基板81のバスライン55(57)及びTFT70等が形成された面と、対向基板82の対向電極(ITO膜)82aが形成された面とを対向させて配置し、両者の間に液晶83を充填して封止剤84で封止する。
【0009】
その後、終端配線55a,57aよりも内側の部分でTFT基板81及び対向基板82を切断して、所定の大きさとする。これにより液晶表示装置が完成する。
【0010】
【発明が解決しようとする課題】
しかしながら、上述した従来の液晶表示装置の製造方法では、入力端子21、各ゲートバスライン55及び各データバスライン57が終端配線55a,55bを介して相互に接続されているので、製造途中に検査(基板検査)を行うことができない。
【0011】
また、通常、バスライン55,57はアルミニウム等の金属薄膜により形成するが、ポリシリコンTFT液晶表示装置では、一般的にアモルファスシリコンTFTと比べて薄膜配線(バスライン)の膜厚が厚いため、基板を切断する際にゲートバスライン55及びデータバスライン57が剥がれやすい傾向がある。このため、ガラス基板を切断するときに金属薄膜の一部が剥がれて、図12に示すように対向基板82の対向電極(ITO膜)82aと接触し、動作不良が発生することがある。
【0012】
このような不具合を回避するために、封止剤84よりも外側の対向電極(ITO膜)82aを削除することも考えられる。しかし、この場合はITO膜のパターニング工程が必要になり、製造コストの上昇を招く。また、図13に示すように、ガラス基板から剥がれた配線の断片85が隣接するバスライン55(57)間を短絡することもある。更に、金属薄膜からなるゲートバスライン55及びデータバスライン57が切断面から腐食し、内部に向けて腐食が進行することもある。
【0013】
また、スクライブラインの部分にITO膜を形成し、ITO膜を介してバスラインと終端配線とを接続することも考えられるが、この場合ITO膜の形成は最終工程であるため、それまで静電対策ができない。
本発明は、製造途中で発生する静電気による破損を防止できるとともに、終端配線を切断する前に検査を実行することが可能であり、更に切断時の配線の剥がれに起因する動作不良を回避できる液晶表示装置の製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記した課題は、透明基板の表示領域を通る複数本の信号電極及び走査電極を形成して画素を画定し、各画素毎にポリシリコン薄膜トランジスタ及び画素電極を形成し、前記表示領域の外側に前記信号電極及び前記走査電極にそれぞれ接続する不純物導入ポリシリコンからなる複数の第1の不純物抵抗と、該複数の不純物抵抗に接続する検査回路と、終端配線と、前記検査回路と前記終端配線との間を接続する不純物導入ポリシリコンからなる第2の不純物抵抗とを形成する工程と、前記検査回路を駆動して検査を行う工程と、前記第1の不純物抵抗の部分で前記透明基板を切断する工程とを有することを特徴とする液晶表示装置の製造方法により解決する。
【0017】
以下、作用について説明する。
本発明においては、表示領域の外側に不純物導入ポリシリコンからなる複数の不純物抵抗を形成し、この不純物抵抗を介して信号電極(データバスライン)及び走査電極(ゲートバスライン)と終端配線とを接続する。これにより、信号電極及び走査電極に電圧を印加しても、信号電極と走査電極との間には不純物抵抗が介在するので短絡状態となることはなく、終端配線が接続されたままの状態で検査を行うことができる。
【0018】
この場合、不純物抵抗の抵抗値は50kΩ〜1MΩとすることが好ましい。不純物抵抗の抵抗値が小さすぎると終端配線が接続されたままの状態で検査を行うことができなくなる。一方、不純物抵抗の抵抗値が大きすぎると、製造途中での静電気による破損を防止する効果が小さくなる。
不純物抵抗は、ポリシリコンに導入する不純物の量により抵抗値を調節することができるが、数mmの長さで50kΩ〜1MΩの抵抗値を得ることが容易である。また、不純物抵抗となるポリシリコン膜は、表示領域内のポリシリコン薄膜トランジスタの活性領域となるポリシリコン膜と同時に形成することができるので、製造工程数の増加を抑制できる。
【0019】
ポリシリコン薄膜トランジスタを用いた液晶表示装置の場合、製造工程の初期の段階でポリシリコン膜を形成するので、不純物抵抗も比較的速い段階で形成することになる。従って、信号電極及び走査電極の形成と同時にこれらの信号電極及び走査電極を不純物抵抗を介して終端配線に接続することができる。これにより、静電気による破損を防止する効果を、製造の比較的初期の段階から得ることができる。
【0020】
更に、本発明においては、ポリシリコンからなる不純物抵抗の部分で透明基板を切断するので、金属薄膜の場合と異なり、金属薄膜の剥がれに起因する短絡が回避される。
アクティブマトリクス方式の液晶表示装置の場合は、表示領域の外側にもポリシリコン薄膜トランジスタを形成し、これらの薄膜トランジスタにより駆動回路を形成することができる。更に、ガラス基板上に検査回路を形成することにより、特殊な検査装置が不要になる。従って、透明基板上の表示領域内にポリシリコン薄膜トランジスタを形成するときに、表示領域の外側にもポリシリコン薄膜トランジスタを形成し、これらの表示領域の外側のポリシリコン薄膜トランジスタにより駆動回路又は検査回路を形成することが好ましい。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(第1の実施の形態)
図1〜図4は本発明の第1実施の形態の液晶表示装置の製造方法を示す断面図、図5は製造途中のTFT基板の一部を拡大して示す平面図、図6は同じくそのTFT基板の全体を示す模式図である。なお、図1,図2は図5のA−A線における断面図、図3,図4は図5のB−B線における断面図である。また、以下の説明では表示領域24内のTFTの製造について説明しているが、ゲートドライバ回路22及びデータドライバ回路23内のTFTも表示領域24内のTFT20と同時に形成し、ドライバ回路22,23内の配線はゲートバスライン15及びデータバスライン17と同時に形成することができる。
【0022】
まず、図1(a),図3(a)に示すように、ガラス基板10上にSiO2 からなる下地保護膜11を約200nmの厚さに形成した後、CVD法により下地保護膜11上にアモルファスシリコン膜12を約50nmの厚さに形成する。このとき、アモルファスシリコン膜12の形成には、例えばモノシラン及び水素ガスを使用する。
【0023】
次に、アモルファスシリコン膜12にエキシマレーザを照射して、アモルファスシリコンをポリシリコンに変える。その後、塩素ガスを用いたドライエッチングによりポリシリコン膜を選択的にエッチングして、図1(b),図3(b)、図5及び図6に示すように、TFT20及び不純物抵抗R1 〜RN ,GR1 〜GRN ,DR1 〜DRN を形成すべき領域にのみポリシリコン膜12a,12b,12cを残存させる。
【0024】
その後、プラズマCVD法を使用して、基板10の上側全面に絶縁膜14を形成し、この絶縁膜14によりポリシリコン膜12a,12b,12cを覆う。この絶縁膜14は例えばSiO2 を150nmの厚さに堆積させることにより形成する。
次に、図1(c),図3(c)に示すように、基板10の上側全面にアルミニウム膜を約300nmの厚さに形成し、そのアルミニウム膜をパターニングして、相互に平行な複数本のゲートバスライン(走査電極)15と、終端配線15aとを同時に形成する。ゲートバスライン15のうち、ポリシリコン膜12aの上方に位置する部分がTFT20のゲートとなる。なお、図6において、G1 〜GN は表示領域24から外側に延び出したゲートバスライン15を示す。
【0025】
その後、CHF3 ガスによりゲートバスライン15及び終端配線15aに覆われていない部分の絶縁膜14をエッチングにより除去する。そして、ゲートバスライン15の両側に露出したポリシリコン膜12aに例えばホウ素(B)をイオン注入して、TFT20のソース・ドレインを形成する。このとき同時に、ポリシリコン膜12b,12cに不純物を例えば5×1014/cm2 の濃度でイオン注入して、ポリシリコン膜12b,12cの抵抗値を50kΩ〜1MΩ程度にする。これにより、図6に示す不純物抵抗R1 〜RN ,GR1 〜GRN ,DR1 〜DRN が形成される。イオン注入時の条件としては、例えば不純物としてホウ素(B)を使用する場合は加速電圧を30kVとし、不純物としてリン(P)を使用する場合は加速電圧を10kVとする。
【0026】
次に、図2(a),図4(a)に示すように、例えばプラズマCVD法により、基板10上の全面に層間絶縁膜16を形成し、この層間絶縁膜16によりゲートバスライン15、終点配線15a及びポリシリコン膜12a,12b,12cを被覆する。
次に、図2(b),図4(b)に示すように、層間絶縁膜16を選択的にエッチングして、TFT20のソース・ドレイン(ポリシリコン膜12a)に到達するコンタクトホール16aと、ポリシリコン膜12b,12cの両端を露出するコンタクトホール16bと、ゲートバスライン15及び終端配線15aのポリシリコン膜12b側の部分が露出するコンタクトホール16cと、終端配線15aの両端が露出するコンタクトホール(図示せず)を開孔する。その後、例えばスパッタ法により基板10の上側全面にアルミニウム膜を形成して層間絶縁膜16を覆い、該アルミニウム膜をエッチングして、データバスライン(信号電極)17、終端配線17a、中間電極17c及び接続配線17d,17eを形成する。この場合、データバスライン17はコンタクトホール16aを介してTFT20のドレインに接続され、中間電極17cは他のコンタクトホール16aを介してTFT20のソースに接続される。また、ゲートバスライン15はコンタクトホール16b,16c及び接続配線17d,17eを介してポリシリコン膜12bに電気的に接続される。また、データバスライン17は図示しないコンタクトホールを介してポリシリコン膜12c(不純物抵抗DR1 〜DRN )に接続され、更にポリシリコン膜12cを介して終端配線17aに電気的に接続される。更にまた、終端配線15aと終端配線17aとが図示しないコンタクトホールを介して接続される。なお、図6において、D1 〜DN は表示領域24から外側に延び出したデータバスライン17を示す。
【0027】
次に、図2(c),図4(c)に示すように、基板10上の全面に層間絶縁膜18を約300nmの厚さに形成し、該層間絶縁膜18によりデータバスライン17、終端配線17a、中間電極17c及び接続配線17d,17eを被覆する。そして、この層間絶縁膜18を選択的にエッチングして、中間電極17cに到達するコンタクトホールを形成する。なお、このとき同時に、入力端子21(図6参照)を形成する領域においては、配線が露出するように開口部を形成する。
【0028】
次いで、スパッタ法により、基板10上の全面にITO膜を形成した後、このITO膜を選択的にエッチングして画素電極19を形成する。また、入力端子21(図6参照)の形成領域では露出した配線の上をITO膜で被覆して、これらのITO膜を入力端子21とする。その後、基板10の表示領域24上に配向膜(図示せず)を形成する。このようにして、TFT基板が完成する。
【0029】
一方、ガラス基板上に対向電極、カラーフィルタ及び配向膜等を形成した対向基板を用意する。そして、図7に示すように、TFT基板31のTFT20等が形成された面と対向基板32の対向電極32a等が形成された面とを向かい合わせて配置し、両者の間に液晶33を充填して封止剤34により封止する。
次いで、図6に示す入力端子21に検査装置(図示せず)を接続して基板検査を行う。このとき、終端配線15a,17aと入力端子21、ゲートバスライン15及びデータバスライン17との間には抵抗値が50kΩ〜1MΩの不純物抵抗R1 〜RN ,GR1 〜GRN ,DR1 〜DRN が接続されているので、終端配線15a,17aが接続されたままであっても、支障なく検査を行うことができる。
【0030】
その後、検査で異常がないと判定されると、図6,図7に破線で示す部分、すなわち不純物抵抗R1 〜RN ,GR1 〜GRN ,DR1 〜DRN を通る切断線に沿ってTFT基板31及び対向基板32を切断する。その後、TFT基板31及び対向基板32の外側面に偏光板を配置し、液晶表示装置が完成する。
本実施の形態においては、終端配線15a,17aとゲートバスライン15、データバスライン17及び入力端子21との間にいずれも50kΩ〜1MΩの不純物抵抗R1 〜RN ,GR1 〜GRN ,DR1 〜DRN を設けているので、終端配線15a.17aが接続したままの状態で基板検査を行うことができる。これにより、不良基板をパネル化せずにすむので、製造コストの削減が可能となる。また、各ゲートバスライン15及び各データバスライン17が終端配線15a,17aを介して相互に電気的に接続されるので、製造工程の各所で発生する静電気による破損を回避できる。しかも、本実施の形態においては、不純物抵抗R1 〜RN ,GR1 〜GRN ,DR1 〜DRN を比較的初期の段階で形成し、ゲートバスライン15及びデータバスライン17はその形成と同時に終端配線15a,17aに接続するので、製造工程の初期段階から静電気による破損を防止する効果が得られる。
【0031】
更に、本実施の形態においては、基板を切断するときに、不純物抵抗R1 〜RN ,GR1 〜GRN ,DR1 〜DRN の部分、すなわちポリシリコン膜の部分で切断するので、アルミニウム等の金属配線と異なり、配線の剥がれによる短絡が防止される。これにより製造歩留まりが向上し、延いては製品コストの低減が可能になる。また、切断面からの金属の腐食が回避される。
【0032】
(第2の実施の形態)
図8は本発明の第2の実施の形態の液晶表示装置の製造方法を示す模式図である。なお、図8において、図6と同一物には同一符号を付してその詳しい説明は省略する。
本実施の形態においては、図8に示すように、ゲートバスライン及びデータバスラインの一端側にはドライバ回路22,23を形成し、他端側には検査回路25,26を形成する。そして、ゲートバスライン及びデータバスラインと検査回路25,26との間には第1の不純物抵抗GR1 〜GRN ,DR1 〜DRN を形成し、検査回路25,26と終端配線15a,17aとの間には第2の不純物抵抗Gr1 〜GrN ,Dr1 〜DrN を形成する。これらの不純物抵抗Gr1 〜GrN ,Dr1 〜DrN は、第1の実施の形態と同様に、ポリシリコンTFTのソース・ドレインとなるポリシリコン膜と同時に形成する。
【0033】
基板検査時には、検査回路25,26に電源電圧及び信号を供給して所定の検査を行う。その後、図中破線で示す部分、すなわち、不純物抵抗GR1 〜GRN ,DR1 〜DRN を通る直線に沿って基板を切断する。
本実施の形態においても、第1の実施例と同様の効果が得られるのに加えて、専用の検査回路25,26を設けるので、外部の検査回路に接続する必要がなく、検査工程を簡略化できるという効果がある。
【0034】
【発明の効果】
以上説明したように、本発明によれば、信号電極及び走査電極と終端配線との間に、不純物導入ポリシリコンからなる不純物抵抗を形成するので、信号電極及び走査電極に電圧を印加しても、信号電極と走査電極との間には不純物抵抗が介在するので短絡状態となることはなく、終端配線が接続されたままの状態で検査を行うことができる。これにより、液晶表示装置の信頼性が向上する。
【0035】
また、本発明においては、ポリシリコンからなる不純物抵抗の部分で基板を切断するので、金属薄膜の剥がれに起因する短絡が回避されるとともに切断面からの腐食を回避でき、製造歩留まりが向上する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の液晶表示装置の製造方法を示す断面図(その1)であり、TFT形成領域における断面図である。
【図2】本発明の第1の実施の形態の液晶表示装置の製造方法を示す断面図(その2)であり、TFT形成領域における断面図である。
【図3】本発明の第1の実施の形態の液晶表示装置の製造方法を示す断面図(その3)であり、不純物抵抗形成領域における断面図である。
【図4】本発明の第1の実施の形態の液晶表示装置の製造方法を示す断面図(その4)であり、不純物抵抗形成領域における断面図である。
【図5】本発明の第1の実施の形態の製造途中のTFT基板の一部を拡大して示す平面図である。
【図6】本発明の第1の実施の形態の製造途中のTFT基板の全体を示す模式図である。
【図7】本発明の第1の実施の形態の液晶表示装置の製造方法において、TFT基板と対向基板との接合部分を示す断面図である。
【図8】本発明の第2の実施の形態の液晶表示装置の製造方法を示す模式図である。
【図9】従来方法による製造途中の液晶表示装置のTFT基板の一部を拡大して示す平面図である。
【図10】同じくその液晶表示装置のTFT基板の全体を示す模式図である。
【図11】従来方法による液晶表示装置の製造方法において、TFT基板と対向基板との接合部分を示す断面図である。
【図12】従来の問題点(その1)を示す断面図である。
【図13】従来の問題点(その2)を示す断面図である。
【符号の説明】
10,50 ガラス基板、
12 アモルファスシリコン膜、
12a〜12c,52a ポリシリコン膜、
15,55 ゲートバスライン(走査電極)、
15a,17a,55a,57a 終端配線、
17,57 データバスライン(信号電極)、
19 画素電極、
20 TFT、
22 ゲートドライバ回路、
23 データドライバ回路、
25,26 検査回路、
31,81 TFT基板、
32,82 対向基板、
34,84 封止剤、
1 〜RN ,GR1 〜GRN ,DR1 〜DRN 不純物抵抗。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a liquid crystal display device in which a termination wiring is formed in order to prevent damage due to static electricity during manufacture, and in particular, a method for manufacturing a liquid crystal display device suitable for manufacturing a liquid crystal display device having a built-in drive circuit. About.
[0002]
[Prior art]
The active matrix liquid crystal display device prevents crosstalk by providing each pixel with a switch that shuts off a signal when it is not selected, and is superior to a simple matrix liquid crystal display device. Display characteristics are shown. In particular, a liquid crystal display device using a TFT (Thin Film Transistor) as a switch has a high TFT drive capability, and thus exhibits excellent display characteristics comparable to a CRT (Cathode-Ray Tube).
[0003]
In general, a liquid crystal display device has a structure in which liquid crystal is sealed between two transparent substrates. Of the two opposing surfaces (opposing surfaces) of the transparent substrate, a counter electrode, a color filter, an alignment film, and the like are formed on one surface side, and a TFT, a pixel electrode, and an alignment surface on the other surface side. A film or the like is formed. Furthermore, a polarizing plate is attached to the surface opposite to the facing surface of each transparent substrate. These two polarizing plates are, for example, arranged so that the polarizing axes of the polarizing plates are orthogonal to each other, and according to this, a mode that transmits light when no electric field is applied and shields light when an electric field is applied, That is, the normally white mode is set. On the other hand, when the polarization axes of the two polarizing plates are parallel, the normally black mode is set. Hereinafter, the transparent substrate on which the TFT and the pixel electrode are formed is referred to as a TFT substrate, and the transparent substrate on which the counter electrode is formed is referred to as a counter substrate.
[0004]
In recent years, TFTs using thin film polysilicon formed by a low temperature process have been developed and used in liquid crystal display devices. In the case of forming a TFT by a low temperature process, there is an advantage that an inexpensive glass substrate can be used as the transparent substrate. In addition, since the polysilicon TFT has a high driving capability and can be miniaturized as compared with the amorphous silicon TFT, there is an advantage that the aperture ratio is improved and a bright image can be obtained. Furthermore, since the driving speed is low in the case of amorphous silicon TFT, it was necessary to prepare a driving IC separately and connect it to the liquid crystal display device. However, since the driving speed of polysilicon TFT is high, a driving (driver) circuit is required. It can be formed on a glass substrate. As a result, the number of input terminals of the liquid crystal display device can be reduced to about 40, and the product cost can be reduced.
[0005]
FIG. 9 is an enlarged plan view showing a part of a TFT substrate of a liquid crystal display device being manufactured by a conventional method, and FIG. 10 is a schematic diagram showing the entire TFT substrate of the liquid crystal display device. A manufacturing method of the liquid crystal display device will be described with reference to these drawings.
First, a polysilicon film 52a is formed on the glass substrate 50, and a gate insulating film (not shown) is formed thereon. Thereafter, a plurality of gate bus lines 55 passing over the polysilicon film 52a are formed. Then, impurities are introduced into the polysilicon film 52a to form a source / drain. The source / drain and the gate bus line 55 constitute a TFT 70.
[0006]
Next, after forming an interlayer insulating film (not shown) on the glass substrate 50, the data bus line 57 is formed so as to intersect the gate bus line 55 at a right angle. The data bus line 57 is electrically connected to the drain of the TFT 70 through a contact hole 53a formed in the interlayer insulating film.
Then, after forming an interlayer insulating film (not shown) on the entire surface of the substrate, a pixel electrode 59 made of ITO (indium tin oxide) is formed on the interlayer insulating film. The pixel electrode 59 is electrically connected to the source of the TFT 70 through a contact hole 53b provided in the interlayer insulating film. As shown in FIG. 9, the TFT 70 and the pixel electrode 59 are formed for each rectangular region defined by the gate bus line 55 and the data bus line 57. One rectangular area is one pixel, and a display area 63 shown in FIG. 10 is an area in which these pixels are gathered.
[0007]
In order to prevent damage due to static electricity generated in various parts of the manufacturing process of the liquid crystal display device, one end side of each gate bus line 55 and each data bus line 57 is extended to the outside of the display area 63, and a termination wiring (GND line). The gate bus lines 55 and the data bus lines 57 are connected at the same potential. On the other end side of the gate bus line 55 and the data bus line 57, a gate driver circuit 61 and a data driver circuit 62 are formed by TFTs formed simultaneously with the TFTs 70 in the display region 63. The gate driver circuit 61 and the data driver circuit 62 are connected to an input terminal 71 for connection to an external circuit via a flexible cable. In this case, the input terminal 71 is also connected to the termination wiring 55a in order to avoid damage to the driver circuits 61 and 62 due to generation of static electricity in the manufacturing process. In this way, the TFT substrate is manufactured. In FIG. 10, G 1 to G N and D 1 to D N indicate gate bus lines and data bus lines extending outward from the display area 63.
[0008]
On the other hand, a counter substrate in which a counter electrode and a color filter are formed on a glass substrate is prepared. Then, as shown in FIG. 11, the surface of the TFT substrate 81 where the bus lines 55 (57) and the TFT 70 are formed and the surface of the counter substrate 82 where the counter electrode (ITO film) 82a is formed are opposed to each other. The liquid crystal 83 is filled between them and sealed with a sealant 84.
[0009]
Thereafter, the TFT substrate 81 and the counter substrate 82 are cut at a portion inside the termination wirings 55a and 57a to have a predetermined size. Thereby, a liquid crystal display device is completed.
[0010]
[Problems to be solved by the invention]
However, in the above-described conventional method for manufacturing a liquid crystal display device, the input terminal 21, the gate bus lines 55, and the data bus lines 57 are connected to each other via the termination wirings 55a and 55b. (Substrate inspection) cannot be performed.
[0011]
Usually, the bus lines 55 and 57 are formed of a metal thin film such as aluminum. However, in the polysilicon TFT liquid crystal display device, the film thickness of the thin film wiring (bus line) is generally larger than that of the amorphous silicon TFT. When the substrate is cut, the gate bus line 55 and the data bus line 57 tend to peel off. For this reason, when the glass substrate is cut, a part of the metal thin film is peeled off and comes into contact with the counter electrode (ITO film) 82a of the counter substrate 82 as shown in FIG.
[0012]
In order to avoid such a problem, it may be considered that the counter electrode (ITO film) 82a outside the sealant 84 is deleted. However, in this case, an ITO film patterning step is required, resulting in an increase in manufacturing cost. Moreover, as shown in FIG. 13, the piece 85 of the wiring peeled off from the glass substrate may short-circuit between adjacent bus lines 55 (57). Further, the gate bus line 55 and the data bus line 57 made of a metal thin film may corrode from the cut surface, and the corrosion may progress toward the inside.
[0013]
It is also conceivable to form an ITO film on the scribe line and connect the bus line and the termination wiring via the ITO film. In this case, since the formation of the ITO film is the final process, I cannot take measures.
The present invention is capable of preventing damage due to static electricity generated during manufacturing, performing inspection before cutting the termination wiring, and avoiding malfunction caused by peeling of the wiring at the time of cutting. It is an object to provide a method for manufacturing a display device.
[0014]
[Means for Solving the Problems]
The problem described above is that a plurality of signal electrodes and scanning electrodes passing through the display area of the transparent substrate are formed to define pixels, a polysilicon thin film transistor and a pixel electrode are formed for each pixel, and the outside of the display area A plurality of first impurity resistors made of impurity-introduced polysilicon connected to the signal electrode and the scan electrode, an inspection circuit connected to the plurality of impurity resistors, a termination wiring, the inspection circuit, and the termination wiring; A step of forming a second impurity resistor made of impurity-introduced polysilicon for connecting between them, a step of performing an inspection by driving the inspection circuit, and cutting the transparent substrate at a portion of the first impurity resistor And solving the problem by a method for manufacturing a liquid crystal display device.
[0017]
The operation will be described below.
In the present invention, a plurality of impurity resistors made of impurity-doped polysilicon are formed outside the display region, and signal electrodes (data bus lines), scanning electrodes (gate bus lines), and termination wirings are connected via the impurity resistors. Connecting. As a result, even when a voltage is applied to the signal electrode and the scan electrode, an impurity resistance is interposed between the signal electrode and the scan electrode, so that a short circuit is not caused, and the termination wiring remains connected. Inspection can be performed.
[0018]
In this case, the resistance value of the impurity resistance is preferably 50 kΩ to 1 MΩ. If the resistance value of the impurity resistor is too small, the inspection cannot be performed with the termination wiring connected. On the other hand, when the resistance value of the impurity resistance is too large, the effect of preventing damage due to static electricity during the production is reduced.
Although the resistance value of the impurity resistance can be adjusted by the amount of impurities introduced into the polysilicon, it is easy to obtain a resistance value of 50 kΩ to 1 MΩ with a length of several mm. Further, since the polysilicon film serving as the impurity resistance can be formed simultaneously with the polysilicon film serving as the active region of the polysilicon thin film transistor in the display region, an increase in the number of manufacturing steps can be suppressed.
[0019]
In the case of a liquid crystal display device using a polysilicon thin film transistor, since a polysilicon film is formed at an early stage of the manufacturing process, the impurity resistance is also formed at a relatively fast stage. Therefore, simultaneously with the formation of the signal electrode and the scan electrode, the signal electrode and the scan electrode can be connected to the termination wiring through the impurity resistance. Thereby, the effect which prevents the damage by static electricity can be acquired from the comparatively early stage of manufacture.
[0020]
Furthermore, in the present invention, since the transparent substrate is cut at the impurity resistance portion made of polysilicon, a short circuit due to peeling of the metal thin film is avoided unlike the case of the metal thin film.
In the case of an active matrix liquid crystal display device, a polysilicon thin film transistor can be formed outside the display region, and a driving circuit can be formed using these thin film transistors. Furthermore, by forming an inspection circuit on the glass substrate, a special inspection device is not necessary. Therefore, when a polysilicon thin film transistor is formed in a display area on a transparent substrate, a polysilicon thin film transistor is also formed outside the display area, and a drive circuit or an inspection circuit is formed by the polysilicon thin film transistor outside the display area. It is preferable to do.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
(First embodiment)
1 to 4 are sectional views showing a manufacturing method of the liquid crystal display device according to the first embodiment of the present invention, FIG. 5 is an enlarged plan view showing a part of a TFT substrate being manufactured, and FIG. It is a schematic diagram which shows the whole TFT substrate. 1 and 2 are cross-sectional views taken along line AA in FIG. 5, and FIGS. 3 and 4 are cross-sectional views taken along line BB in FIG. In the following description, the manufacture of the TFT in the display area 24 is described. However, the TFTs in the gate driver circuit 22 and the data driver circuit 23 are formed at the same time as the TFT 20 in the display area 24, and the driver circuits 22, 23 are formed. The internal wiring can be formed simultaneously with the gate bus line 15 and the data bus line 17.
[0022]
First, as shown in FIGS. 1A and 3A, a base protective film 11 made of SiO 2 is formed on a glass substrate 10 to a thickness of about 200 nm, and then the base protective film 11 is formed by CVD. Then, an amorphous silicon film 12 is formed to a thickness of about 50 nm. At this time, for example, monosilane and hydrogen gas are used to form the amorphous silicon film 12.
[0023]
Next, the amorphous silicon film 12 is irradiated with an excimer laser to change the amorphous silicon into polysilicon. Thereafter, the polysilicon film is selectively etched by dry etching using chlorine gas, and as shown in FIGS. 1B, 3B, 5 and 6, the TFT 20 and the impurity resistances R 1 to R 1 . R N, GR 1 ~GR N, only the region for forming the DR 1 ~DR N polysilicon film 12a, 12b, leaving the 12c.
[0024]
Thereafter, an insulating film 14 is formed on the entire upper surface of the substrate 10 by plasma CVD, and the polysilicon films 12a, 12b, and 12c are covered with the insulating film 14. This insulating film 14 is formed, for example, by depositing SiO 2 to a thickness of 150 nm.
Next, as shown in FIGS. 1C and 3C, an aluminum film is formed on the entire upper surface of the substrate 10 to a thickness of about 300 nm, and the aluminum film is patterned to form a plurality of parallel films. Two gate bus lines (scanning electrodes) 15 and a termination wiring 15a are formed simultaneously. Of the gate bus line 15, the portion located above the polysilicon film 12 a becomes the gate of the TFT 20. Incidentally, in FIG. 6, G 1 ~G N denotes a gate bus line 15 which extends out to the outside from the display area 24.
[0025]
Thereafter, the portion of the insulating film 14 not covered with the gate bus line 15 and the termination wiring 15a is removed by etching with CHF 3 gas. Then, for example, boron (B) is ion-implanted into the polysilicon film 12 a exposed on both sides of the gate bus line 15 to form the source / drain of the TFT 20. At the same time, impurities are ion-implanted into the polysilicon films 12b and 12c at a concentration of 5 × 10 14 / cm 2 , for example, so that the resistance values of the polysilicon films 12b and 12c are about 50 kΩ to 1 MΩ. Thus, impurities resistance R 1 to R N shown in FIG. 6, GR 1 ~GR N, DR 1 ~DR N is formed. As conditions for ion implantation, for example, when boron (B) is used as an impurity, the acceleration voltage is 30 kV, and when phosphorus (P) is used as an impurity, the acceleration voltage is 10 kV.
[0026]
Next, as shown in FIGS. 2A and 4A, an interlayer insulating film 16 is formed on the entire surface of the substrate 10 by, eg, plasma CVD, and the gate bus line 15, The end point wiring 15a and the polysilicon films 12a, 12b, and 12c are covered.
Next, as shown in FIGS. 2B and 4B, the interlayer insulating film 16 is selectively etched, and contact holes 16a reaching the source / drain (polysilicon film 12a) of the TFT 20; Contact holes 16b exposing both ends of the polysilicon films 12b and 12c, contact holes 16c exposing portions of the gate bus line 15 and termination wiring 15a on the polysilicon film 12b side, and contact holes exposing both ends of the termination wiring 15a. (Not shown) is opened. Thereafter, an aluminum film is formed on the entire upper surface of the substrate 10 by sputtering, for example, to cover the interlayer insulating film 16, and the aluminum film is etched to form a data bus line (signal electrode) 17, a termination wiring 17a, an intermediate electrode 17c, Connection wirings 17d and 17e are formed. In this case, the data bus line 17 is connected to the drain of the TFT 20 through the contact hole 16a, and the intermediate electrode 17c is connected to the source of the TFT 20 through another contact hole 16a. The gate bus line 15 is electrically connected to the polysilicon film 12b through contact holes 16b and 16c and connection wirings 17d and 17e. The data bus line 17 is connected to the polysilicon film 12c (impurity resistances DR 1 to DR N ) through a contact hole (not shown), and is further electrically connected to the termination wiring 17a through the polysilicon film 12c. Furthermore, the termination wiring 15a and the termination wiring 17a are connected through a contact hole (not shown). In FIG. 6, D 1 to DN indicate the data bus lines 17 extending outward from the display area 24.
[0027]
Next, as shown in FIGS. 2C and 4C, an interlayer insulating film 18 is formed on the entire surface of the substrate 10 to a thickness of about 300 nm, and the data bus lines 17, The termination wiring 17a, the intermediate electrode 17c, and the connection wirings 17d and 17e are covered. Then, the interlayer insulating film 18 is selectively etched to form a contact hole reaching the intermediate electrode 17c. At the same time, in the region where the input terminal 21 (see FIG. 6) is formed, an opening is formed so that the wiring is exposed.
[0028]
Next, an ITO film is formed on the entire surface of the substrate 10 by sputtering, and the ITO film is selectively etched to form the pixel electrode 19. Further, in the formation region of the input terminal 21 (see FIG. 6), the exposed wiring is covered with an ITO film, and these ITO films are used as the input terminal 21. Thereafter, an alignment film (not shown) is formed on the display region 24 of the substrate 10. In this way, the TFT substrate is completed.
[0029]
On the other hand, a counter substrate in which a counter electrode, a color filter, an alignment film, and the like are formed on a glass substrate is prepared. Then, as shown in FIG. 7, the surface of the TFT substrate 31 on which the TFT 20 and the like are formed and the surface of the counter substrate 32 on which the counter electrode 32a and the like are formed face each other, and the liquid crystal 33 is filled therebetween. Then, the sealing agent 34 is used for sealing.
Next, an inspection apparatus (not shown) is connected to the input terminal 21 shown in FIG. At this time, impurity resistances R 1 to R N , GR 1 to GR N , DR 1 having resistance values of 50 kΩ to 1 MΩ between the termination wirings 15 a and 17 a and the input terminal 21, the gate bus line 15 and the data bus line 17. since ~DR N is connected, it is left end wires 15a, 17a are connected, it is possible to perform without hindrance test.
[0030]
After that, when it is determined that there is no abnormality in the inspection, the portions indicated by broken lines in FIGS. 6 and 7, that is, along the cutting lines passing through the impurity resistances R 1 to R N , GR 1 to GR N , DR 1 to DR N Then, the TFT substrate 31 and the counter substrate 32 are cut. Thereafter, polarizing plates are arranged on the outer surfaces of the TFT substrate 31 and the counter substrate 32 to complete the liquid crystal display device.
In the present embodiment, impurity resistances R 1 to R N , GR 1 to GR N , 50 kΩ to 1 MΩ are all provided between the termination wirings 15 a and 17 a and the gate bus line 15, the data bus line 17, and the input terminal 21. Since DR 1 to DR N are provided, the termination wirings 15a. Substrate inspection can be performed while 17a remains connected. As a result, the defective substrate does not have to be made into a panel, and the manufacturing cost can be reduced. In addition, since each gate bus line 15 and each data bus line 17 are electrically connected to each other via termination wirings 15a and 17a, damage due to static electricity generated in various parts of the manufacturing process can be avoided. Moreover, in the present embodiment, the impurity resistances R 1 to R N , GR 1 to GR N , and DR 1 to DR N are formed at a relatively early stage, and the gate bus line 15 and the data bus line 17 are formed. At the same time, since it is connected to the termination wirings 15a and 17a, an effect of preventing damage due to static electricity from the initial stage of the manufacturing process can be obtained.
[0031]
Furthermore, in the present embodiment, when the substrate is cut, it is cut at the portion of the impurity resistances R 1 to R N , GR 1 to GR N , DR 1 to DR N , that is, the portion of the polysilicon film. Unlike metal wiring such as the above, short circuit due to peeling of the wiring is prevented. As a result, the manufacturing yield is improved, and the product cost can be reduced. Moreover, corrosion of the metal from the cut surface is avoided.
[0032]
(Second Embodiment)
FIG. 8 is a schematic view showing a manufacturing method of the liquid crystal display device according to the second embodiment of the present invention. 8, the same components as those in FIG. 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
In the present embodiment, as shown in FIG. 8, driver circuits 22 and 23 are formed on one end side of the gate bus line and the data bus line, and inspection circuits 25 and 26 are formed on the other end side. Then, first impurity resistors GR 1 to GR N and DR 1 to DR N are formed between the gate bus line and the data bus line and the inspection circuits 25 and 26, and the inspection circuits 25 and 26 and the termination wiring 15a, Second impurity resistances Gr 1 to Gr N and Dr 1 to Dr N are formed between the first impurity resistances 17a and 17a. These impurity resistances Gr 1 to Gr N and Dr 1 to Dr N are formed simultaneously with the polysilicon film that becomes the source / drain of the polysilicon TFT, as in the first embodiment.
[0033]
At the time of substrate inspection, a power supply voltage and a signal are supplied to the inspection circuits 25 and 26 to perform a predetermined inspection. Thereafter, the substrate is cut along a portion indicated by a broken line in the drawing, that is, along a straight line passing through the impurity resistances GR 1 to GR N and DR 1 to DR N.
Also in this embodiment, in addition to obtaining the same effect as in the first embodiment, the dedicated inspection circuits 25 and 26 are provided, so that it is not necessary to connect to an external inspection circuit, and the inspection process is simplified. There is an effect that can be made.
[0034]
【The invention's effect】
As described above, according to the present invention, since the impurity resistance made of impurity-doped polysilicon is formed between the signal electrode and the scanning electrode and the termination wiring, even if a voltage is applied to the signal electrode and the scanning electrode. Since the impurity resistance is interposed between the signal electrode and the scan electrode, the short-circuit state is not caused, and the inspection can be performed with the termination wiring being connected. Thereby, the reliability of the liquid crystal display device is improved.
[0035]
Further, in the present invention, since the substrate is cut at the impurity resistance portion made of polysilicon, a short circuit due to peeling of the metal thin film is avoided and corrosion from the cut surface can be avoided, thereby improving the manufacturing yield.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view (part 1) illustrating a method for manufacturing a liquid crystal display device according to a first embodiment of the present invention, and is a cross-sectional view in a TFT formation region;
FIG. 2 is a cross-sectional view (No. 2) illustrating the method for manufacturing the liquid crystal display device according to the first embodiment of the present invention, and is a cross-sectional view in a TFT formation region;
FIG. 3 is a cross-sectional view (part 3) illustrating the method for manufacturing the liquid crystal display device according to the first embodiment of the present invention, and is a cross-sectional view in the impurity resistance forming region;
FIG. 4 is a cross-sectional view (part 4) illustrating the method for manufacturing the liquid crystal display device according to the first embodiment of the present invention, and is a cross-sectional view in the impurity resistance forming region;
FIG. 5 is an enlarged plan view showing a part of the TFT substrate in the middle of manufacture according to the first embodiment of the present invention.
FIG. 6 is a schematic view showing the entire TFT substrate in the process of manufacturing according to the first embodiment of the present invention.
FIG. 7 is a cross-sectional view showing a joint portion between a TFT substrate and a counter substrate in the method for manufacturing a liquid crystal display device according to the first embodiment of the present invention.
FIG. 8 is a schematic view showing a method for manufacturing the liquid crystal display device of the second embodiment of the present invention.
FIG. 9 is an enlarged plan view showing a part of a TFT substrate of a liquid crystal display device being manufactured by a conventional method.
FIG. 10 is a schematic view showing the entire TFT substrate of the liquid crystal display device.
FIG. 11 is a cross-sectional view showing a bonding portion between a TFT substrate and a counter substrate in a method for manufacturing a liquid crystal display device according to a conventional method.
FIG. 12 is a cross-sectional view showing a conventional problem (No. 1).
FIG. 13 is a cross-sectional view showing a conventional problem (No. 2).
[Explanation of symbols]
10,50 glass substrate,
12 Amorphous silicon film,
12a to 12c, 52a polysilicon film,
15, 55 gate bus line (scanning electrode),
15a, 17a, 55a, 57a Termination wiring,
17, 57 Data bus line (signal electrode),
19 pixel electrodes,
20 TFT,
22 Gate driver circuit,
23 Data driver circuit,
25, 26 Inspection circuit,
31, 81 TFT substrate,
32, 82 counter substrate,
34,84 sealant,
R 1 ~R N, GR 1 ~GR N, DR 1 ~DR N impurity resistance.

Claims (2)

透明基板の表示領域を通る複数本の信号電極及び走査電極を形成して画素を画定し、各画素毎にポリシリコン薄膜トランジスタ及び画素電極を形成し、前記表示領域の外側に前記信号電極及び前記走査電極にそれぞれ接続する不純物導入ポリシリコンからなる複数の第1の不純物抵抗と、該複数の不純物抵抗に接続する検査回路と、終端配線と、前記検査回路と前記終端配線との間を接続する不純物導入ポリシリコンからなる第2の不純物抵抗とを形成する工程と、
前記検査回路を駆動して検査を行う工程と、
前記第1の不純物抵抗の部分で前記透明基板を切断する工程と
を有することを特徴とする液晶表示装置の製造方法。
A plurality of signal electrodes and scanning electrodes that pass through the display area of the transparent substrate are formed to define pixels, a polysilicon thin film transistor and a pixel electrode are formed for each pixel, and the signal electrodes and the scanning are formed outside the display area. A plurality of first impurity resistors made of impurity-introduced polysilicon connected to the respective electrodes, an inspection circuit connected to the plurality of impurity resistors, a termination wiring, and an impurity connecting between the inspection circuit and the termination wiring Forming a second impurity resistor made of introduced polysilicon;
A step of performing inspection by driving the inspection circuit;
And a step of cutting the transparent substrate at the portion of the first impurity resistance.
前記表示領域内のポリシリコン薄膜トランジスタの形成と同時に前記表示領域の外側にポリシリコン薄膜トランジスタを形成し、これらのポリシリコン薄膜トランジスタにより前記表示領域内の薄膜トランジスタを駆動する駆動回路を形成することを特徴とする請求項1に記載の液晶表示装置の製造方法。A polysilicon thin film transistor is formed outside the display region simultaneously with the formation of the polysilicon thin film transistor in the display region, and a drive circuit for driving the thin film transistor in the display region is formed by the polysilicon thin film transistor. The manufacturing method of the liquid crystal display device of Claim 1 .
JP17250398A 1998-06-19 1998-06-19 Manufacturing method of liquid crystal display device Expired - Fee Related JP4252126B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17250398A JP4252126B2 (en) 1998-06-19 1998-06-19 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17250398A JP4252126B2 (en) 1998-06-19 1998-06-19 Manufacturing method of liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2000010116A JP2000010116A (en) 2000-01-14
JP4252126B2 true JP4252126B2 (en) 2009-04-08

Family

ID=15943186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17250398A Expired - Fee Related JP4252126B2 (en) 1998-06-19 1998-06-19 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4252126B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632383B2 (en) * 1998-08-31 2011-02-16 キヤノン株式会社 Semiconductor device used for photoelectric conversion device
KR20020070595A (en) * 2001-03-02 2002-09-10 주식회사 현대 디스플레이 테크놀로지 Method for protecting electro static discharge by using non-contact
EP1619227B1 (en) 2003-04-14 2014-05-07 Sekisui Chemical Co., Ltd. Method for releasing adhered article
US7619288B2 (en) 2005-05-27 2009-11-17 Sharp Kabushiki Kaisha Thin film transistor substrate, liquid crystal display device provided with such thin film transistor substrate and method for manufacturing thin film transistor substrate
JP6209434B2 (en) * 2013-12-06 2017-10-04 株式会社ジャパンディスプレイ Wiring board and display device
CN109801909B (en) * 2018-06-12 2024-08-20 京东方科技集团股份有限公司 Array substrate mother board and manufacturing method thereof, array substrate and display device
KR102702297B1 (en) * 2018-10-17 2024-09-03 삼성디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
JP2000010116A (en) 2000-01-14

Similar Documents

Publication Publication Date Title
KR100338480B1 (en) Liquid crystal display and method for fabricating the same
KR100421344B1 (en) Semiconductor device, electro-optical device substrate, liquid crystal device substrate and manufacturing method therefor, liquid crystal device, and projection liquid crystal display device and electronic apparatus using the liquid crystal device
JP4364952B2 (en) Manufacturing method of liquid crystal display device
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
KR100398293B1 (en) Active matrix liquid crystal display and Method of fabricating same
US5917564A (en) Methods of forming active matrix display devices with reduced susceptibility to image-sticking and devices formed thereby
US8294839B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
JP4388648B2 (en) Thin film transistor, liquid crystal display device, and manufacturing method thereof
KR20000022949A (en) Liquid crystal display device and method of manufacturing the same
JP4646420B2 (en) Thin film transistor array substrate and display device using the same
JP4252126B2 (en) Manufacturing method of liquid crystal display device
JP3702696B2 (en) Active matrix substrate, electro-optical device, and manufacturing method of active matrix substrate
JP2776360B2 (en) Method of manufacturing thin film transistor array substrate
KR100318541B1 (en) Liquid crystal display and manufacturing method thereof
JP3295025B2 (en) Manufacturing method of liquid crystal display device
JP3484307B2 (en) Liquid crystal display
JP3805523B2 (en) Thin film device
JP2000241833A (en) Matrix type wiring board
JPH0945774A (en) Film semiconductor device
JPH0452925B2 (en)
KR100895308B1 (en) IPS mode type thin film transistor array panel
KR100269356B1 (en) Method of fabricating thin film transistor
JPH07140486A (en) Thin-film semiconductor device and liquid crystal display device formed by using the same
JP3054304B2 (en) Insulated gate transistor and manufacturing method thereof
JP2000040827A (en) Semiconductor device and manufacture of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050516

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees