JP2000010116A - Production of liquid crystal display device - Google Patents

Production of liquid crystal display device

Info

Publication number
JP2000010116A
JP2000010116A JP17250398A JP17250398A JP2000010116A JP 2000010116 A JP2000010116 A JP 2000010116A JP 17250398 A JP17250398 A JP 17250398A JP 17250398 A JP17250398 A JP 17250398A JP 2000010116 A JP2000010116 A JP 2000010116A
Authority
JP
Japan
Prior art keywords
impurity
resistors
thin film
liquid crystal
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17250398A
Other languages
Japanese (ja)
Other versions
JP4252126B2 (en
Inventor
Keizo Morita
敬三 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17250398A priority Critical patent/JP4252126B2/en
Publication of JP2000010116A publication Critical patent/JP2000010116A/en
Application granted granted Critical
Publication of JP4252126B2 publication Critical patent/JP4252126B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the failure by static electricity during the course of production and to enable the execution of inspection before cutting of terminal wiring by cutting transparent substrates in the portions of impurity resistors formed on the outer side of a display region of the transparent substrates. SOLUTION: The plural impurity resistors R1 to RN, GR1 to GRN, DR1 to DRN consisting of impurity introduced silicon are formed on the outer side of the display region 24. Signal electrodes (data bus lines) 17, scanning electrodes (gate bus lines) 15 and terminal wiring 15a, 17a are connected via these impurity resistors. As a result, the impurity resistors exist between the signal electrodes 17 and the scanning electrodes 15 even if voltage is impressed to the signal electrodes 17 and the scanning electrodes 15 and, therefore, a shorting state does not occur and the inspection in the state of connecting the terminal wiring 15a, 17a connected may be executed. In such a case, the resistance value of the impurity resistors is preferably 50 kΩ to 1 MΩ. Since the substrate is cut in the portions of the impurity resistors consisting of the polysilicon, the shorting by the peeling of metallic films is averted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、製造途中に静電気
によって破損することを防止するために終端配線を形成
する液晶表示装置の製造方法に関し、特に駆動回路を内
蔵した液晶表示装置の製造に好適な液晶表示装置の製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device in which a terminal wiring is formed in order to prevent breakage due to static electricity during manufacturing, and is particularly suitable for manufacturing a liquid crystal display device having a built-in drive circuit. The present invention relates to a method for manufacturing a liquid crystal display device.

【0002】[0002]

【従来の技術】アクティブマトリクス方式の液晶表示装
置は、非選択時にオフ状態となって信号を遮断するスイ
ッチを各画素に設けることによってクロストークを防止
するものであり、単純マトリクス方式の液晶表示装置に
比べて優れた表示特性を示す。特に、スイッチとしてT
FT(Thin Film Transistor:薄膜トランジスタ)を使
用した液晶表示装置は、TFTの駆動能力が高いので、
CRT(Cathode-Ray Tube)に匹敵するほど優れた表示
特性を示す。
2. Description of the Related Art An active matrix type liquid crystal display device is provided with a switch which is turned off when not selected and cuts off a signal in each pixel to prevent crosstalk. It shows excellent display characteristics as compared with. In particular, T as a switch
A liquid crystal display device using an FT (Thin Film Transistor) has a high TFT driving capability.
It has excellent display characteristics comparable to a CRT (Cathode-Ray Tube).

【0003】一般的に、液晶表示装置は2枚の透明基板
の間に液晶を封入した構造を有している。それらの透明
基板の相互に対向する2つの面(対向面)のうち、一方
の面側には対向電極、カラーフィルタ及び配向膜等が形
成され、他方の面側にはTFT、画素電極及び配向膜等
が形成されている。更に、各透明基板の対向面と反対側
の面には、それぞれ偏光板が貼り付けられている。これ
らの2枚の偏光板は、例えば偏光板の偏光軸が互いに直
交するように配置され、これによれば、電界をかけない
状態では光を透過し、電界を印加した状態では遮光する
モード、すなわちノーマリーホワイトモードとなる。そ
の反対に、2枚の偏光板の偏光軸が平行な場合には、ノ
ーマリーブラックモードとなる。以下、TFT及び画素
電極等が形成された透明基板をTFT基板、対向電極等
が形成された透明基板を対向基板という。
Generally, a liquid crystal display device has a structure in which liquid crystal is sealed between two transparent substrates. Of the two surfaces (opposing surfaces) of the transparent substrate facing each other, a counter electrode, a color filter, an alignment film, and the like are formed on one surface side, and a TFT, a pixel electrode, and an alignment film are formed on the other surface side. A film or the like is formed. Further, a polarizing plate is attached to a surface of each transparent substrate opposite to the facing surface. These two polarizing plates are arranged, for example, such that the polarization axes of the polarizing plates are orthogonal to each other. According to this, a mode in which light is transmitted when no electric field is applied and light is blocked when an electric field is applied, That is, a normally white mode is set. On the contrary, when the polarization axes of the two polarizing plates are parallel, a normally black mode is set. Hereinafter, the transparent substrate on which the TFT and the pixel electrode are formed is referred to as a TFT substrate, and the transparent substrate on which the counter electrode and the like are formed is referred to as a counter substrate.

【0004】近年、低温プロセスで形成した薄膜ポリシ
リコンを使用したTFTが開発され、液晶表示装置に使
用されるようになった。低温プロセスでTFTを形成す
る場合は、透明基板として安価なガラス基板を使用する
ことができるという利点がある。また、アモルファスシ
リコンTFTに比べてポリシリコンTFTは駆動能力が
高く小型化ができるので、開口率が向上して明るい画像
が得られるという利点もある。更に、アモルファスシリ
コンTFTの場合は駆動速度が遅いので、駆動用ICを
別途用意して液晶表示装置と接続する必要があったが、
ポリシリコンTFTは駆動速度が速いので、駆動(ドラ
イバ)回路をガラス基板上に形成することができる。こ
れにより、液晶表示装置の入力端子数を40本程度に削
減できるとともに、製品コストを低減できるという利点
もある。
In recent years, TFTs using thin-film polysilicon formed by a low-temperature process have been developed and used in liquid crystal display devices. When a TFT is formed by a low-temperature process, there is an advantage that an inexpensive glass substrate can be used as a transparent substrate. Further, since the polysilicon TFT has a higher driving capability and can be miniaturized as compared with the amorphous silicon TFT, there is an advantage that the aperture ratio is improved and a bright image can be obtained. Further, in the case of the amorphous silicon TFT, since the driving speed is slow, it was necessary to separately prepare a driving IC and connect it to the liquid crystal display device.
Since the driving speed of the polysilicon TFT is high, a driving (driver) circuit can be formed on a glass substrate. This has the advantage that the number of input terminals of the liquid crystal display device can be reduced to about 40 and the product cost can be reduced.

【0005】図9は従来方法による製造途中の液晶表示
装置のTFT基板の一部を拡大して示す平面図、図10
は同じくその液晶表示装置のTFT基板の全体を示す模
式図である。これらの図を参照して液晶表示装置の製造
方法を説明する。まず、ガラス基板50上にポリシリコ
ン膜52aを形成し、その上にゲート絶縁膜(図示せ
ず)を形成する。その後、ポリシリコン膜52a上を通
る複数本のゲートバスライン55を形成する。そして、
ポリシリコン膜52aに不純物を導入して、ソース・ド
レインを形成する。このソース・ドレインとゲートバス
ライン55とによりTFT70が構成される。
FIG. 9 is an enlarged plan view showing a part of a TFT substrate of a liquid crystal display device which is being manufactured by a conventional method.
FIG. 2 is a schematic view showing the entire TFT substrate of the liquid crystal display device. The manufacturing method of the liquid crystal display device will be described with reference to these drawings. First, a polysilicon film 52a is formed on a glass substrate 50, and a gate insulating film (not shown) is formed thereon. Thereafter, a plurality of gate bus lines 55 passing over the polysilicon film 52a are formed. And
An impurity is introduced into the polysilicon film 52a to form a source / drain. The source / drain and the gate bus line 55 constitute a TFT 70.

【0006】次に、ガラス基板50上に層間絶縁膜(図
示せず)を形成した後、ゲートバスライン55に直角に
交差するようにデータバスライン57を形成する。この
データバスライン57は、層間絶縁膜に形成されたコン
タクトホール53aを介してTFT70のドレインに電
気的に接続される。そして、基板上の全面に層間絶縁膜
(図示せず)を形成した後、該層間絶縁膜上にITO
(インジウム酸化スズ)からなる画素電極59を形成す
る。この画素電極59は、層間絶縁膜に設けら得たコン
タクトホール53bを介してTFT70のソースに電気
的に接続される。図9に示すように、TFT70及び画
素電極59はゲートバスライン55及びデータバスライ
ン57で画定された矩形の領域毎に形成する。1つの矩
形の領域が1つの画素であり、図10に示す表示領域6
3はこれらの画素が集合した領域である。
Next, after forming an interlayer insulating film (not shown) on the glass substrate 50, a data bus line 57 is formed so as to intersect the gate bus line 55 at right angles. This data bus line 57 is electrically connected to the drain of the TFT 70 via a contact hole 53a formed in the interlayer insulating film. Then, after forming an interlayer insulating film (not shown) on the entire surface of the substrate, ITO is formed on the interlayer insulating film.
A pixel electrode 59 made of (indium tin oxide) is formed. This pixel electrode 59 is electrically connected to the source of the TFT 70 via a contact hole 53b provided in the interlayer insulating film. As shown in FIG. 9, the TFT 70 and the pixel electrode 59 are formed for each rectangular area defined by the gate bus line 55 and the data bus line 57. One rectangular area is one pixel, and the display area 6 shown in FIG.
Reference numeral 3 denotes an area where these pixels are gathered.

【0007】液晶表示装置の製造工程の各所で発生する
静電気による破損を防止するために、各ゲートバスライ
ン55及び各データバスライン57の一端側を表示領域
63の外側まで延ばして、終端配線(GND線)55
a,57aに接続し、各ゲートバスライン55及び各デ
ータバスライン57の電位を同じにしておく。また、ゲ
ートバスライン55及びデータバスライン57の他端側
には、表示領域63内のTFT70と同時に形成したT
FTによりゲートドライバ回路61及びデータドライバ
回路62を形成する。これらのゲートドライバ回路61
及びデータドライバ回路62は、フレキシブルケーブル
を介して外部回路と接続するための入力端子71に接続
する。この場合、製造工程における静電気の発生による
ドライバ回路61,62の破損を回避するために、入力
端子71も終端配線55aに接続する。このようにし
て、TFT基板が製造される。なお、図10において、
1 〜GN ,D1 〜DN は表示領域63から外側に延び
出したゲートバスライン及びデータバスラインを示す。
In order to prevent damage due to static electricity generated at various places in the manufacturing process of the liquid crystal display device, one end of each gate bus line 55 and each data bus line 57 is extended to outside the display area 63, and termination wiring ( GND line) 55
a, 57a, and the potential of each gate bus line 55 and each data bus line 57 are set to be the same. Further, on the other end side of the gate bus line 55 and the data bus line 57, a TFT formed simultaneously with the TFT 70 in the display area 63 is formed.
The gate driver circuit 61 and the data driver circuit 62 are formed by FT. These gate driver circuits 61
The data driver circuit 62 is connected to an input terminal 71 for connecting to an external circuit via a flexible cable. In this case, the input terminal 71 is also connected to the terminal wiring 55a in order to avoid damage to the driver circuits 61 and 62 due to generation of static electricity in the manufacturing process. Thus, a TFT substrate is manufactured. In FIG. 10,
G 1 to G N and D 1 to DN indicate gate bus lines and data bus lines extending outward from the display area 63.

【0008】一方、ガラス基板上に対向電極及びカラー
フィルタ等を形成した対向基板を用意する。そして、図
11に示すように、TFT基板81のバスライン55
(57)及びTFT70等が形成された面と、対向基板
82の対向電極(ITO膜)82aが形成された面とを
対向させて配置し、両者の間に液晶83を充填して封止
剤84で封止する。
On the other hand, a counter substrate having a counter electrode, a color filter and the like formed on a glass substrate is prepared. Then, as shown in FIG.
(57) The surface on which the TFT 70 and the like are formed and the surface of the counter substrate 82 on which the counter electrode (ITO film) 82a is formed are arranged so as to face each other, and a liquid crystal 83 is filled between the two to seal the sealant. Seal at 84.

【0009】その後、終端配線55a,57aよりも内
側の部分でTFT基板81及び対向基板82を切断し
て、所定の大きさとする。これにより液晶表示装置が完
成する。
Thereafter, the TFT substrate 81 and the opposing substrate 82 are cut at a portion inside the terminal wirings 55a and 57a to have a predetermined size. Thereby, the liquid crystal display device is completed.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上述し
た従来の液晶表示装置の製造方法では、入力端子21、
各ゲートバスライン55及び各データバスライン57が
終端配線55a,55bを介して相互に接続されている
ので、製造途中に検査(基板検査)を行うことができな
い。
However, in the above-mentioned conventional method of manufacturing a liquid crystal display device, the input terminals 21 and
Since each gate bus line 55 and each data bus line 57 are connected to each other via the terminal wirings 55a and 55b, inspection (substrate inspection) cannot be performed during manufacturing.

【0011】また、通常、バスライン55,57はアル
ミニウム等の金属薄膜により形成するが、ポリシリコン
TFT液晶表示装置では、一般的にアモルファスシリコ
ンTFTと比べて薄膜配線(バスライン)の膜厚が厚い
ため、基板を切断する際にゲートバスライン55及びデ
ータバスライン57が剥がれやすい傾向がある。このた
め、ガラス基板を切断するときに金属薄膜の一部が剥が
れて、図12に示すように対向基板82の対向電極(I
TO膜)82aと接触し、動作不良が発生することがあ
る。
In general, the bus lines 55 and 57 are formed of a metal thin film such as aluminum. In a polysilicon TFT liquid crystal display device, the film thickness of the thin film wiring (bus line) is generally smaller than that of an amorphous silicon TFT. Because of the thickness, the gate bus line 55 and the data bus line 57 tend to peel off when cutting the substrate. For this reason, when cutting the glass substrate, a part of the metal thin film is peeled off, and as shown in FIG.
(TO film) 82a, and an operation failure may occur.

【0012】このような不具合を回避するために、封止
剤84よりも外側の対向電極(ITO膜)82aを削除
することも考えられる。しかし、この場合はITO膜の
パターニング工程が必要になり、製造コストの上昇を招
く。また、図13に示すように、ガラス基板から剥がれ
た配線の断片85が隣接するバスライン55(57)間
を短絡することもある。更に、金属薄膜からなるゲート
バスライン55及びデータバスライン57が切断面から
腐食し、内部に向けて腐食が進行することもある。
In order to avoid such a problem, it is conceivable to remove the counter electrode (ITO film) 82a outside the sealant 84. However, in this case, a patterning step of the ITO film is required, which causes an increase in manufacturing cost. In addition, as shown in FIG. 13, the wiring fragments 85 peeled off from the glass substrate may short-circuit the adjacent bus lines 55 (57). Further, the gate bus line 55 and the data bus line 57 made of a metal thin film may be corroded from the cut surface, and the corrosion may progress toward the inside.

【0013】また、スクライブラインの部分にITO膜
を形成し、ITO膜を介してバスラインと終端配線とを
接続することも考えられるが、この場合ITO膜の形成
は最終工程であるため、それまで静電対策ができない。
本発明は、製造途中で発生する静電気による破損を防止
できるとともに、終端配線を切断する前に検査を実行す
ることが可能であり、更に切断時の配線の剥がれに起因
する動作不良を回避できる液晶表示装置の製造方法を提
供することを目的とする。
It is also conceivable to form an ITO film on the scribe line portion and connect the bus line and the terminal wiring through the ITO film. In this case, since the formation of the ITO film is a final step, Until the anti-static measures cannot be taken.
The present invention provides a liquid crystal display that can prevent damage due to static electricity generated during manufacturing, can execute an inspection before cutting a terminal wiring, and can avoid an operation failure caused by peeling of the wiring at the time of cutting. It is an object to provide a method for manufacturing a display device.

【0014】[0014]

【課題を解決するための手段】上記した課題は、透明基
板上の表示領域の外側に、不純物導入ポリシリコンから
なる複数の不純物抵抗を形成する工程と、前記透明基板
上に、前記表示領域を通り、前記複数の不純物抵抗の一
端側にそれぞれ接続する複数本の信号電極及び走査電極
を形成するとともに、前記不純物抵抗の他端側を共通接
続する終端配線を形成する工程と、前記不純物抵抗の部
分で前記透明基板を切断する工程とを有することを特徴
とする液晶表示装置の製造方法により解決する。
SUMMARY OF THE INVENTION The object of the present invention is to form a plurality of impurity resistors made of impurity-doped polysilicon outside a display region on a transparent substrate, and to form the display region on the transparent substrate. Forming a plurality of signal electrodes and scanning electrodes respectively connected to one end of the plurality of impurity resistors, and forming a terminating wire commonly connecting the other ends of the impurity resistors; And a step of cutting the transparent substrate at a portion.

【0015】上記した課題は、透明基板の表示領域を通
る複数本の信号電極及び走査電極を形成して画素を画定
し、各画素毎にポリシリコン薄膜トランジスタ及び画素
電極を形成し、前記表示領域の外側に前記信号電極及び
前記走査電極にそれぞれ接続する不純物導入ポリシリコ
ンからなる複数の不純物抵抗と、該複数の不純物抵抗を
共通接続する終端配線とを形成する工程と、前記不純物
抵抗の部分で前記透明基板を切断する工程とを有するこ
とを特徴とする液晶表示装置の製造方法により解決す
る。
The above-mentioned problem is solved by forming a plurality of signal electrodes and scanning electrodes passing through a display region of a transparent substrate to define pixels, forming a polysilicon thin film transistor and a pixel electrode for each pixel, and forming a pixel electrode. Forming, on the outside, a plurality of impurity resistors made of impurity-doped polysilicon connected to the signal electrode and the scan electrode, respectively; and a terminating wire commonly connecting the plurality of impurity resistors. And a step of cutting the transparent substrate.

【0016】上記した課題は、透明基板の表示領域を通
る複数本の信号電極及び走査電極を形成して画素を画定
し、各画素毎にポリシリコン薄膜トランジスタ及び画素
電極を形成し、前記表示領域の外側に前記信号電極及び
前記走査電極にそれぞれ接続する不純物導入ポリシリコ
ンからなる複数の第1の不純物抵抗と、該複数の不純物
抵抗に接続する検査回路と、終端配線と、前記検査回路
と前記終端配線との間を接続する不純物導入ポリシリコ
ンからなる第2の不純物抵抗とを形成する工程と、前記
検査回路を駆動して検査を行う工程と、前記第1の不純
物抵抗の部分で前記透明基板を切断する工程とを有する
ことを特徴とする液晶表示装置の製造方法により解決す
る。
An object of the present invention is to form a plurality of signal electrodes and scanning electrodes passing through a display area of a transparent substrate to define pixels, form a polysilicon thin film transistor and a pixel electrode for each pixel, and A plurality of first impurity resistors formed of impurity-doped polysilicon connected to the signal electrode and the scan electrode on the outside, a test circuit connected to the plurality of impurity resistors, a termination line, the test circuit and the termination A step of forming a second impurity resistor made of impurity-doped polysilicon for connection with a wiring, a step of driving the test circuit to perform a test, and a step of driving the test circuit to perform the test on the transparent substrate. And a step of cutting the liquid crystal display device.

【0017】以下、作用について説明する。本発明にお
いては、表示領域の外側に不純物導入ポリシリコンから
なる複数の不純物抵抗を形成し、この不純物抵抗を介し
て信号電極(データバスライン)及び走査電極(ゲート
バスライン)と終端配線とを接続する。これにより、信
号電極及び走査電極に電圧を印加しても、信号電極と走
査電極との間には不純物抵抗が介在するので短絡状態と
なることはなく、終端配線が接続されたままの状態で検
査を行うことができる。
Hereinafter, the operation will be described. In the present invention, a plurality of impurity resistors made of impurity-doped polysilicon are formed outside the display region, and a signal electrode (data bus line), a scanning electrode (gate bus line), and a terminal line are connected via the impurity resistors. Connecting. Thus, even when a voltage is applied to the signal electrode and the scanning electrode, a short circuit state does not occur because the impurity resistance is interposed between the signal electrode and the scanning electrode, and the terminal wiring remains connected. Inspection can be performed.

【0018】この場合、不純物抵抗の抵抗値は50kΩ
〜1MΩとすることが好ましい。不純物抵抗の抵抗値が
小さすぎると終端配線が接続されたままの状態で検査を
行うことができなくなる。一方、不純物抵抗の抵抗値が
大きすぎると、製造途中での静電気による破損を防止す
る効果が小さくなる。不純物抵抗は、ポリシリコンに導
入する不純物の量により抵抗値を調節することができる
が、数mmの長さで50kΩ〜1MΩの抵抗値を得るこ
とが容易である。また、不純物抵抗となるポリシリコン
膜は、表示領域内のポリシリコン薄膜トランジスタの活
性領域となるポリシリコン膜と同時に形成することがで
きるので、製造工程数の増加を抑制できる。
In this case, the resistance value of the impurity resistor is 50 kΩ.
It is preferable to set it to 1 MΩ. If the resistance value of the impurity resistor is too small, the inspection cannot be performed with the terminal wiring still connected. On the other hand, if the resistance value of the impurity resistor is too large, the effect of preventing damage due to static electricity during the production becomes small. Although the resistance value of the impurity resistor can be adjusted by the amount of impurities introduced into the polysilicon, it is easy to obtain a resistance value of 50 kΩ to 1 MΩ with a length of several mm. Further, since the polysilicon film serving as the impurity resistance can be formed simultaneously with the polysilicon film serving as the active region of the polysilicon thin film transistor in the display region, an increase in the number of manufacturing steps can be suppressed.

【0019】ポリシリコン薄膜トランジスタを用いた液
晶表示装置の場合、製造工程の初期の段階でポリシリコ
ン膜を形成するので、不純物抵抗も比較的速い段階で形
成することになる。従って、信号電極及び走査電極の形
成と同時にこれらの信号電極及び走査電極を不純物抵抗
を介して終端配線に接続することができる。これによ
り、静電気による破損を防止する効果を、製造の比較的
初期の段階から得ることができる。
In the case of a liquid crystal display device using a polysilicon thin film transistor, since the polysilicon film is formed at an early stage of the manufacturing process, the impurity resistance is formed at a relatively fast stage. Therefore, at the same time as the formation of the signal electrode and the scanning electrode, the signal electrode and the scanning electrode can be connected to the terminal wiring via the impurity resistance. Thus, the effect of preventing damage due to static electricity can be obtained from a relatively early stage of manufacturing.

【0020】更に、本発明においては、ポリシリコンか
らなる不純物抵抗の部分で透明基板を切断するので、金
属薄膜の場合と異なり、金属薄膜の剥がれに起因する短
絡が回避される。アクティブマトリクス方式の液晶表示
装置の場合は、表示領域の外側にもポリシリコン薄膜ト
ランジスタを形成し、これらの薄膜トランジスタにより
駆動回路を形成することができる。更に、ガラス基板上
に検査回路を形成することにより、特殊な検査装置が不
要になる。従って、透明基板上の表示領域内にポリシリ
コン薄膜トランジスタを形成するときに、表示領域の外
側にもポリシリコン薄膜トランジスタを形成し、これら
の表示領域の外側のポリシリコン薄膜トランジスタによ
り駆動回路又は検査回路を形成することが好ましい。
Further, in the present invention, since the transparent substrate is cut at the portion of the impurity resistance made of polysilicon, unlike the case of a metal thin film, a short circuit caused by peeling of the metal thin film is avoided. In the case of an active matrix type liquid crystal display device, a polysilicon thin film transistor is formed outside the display region, and a driving circuit can be formed by these thin film transistors. Further, by forming the inspection circuit on the glass substrate, a special inspection device becomes unnecessary. Therefore, when the polysilicon thin film transistor is formed in the display area on the transparent substrate, the polysilicon thin film transistor is also formed outside the display area, and a driving circuit or an inspection circuit is formed by the polysilicon thin film transistor outside these display areas. Is preferred.

【0021】[0021]

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 (第1の実施の形態)図1〜図4は本発明の第1実施の
形態の液晶表示装置の製造方法を示す断面図、図5は製
造途中のTFT基板の一部を拡大して示す平面図、図6
は同じくそのTFT基板の全体を示す模式図である。な
お、図1,図2は図5のA−A線における断面図、図
3,図4は図5のB−B線における断面図である。ま
た、以下の説明では表示領域24内のTFTの製造につ
いて説明しているが、ゲートドライバ回路22及びデー
タドライバ回路23内のTFTも表示領域24内のTF
T20と同時に形成し、ドライバ回路22,23内の配
線はゲートバスライン15及びデータバスライン17と
同時に形成することができる。
Embodiments of the present invention will be described below with reference to the accompanying drawings. (First Embodiment) FIGS. 1 to 4 are cross-sectional views showing a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention, and FIG. 5 is an enlarged view of a part of a TFT substrate being manufactured. Plan view, FIG. 6
FIG. 2 is a schematic view showing the whole of the TFT substrate. 1 and 2 are sectional views taken along line AA of FIG. 5, and FIGS. 3 and 4 are sectional views taken along line BB of FIG. In the following description, the manufacture of the TFT in the display area 24 is described. However, the TFT in the gate driver circuit 22 and the TFT in the data driver circuit 23 also have the TF in the display area 24.
The wirings in the driver circuits 22 and 23 can be formed at the same time as the gate bus line 15 and the data bus line 17.

【0022】まず、図1(a),図3(a)に示すよう
に、ガラス基板10上にSiO2 からなる下地保護膜1
1を約200nmの厚さに形成した後、CVD法により
下地保護膜11上にアモルファスシリコン膜12を約5
0nmの厚さに形成する。このとき、アモルファスシリ
コン膜12の形成には、例えばモノシラン及び水素ガス
を使用する。
First, as shown in FIGS. 1A and 3A, a base protective film 1 made of SiO 2 is formed on a glass substrate 10.
1 is formed to a thickness of about 200 nm, and an amorphous silicon film 12
It is formed to a thickness of 0 nm. At this time, for example, monosilane and hydrogen gas are used for forming the amorphous silicon film 12.

【0023】次に、アモルファスシリコン膜12にエキ
シマレーザを照射して、アモルファスシリコンをポリシ
リコンに変える。その後、塩素ガスを用いたドライエッ
チングによりポリシリコン膜を選択的にエッチングし
て、図1(b),図3(b)、図5及び図6に示すよう
に、TFT20及び不純物抵抗R1 〜RN ,GR1 〜G
N ,DR1 〜DRN を形成すべき領域にのみポリシリ
コン膜12a,12b,12cを残存させる。
Next, the amorphous silicon film 12 is irradiated with an excimer laser to convert the amorphous silicon into polysilicon. Thereafter, the polysilicon film is selectively etched by dry etching using a chlorine gas, and as shown in FIGS. 1B, 3B, 5 and 6, the TFT 20 and the impurity resistors R 1 to R 1 are formed . R N , GR 1 -G
R N, DR 1 ~DR N polysilicon only in the region for the formation film 12a, 12b, leaving the 12c.

【0024】その後、プラズマCVD法を使用して、基
板10の上側全面に絶縁膜14を形成し、この絶縁膜1
4によりポリシリコン膜12a,12b,12cを覆
う。この絶縁膜14は例えばSiO2 を150nmの厚
さに堆積させることにより形成する。次に、図1
(c),図3(c)に示すように、基板10の上側全面
にアルミニウム膜を約300nmの厚さに形成し、その
アルミニウム膜をパターニングして、相互に平行な複数
本のゲートバスライン(走査電極)15と、終端配線1
5aとを同時に形成する。ゲートバスライン15のう
ち、ポリシリコン膜12aの上方に位置する部分がTF
T20のゲートとなる。なお、図6において、G1 〜G
N は表示領域24から外側に延び出したゲートバスライ
ン15を示す。
Thereafter, the substrate is formed by using a plasma CVD method.
An insulating film 14 is formed on the entire upper surface of the plate 10.
4 covers the polysilicon films 12a, 12b and 12c.
U. The insulating film 14 is made of, for example, SiOTwoThe thickness of 150nm
It is formed by depositing on the surface. Next, FIG.
3 (c), as shown in FIG.
An aluminum film is formed to a thickness of about 300 nm on the
By patterning the aluminum film, multiple
Gate bus line (scanning electrode) 15 and terminal wiring 1
5a are formed at the same time. Gate bus line 15
The portion located above the polysilicon film 12a is TF
The gate of T20. In FIG. 6, G1~ G
NIs a gate bus line extending outward from the display area 24.
15 is shown.

【0025】その後、CHF3 ガスによりゲートバスラ
イン15及び終端配線15aに覆われていない部分の絶
縁膜14をエッチングにより除去する。そして、ゲート
バスライン15の両側に露出したポリシリコン膜12a
に例えばホウ素(B)をイオン注入して、TFT20の
ソース・ドレインを形成する。このとき同時に、ポリシ
リコン膜12b,12cに不純物を例えば5×1014
cm2 の濃度でイオン注入して、ポリシリコン膜12
b,12cの抵抗値を50kΩ〜1MΩ程度にする。こ
れにより、図6に示す不純物抵抗R1 〜RN ,GR1
GRN ,DR1 〜DRN が形成される。イオン注入時の
条件としては、例えば不純物としてホウ素(B)を使用
する場合は加速電圧を30kVとし、不純物としてリン
(P)を使用する場合は加速電圧を10kVとする。
Thereafter, portions of the insulating film 14 not covered with the gate bus line 15 and the terminal wiring 15a are removed by etching with CHF 3 gas. Then, the polysilicon films 12a exposed on both sides of the gate bus line 15 are formed.
Then, for example, boron (B) is ion-implanted to form a source / drain of the TFT 20. At this time, impurities are simultaneously added to the polysilicon films 12b and 12c, for example, at 5 × 10 14 /
is ion implanted at a concentration of cm 2, a polysilicon film 12
The resistance values of b and 12c are set to about 50 kΩ to 1 MΩ. Thereby, the impurity resistances R 1 to R N and GR 1 to GR 1 shown in FIG.
GR N , DR 1 to DR N are formed. Conditions for the ion implantation are, for example, an acceleration voltage of 30 kV when boron (B) is used as an impurity, and an acceleration voltage of 10 kV when phosphorus (P) is used as an impurity.

【0026】次に、図2(a),図4(a)に示すよう
に、例えばプラズマCVD法により、基板10上の全面
に層間絶縁膜16を形成し、この層間絶縁膜16により
ゲートバスライン15、終点配線15a及びポリシリコ
ン膜12a,12b,12cを被覆する。次に、図2
(b),図4(b)に示すように、層間絶縁膜16を選
択的にエッチングして、TFT20のソース・ドレイン
(ポリシリコン膜12a)に到達するコンタクトホール
16aと、ポリシリコン膜12b,12cの両端を露出
するコンタクトホール16bと、ゲートバスライン15
及び終端配線15aのポリシリコン膜12b側の部分が
露出するコンタクトホール16cと、終端配線15aの
両端が露出するコンタクトホール(図示せず)を開孔す
る。その後、例えばスパッタ法により基板10の上側全
面にアルミニウム膜を形成して層間絶縁膜16を覆い、
該アルミニウム膜をエッチングして、データバスライン
(信号電極)17、終端配線17a、中間電極17c及
び接続配線17d,17eを形成する。この場合、デー
タバスライン17はコンタクトホール16aを介してT
FT20のドレインに接続され、中間電極17cは他の
コンタクトホール16aを介してTFT20のソースに
接続される。また、ゲートバスライン15はコンタクト
ホール16b,16c及び接続配線17d,17eを介
してポリシリコン膜12bに電気的に接続される。ま
た、データバスライン17は図示しないコンタクトホー
ルを介してポリシリコン膜12c(不純物抵抗DR1
DRN )に接続され、更にポリシリコン膜12cを介し
て終端配線17aに電気的に接続される。更にまた、終
端配線15aと終端配線17aとが図示しないコンタク
トホールを介して接続される。なお、図6において、D
1 〜DN は表示領域24から外側に延び出したデータバ
スライン17を示す。
Next, as shown in FIGS. 2A and 4A, an interlayer insulating film 16 is formed on the entire surface of the substrate 10 by, for example, a plasma CVD method. The line 15, the end point wiring 15a, and the polysilicon films 12a, 12b, and 12c are covered. Next, FIG.
4 (b) and FIG. 4 (b), the interlayer insulating film 16 is selectively etched to form a contact hole 16a reaching the source / drain (polysilicon film 12a) of the TFT 20, a polysilicon film 12b, A contact hole 16b exposing both ends of the gate bus line 15c;
In addition, a contact hole 16c in which a portion of the termination wiring 15a on the polysilicon film 12b side is exposed, and a contact hole (not shown) in which both ends of the termination wiring 15a are exposed. Thereafter, an aluminum film is formed on the entire upper surface of the substrate 10 by, for example, a sputtering method to cover the interlayer insulating film 16,
The aluminum film is etched to form a data bus line (signal electrode) 17, terminal wiring 17a, intermediate electrode 17c, and connection wirings 17d and 17e. In this case, the data bus line 17 is connected to the T via the contact hole 16a.
The intermediate electrode 17c is connected to the drain of the FT 20, and the intermediate electrode 17c is connected to the source of the TFT 20 via another contact hole 16a. The gate bus line 15 is electrically connected to the polysilicon film 12b through the contact holes 16b and 16c and the connection wirings 17d and 17e. The data bus line 17 through a contact hole (not shown) polysilicon film 12c (impurity resistor DR 1 ~
DR N ), and further electrically connected to the termination wiring 17a via the polysilicon film 12c. Furthermore, the terminal wiring 15a and the terminal wiring 17a are connected via a contact hole (not shown). In FIG. 6, D
1 to DN indicate the data bus lines 17 extending outward from the display area 24.

【0027】次に、図2(c),図4(c)に示すよう
に、基板10上の全面に層間絶縁膜18を約300nm
の厚さに形成し、該層間絶縁膜18によりデータバスラ
イン17、終端配線17a、中間電極17c及び接続配
線17d,17eを被覆する。そして、この層間絶縁膜
18を選択的にエッチングして、中間電極17cに到達
するコンタクトホールを形成する。なお、このとき同時
に、入力端子21(図6参照)を形成する領域において
は、配線が露出するように開口部を形成する。
Next, as shown in FIGS. 2C and 4C, an interlayer insulating film 18 is formed on the entire surface of the substrate 10 to a thickness of about 300 nm.
And covers the data bus line 17, the terminating wiring 17a, the intermediate electrode 17c, and the connecting wirings 17d and 17e with the interlayer insulating film 18. Then, the interlayer insulating film 18 is selectively etched to form a contact hole reaching the intermediate electrode 17c. At this time, in the region where the input terminal 21 (see FIG. 6) is formed, an opening is formed so that the wiring is exposed.

【0028】次いで、スパッタ法により、基板10上の
全面にITO膜を形成した後、このITO膜を選択的に
エッチングして画素電極19を形成する。また、入力端
子21(図6参照)の形成領域では露出した配線の上を
ITO膜で被覆して、これらのITO膜を入力端子21
とする。その後、基板10の表示領域24上に配向膜
(図示せず)を形成する。このようにして、TFT基板
が完成する。
Next, after an ITO film is formed on the entire surface of the substrate 10 by a sputtering method, the ITO film is selectively etched to form a pixel electrode 19. In the formation region of the input terminal 21 (see FIG. 6), the exposed wiring is covered with an ITO film, and these ITO films are covered with the input terminal 21.
And After that, an alignment film (not shown) is formed on the display region 24 of the substrate 10. Thus, a TFT substrate is completed.

【0029】一方、ガラス基板上に対向電極、カラーフ
ィルタ及び配向膜等を形成した対向基板を用意する。そ
して、図7に示すように、TFT基板31のTFT20
等が形成された面と対向基板32の対向電極32a等が
形成された面とを向かい合わせて配置し、両者の間に液
晶33を充填して封止剤34により封止する。次いで、
図6に示す入力端子21に検査装置(図示せず)を接続
して基板検査を行う。このとき、終端配線15a,17
aと入力端子21、ゲートバスライン15及びデータバ
スライン17との間には抵抗値が50kΩ〜1MΩの不
純物抵抗R1 〜RN ,GR1 〜GRN ,DR1 〜DRN
が接続されているので、終端配線15a,17aが接続
されたままであっても、支障なく検査を行うことができ
る。
On the other hand, a counter substrate in which a counter electrode, a color filter, an alignment film and the like are formed on a glass substrate is prepared. Then, as shown in FIG.
The surface on which the counter electrodes 32a and the like are formed and the surface on which the counter electrodes 32a and the like are formed face each other, and a liquid crystal 33 is filled between them and sealed with a sealant. Then
A board inspection is performed by connecting an inspection apparatus (not shown) to the input terminal 21 shown in FIG. At this time, the terminal wires 15a, 17
a input terminal 21, impurity resistances R 1 to R N having a resistance value of 50kΩ~1MΩ between the gate bus line 15 and the data bus line 17, GR 1 ~GR N, DR 1 ~DR N
Is connected, the inspection can be performed without any trouble even if the terminal wirings 15a and 17a remain connected.

【0030】その後、検査で異常がないと判定される
と、図6,図7に破線で示す部分、すなわち不純物抵抗
1 〜RN ,GR1 〜GRN ,DR1 〜DRN を通る切
断線に沿ってTFT基板31及び対向基板32を切断す
る。その後、TFT基板31及び対向基板32の外側面
に偏光板を配置し、液晶表示装置が完成する。本実施の
形態においては、終端配線15a,17aとゲートバス
ライン15、データバスライン17及び入力端子21と
の間にいずれも50kΩ〜1MΩの不純物抵抗R1 〜R
N ,GR1 〜GRN ,DR1 〜DRN を設けているの
で、終端配線15a.17aが接続したままの状態で基
板検査を行うことができる。これにより、不良基板をパ
ネル化せずにすむので、製造コストの削減が可能とな
る。また、各ゲートバスライン15及び各データバスラ
イン17が終端配線15a,17aを介して相互に電気
的に接続されるので、製造工程の各所で発生する静電気
による破損を回避できる。しかも、本実施の形態におい
ては、不純物抵抗R1〜RN ,GR1 〜GRN ,DR1
〜DRN を比較的初期の段階で形成し、ゲートバスライ
ン15及びデータバスライン17はその形成と同時に終
端配線15a,17aに接続するので、製造工程の初期
段階から静電気による破損を防止する効果が得られる。
Thereafter, when it is determined that there is no abnormality in the inspection, cutting through the portions indicated by broken lines in FIGS. 6 and 7, ie, impurity resistances R 1 to R N , GR 1 to GR N , and DR 1 to DR N is performed. The TFT substrate 31 and the counter substrate 32 are cut along the line. Thereafter, polarizing plates are arranged on the outer surfaces of the TFT substrate 31 and the counter substrate 32, and the liquid crystal display device is completed. In the present embodiment, the impurity resistances R 1 to R of 50 kΩ to 1 MΩ are provided between the terminal lines 15 a and 17 a and the gate bus line 15, the data bus line 17 and the input terminal 21.
N, GR 1 ~GR N, since there is provided a DR 1 ~DR N, terminated bus 15a. The board inspection can be performed with the connection of 17a. As a result, the defective substrate does not need to be formed into a panel, so that the manufacturing cost can be reduced. Further, since each gate bus line 15 and each data bus line 17 are electrically connected to each other via the termination wirings 15a and 17a, damage due to static electricity generated at various points in the manufacturing process can be avoided. Moreover, in this embodiment, impurity resistances R 1 ~R N, GR 1 ~GR N, DR 1
The ~DR N relatively formed at an early stage, the gate bus lines 15 and the data bus line 17 is simultaneously terminated wire 15a and its formation, since connected to 17a, the effect of preventing damage due to static electricity from the initial stage of the manufacturing process Is obtained.

【0031】更に、本実施の形態においては、基板を切
断するときに、不純物抵抗R1 〜R N ,GR1 〜G
N ,DR1 〜DRN の部分、すなわちポリシリコン膜
の部分で切断するので、アルミニウム等の金属配線と異
なり、配線の剥がれによる短絡が防止される。これによ
り製造歩留まりが向上し、延いては製品コストの低減が
可能になる。また、切断面からの金属の腐食が回避され
る。
Further, in this embodiment, the substrate is cut.
When cutting, the impurity resistance R1~ R N, GR1~ G
RN, DR1~ DRNPart, that is, the polysilicon film
Is different from metal wiring such as aluminum.
Thus, a short circuit due to the peeling of the wiring is prevented. This
Production yields and product costs
Will be possible. Also, corrosion of metal from the cut surface is avoided.
You.

【0032】(第2の実施の形態)図8は本発明の第2
の実施の形態の液晶表示装置の製造方法を示す模式図で
ある。なお、図8において、図6と同一物には同一符号
を付してその詳しい説明は省略する。本実施の形態にお
いては、図8に示すように、ゲートバスライン及びデー
タバスラインの一端側にはドライバ回路22,23を形
成し、他端側には検査回路25,26を形成する。そし
て、ゲートバスライン及びデータバスラインと検査回路
25,26との間には第1の不純物抵抗GR1 〜G
N ,DR1 〜DRN を形成し、検査回路25,26と
終端配線15a,17aとの間には第2の不純物抵抗G
1 〜GrN ,Dr1 〜DrN を形成する。これらの不
純物抵抗Gr1 〜GrN ,Dr1 〜DrN は、第1の実
施の形態と同様に、ポリシリコンTFTのソース・ドレ
インとなるポリシリコン膜と同時に形成する。
(Second Embodiment) FIG. 8 shows a second embodiment of the present invention.
FIG. 7 is a schematic view illustrating a method for manufacturing the liquid crystal display device of the embodiment. 8, the same components as those in FIG. 6 are denoted by the same reference numerals, and the detailed description thereof will be omitted. In the present embodiment, as shown in FIG. 8, driver circuits 22 and 23 are formed at one end of the gate bus line and the data bus line, and inspection circuits 25 and 26 are formed at the other end. The first impurity resistors GR 1 to GR 1 are provided between the gate bus lines and the data bus lines and the inspection circuits 25 and 26.
R N, DR 1 ~DR N is formed, the test circuits 25 and 26 and the terminal wiring 15a, the second impurity resistor G between the 17a
r 1 to Gr N and Dr 1 to Dr N are formed. These impurity resistances Gr 1 to Gr N and Dr 1 to Dr N are formed simultaneously with the polysilicon film serving as the source / drain of the polysilicon TFT, as in the first embodiment.

【0033】基板検査時には、検査回路25,26に電
源電圧及び信号を供給して所定の検査を行う。その後、
図中破線で示す部分、すなわち、不純物抵抗GR1 〜G
N,DR1 〜DRN を通る直線に沿って基板を切断す
る。本実施の形態においても、第1の実施例と同様の効
果が得られるのに加えて、専用の検査回路25,26を
設けるので、外部の検査回路に接続する必要がなく、検
査工程を簡略化できるという効果がある。
At the time of board inspection, a predetermined inspection is performed by supplying a power supply voltage and a signal to the inspection circuits 25 and 26. afterwards,
The portion indicated by a broken line in the figure, i.e., impurities resistance GR 1 ~G
R N, along a straight line passing through the DR 1 ~DR N cutting the substrate. Also in the present embodiment, in addition to obtaining the same effect as the first embodiment, since dedicated test circuits 25 and 26 are provided, there is no need to connect to an external test circuit, and the test process is simplified. There is an effect that can be made.

【0034】[0034]

【発明の効果】以上説明したように、本発明によれば、
信号電極及び走査電極と終端配線との間に、不純物導入
ポリシリコンからなる不純物抵抗を形成するので、信号
電極及び走査電極に電圧を印加しても、信号電極と走査
電極との間には不純物抵抗が介在するので短絡状態とな
ることはなく、終端配線が接続されたままの状態で検査
を行うことができる。これにより、液晶表示装置の信頼
性が向上する。
As described above, according to the present invention,
Since an impurity resistor made of impurity-doped polysilicon is formed between the signal electrode and the scanning electrode and the terminating wiring, even if a voltage is applied to the signal electrode and the scanning electrode, the impurity remains between the signal electrode and the scanning electrode. Since the resistance is interposed, the short-circuit state does not occur, and the inspection can be performed in a state where the terminal wiring is connected. Thereby, the reliability of the liquid crystal display device is improved.

【0035】また、本発明においては、ポリシリコンか
らなる不純物抵抗の部分で基板を切断するので、金属薄
膜の剥がれに起因する短絡が回避されるとともに切断面
からの腐食を回避でき、製造歩留まりが向上する。
Further, in the present invention, since the substrate is cut at the impurity resistance portion made of polysilicon, a short circuit caused by peeling of the metal thin film can be avoided, and corrosion from the cut surface can be avoided, and the production yield can be reduced. improves.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の液晶表示装置の製
造方法を示す断面図(その1)であり、TFT形成領域
における断面図である。
FIG. 1 is a cross-sectional view (part 1) illustrating a method for manufacturing a liquid crystal display device according to a first embodiment of the present invention, which is a cross-sectional view in a TFT formation region.

【図2】本発明の第1の実施の形態の液晶表示装置の製
造方法を示す断面図(その2)であり、TFT形成領域
における断面図である。
FIG. 2 is a cross-sectional view (part 2) illustrating the method for manufacturing the liquid crystal display device according to the first embodiment of the present invention, which is a cross-sectional view in a TFT formation region.

【図3】本発明の第1の実施の形態の液晶表示装置の製
造方法を示す断面図(その3)であり、不純物抵抗形成
領域における断面図である。
FIG. 3 is a cross-sectional view (No. 3) illustrating the method for manufacturing the liquid crystal display device of the first embodiment of the present invention, which is a cross-sectional view in an impurity resistance forming region.

【図4】本発明の第1の実施の形態の液晶表示装置の製
造方法を示す断面図(その4)であり、不純物抵抗形成
領域における断面図である。
FIG. 4 is a cross-sectional view (part 4) illustrating the method for manufacturing the liquid crystal display device of the first embodiment of the present invention, which is a cross-sectional view in an impurity resistance forming region.

【図5】本発明の第1の実施の形態の製造途中のTFT
基板の一部を拡大して示す平面図である。
FIG. 5 is a diagram showing a TFT during manufacturing according to the first embodiment of the present invention;
It is a top view which expands and shows a part of board | substrate.

【図6】本発明の第1の実施の形態の製造途中のTFT
基板の全体を示す模式図である。
FIG. 6 is a diagram showing a TFT in the course of manufacture according to the first embodiment of the present invention.
It is a schematic diagram which shows the whole board | substrate.

【図7】本発明の第1の実施の形態の液晶表示装置の製
造方法において、TFT基板と対向基板との接合部分を
示す断面図である。
FIG. 7 is a cross-sectional view showing a junction between a TFT substrate and a counter substrate in the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.

【図8】本発明の第2の実施の形態の液晶表示装置の製
造方法を示す模式図である。
FIG. 8 is a schematic view illustrating a method for manufacturing a liquid crystal display device according to a second embodiment of the present invention.

【図9】従来方法による製造途中の液晶表示装置のTF
T基板の一部を拡大して示す平面図である。
FIG. 9 shows a TF of a liquid crystal display device being manufactured by a conventional method.
It is a top view which expands and shows a part of T board | substrate.

【図10】同じくその液晶表示装置のTFT基板の全体
を示す模式図である。
FIG. 10 is a schematic diagram showing the entire TFT substrate of the liquid crystal display device.

【図11】従来方法による液晶表示装置の製造方法にお
いて、TFT基板と対向基板との接合部分を示す断面図
である。
FIG. 11 is a cross-sectional view showing a junction between a TFT substrate and a counter substrate in a method of manufacturing a liquid crystal display device according to a conventional method.

【図12】従来の問題点(その1)を示す断面図であ
る。
FIG. 12 is a cross-sectional view showing a conventional problem (part 1).

【図13】従来の問題点(その2)を示す断面図であ
る。
FIG. 13 is a sectional view showing a conventional problem (No. 2).

【符号の説明】[Explanation of symbols]

10,50 ガラス基板、 12 アモルファスシリコン膜、 12a〜12c,52a ポリシリコン膜、 15,55 ゲートバスライン(走査電極)、 15a,17a,55a,57a 終端配線、 17,57 データバスライン(信号電極)、 19 画素電極、 20 TFT、 22 ゲートドライバ回路、 23 データドライバ回路、 25,26 検査回路、 31,81 TFT基板、 32,82 対向基板、 34,84 封止剤、 R1 〜RN ,GR1 〜GRN ,DR1 〜DRN 不純物
抵抗。
10, 50 glass substrate, 12 amorphous silicon film, 12a to 12c, 52a polysilicon film, 15, 55 gate bus line (scanning electrode), 15a, 17a, 55a, 57a terminal wiring, 17, 57 data bus line (signal electrode) ), 19 pixel electrodes, 20 TFTs, 22 gate driver circuits, 23 data driver circuits, 25, 26 inspection circuits, 31, 81 TFT substrates, 32, 82 opposing substrates, 34, 84 sealants, R 1 to R N , GR 1 ~GR N, DR 1 ~DR N impurity resistance.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA59 HA28 JA25 JA33 JA35 JA39 JB56 JB77 KA04 KA05 KA10 KA12 KA18 KB04 MA08 MA27 MA30 MA37 NA14 NA16 NA18 NA30 PA06 PA08 5C094 AA31 AA41 BA03 BA43 CA19 EA04 EA05 EB02 EB05 FB14 FB18  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H092 GA59 HA28 JA25 JA33 JA35 JA39 JB56 JB77 KA04 KA05 KA10 KA12 KA18 KB04 MA08 MA27 MA30 MA37 NA14 NA16 NA18 NA30 PA06 PA08 5C094 AA31 AA41 BA03 BA43 CA19 EA04 EB05 EB05 EB05 EB05 EB05 EB05 EB05

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 透明基板上の表示領域の外側に、不純物
導入ポリシリコンからなる複数の不純物抵抗を形成する
工程と、 前記透明基板上に、前記表示領域を通り、前記複数の不
純物抵抗の一端側にそれぞれ接続する複数本の信号電極
及び走査電極を形成するとともに、前記不純物抵抗の他
端側を共通接続する終端配線を形成する工程と、 前記不純物抵抗の部分で前記透明基板を切断する工程と
を有することを特徴とする液晶表示装置の製造方法。
A step of forming a plurality of impurity resistors made of impurity-doped polysilicon outside a display region on a transparent substrate; and an end of the plurality of impurity resistors passing through the display region on the transparent substrate. Forming a plurality of signal electrodes and scanning electrodes respectively connected to the side, and forming a terminating wire commonly connecting the other end of the impurity resistor; and cutting the transparent substrate at the impurity resistor portion And a method for manufacturing a liquid crystal display device.
【請求項2】 前記不純物抵抗の抵抗値を、50kΩ乃
至1MΩにすることを特徴とする請求項1に記載の液晶
表示装置の製造方法。
2. The method according to claim 1, wherein the resistance value of the impurity resistor is set to 50 kΩ to 1 MΩ.
【請求項3】 透明基板の表示領域を通る複数本の信号
電極及び走査電極を形成して画素を画定し、各画素毎に
ポリシリコン薄膜トランジスタ及び画素電極を形成し、
前記表示領域の外側に前記信号電極及び前記走査電極に
それぞれ接続する不純物導入ポリシリコンからなる複数
の不純物抵抗と、該複数の不純物抵抗を共通接続する終
端配線とを形成する工程と、 前記不純物抵抗の部分で前記透明基板を切断する工程と
を有することを特徴とする液晶表示装置の製造方法。
3. A plurality of signal electrodes and scanning electrodes passing through a display area of the transparent substrate are formed to define pixels, and a polysilicon thin film transistor and a pixel electrode are formed for each pixel.
Forming a plurality of impurity resistors made of impurity-doped polysilicon respectively connected to the signal electrode and the scanning electrode outside the display region, and a terminating wire commonly connecting the plurality of impurity resistors; Cutting the transparent substrate at a portion of the liquid crystal display device.
【請求項4】 前記表示領域内のポリシリコン薄膜トラ
ンジスタの形成と同時に前記表示領域の外側にポリシリ
コン薄膜トランジスタを形成し、これらのポリシリコン
薄膜トランジスタにより前記表示領域内の薄膜トランジ
スタを駆動する駆動回路を形成することを特徴とする請
求項3に記載の液晶表示装置の製造方法。
4. A polysilicon thin film transistor is formed outside the display region at the same time as the formation of the polysilicon thin film transistor in the display region, and a driving circuit for driving the thin film transistor in the display region is formed by the polysilicon thin film transistors. The method for manufacturing a liquid crystal display device according to claim 3, wherein:
【請求項5】 透明基板の表示領域を通る複数本の信号
電極及び走査電極を形成して画素を画定し、各画素毎に
ポリシリコン薄膜トランジスタ及び画素電極を形成し、
前記表示領域の外側に前記信号電極及び前記走査電極に
それぞれ接続する不純物導入ポリシリコンからなる複数
の第1の不純物抵抗と、該複数の不純物抵抗に接続する
検査回路と、終端配線と、前記検査回路と前記終端配線
との間を接続する不純物導入ポリシリコンからなる第2
の不純物抵抗とを形成する工程と、 前記検査回路を駆動して検査を行う工程と、 前記第1の不純物抵抗の部分で前記透明基板を切断する
工程とを有することを特徴とする液晶表示装置の製造方
法。
5. A pixel is defined by forming a plurality of signal electrodes and scanning electrodes passing through a display area of a transparent substrate, and forming a polysilicon thin film transistor and a pixel electrode for each pixel.
A plurality of first impurity resistors made of impurity-doped polysilicon respectively connected to the signal electrode and the scan electrode outside the display region, an inspection circuit connected to the plurality of impurity resistors, a termination wiring, A second layer made of impurity-doped polysilicon for connecting between a circuit and the terminal wiring;
A liquid crystal display device comprising: a step of forming an impurity resistor of the type described above; a step of driving the inspection circuit to perform an inspection; and a step of cutting the transparent substrate at a portion of the first impurity resistor. Manufacturing method.
【請求項6】 前記表示領域内のポリシリコン薄膜トラ
ンジスタの形成と同時に前記表示領域の外側にポリシリ
コン薄膜トランジスタを形成し、これらのポリシリコン
薄膜トランジスタにより前記表示領域内の薄膜トランジ
スタを駆動する駆動回路を形成することを特徴とする請
求項5に記載の液晶表示装置の製造方法。
6. A polysilicon thin film transistor is formed outside the display region simultaneously with the formation of the polysilicon thin film transistor in the display region, and a driving circuit for driving the thin film transistor in the display region is formed by the polysilicon thin film transistor. A method for manufacturing a liquid crystal display device according to claim 5, wherein:
JP17250398A 1998-06-19 1998-06-19 Manufacturing method of liquid crystal display device Expired - Fee Related JP4252126B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17250398A JP4252126B2 (en) 1998-06-19 1998-06-19 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17250398A JP4252126B2 (en) 1998-06-19 1998-06-19 Manufacturing method of liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2000010116A true JP2000010116A (en) 2000-01-14
JP4252126B2 JP4252126B2 (en) 2009-04-08

Family

ID=15943186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17250398A Expired - Fee Related JP4252126B2 (en) 1998-06-19 1998-06-19 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4252126B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148044A (en) * 1998-08-31 2000-05-26 Canon Inc Semiconductor device
KR20020070595A (en) * 2001-03-02 2002-09-10 주식회사 현대 디스플레이 테크놀로지 Method for protecting electro static discharge by using non-contact
US7619288B2 (en) 2005-05-27 2009-11-17 Sharp Kabushiki Kaisha Thin film transistor substrate, liquid crystal display device provided with such thin film transistor substrate and method for manufacturing thin film transistor substrate
US7909959B2 (en) 2003-04-14 2011-03-22 Sekisui Chemical Co., Ltd. Method for releasing adhered article
JP2015111191A (en) * 2013-12-06 2015-06-18 株式会社ジャパンディスプレイ Wiring board and display device
JP2021526658A (en) * 2018-06-12 2021-10-07 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Array board, method of manufacturing array board, array board motherboard, display panel and display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148044A (en) * 1998-08-31 2000-05-26 Canon Inc Semiconductor device
JP4632383B2 (en) * 1998-08-31 2011-02-16 キヤノン株式会社 Semiconductor device used for photoelectric conversion device
KR20020070595A (en) * 2001-03-02 2002-09-10 주식회사 현대 디스플레이 테크놀로지 Method for protecting electro static discharge by using non-contact
US7909959B2 (en) 2003-04-14 2011-03-22 Sekisui Chemical Co., Ltd. Method for releasing adhered article
US7619288B2 (en) 2005-05-27 2009-11-17 Sharp Kabushiki Kaisha Thin film transistor substrate, liquid crystal display device provided with such thin film transistor substrate and method for manufacturing thin film transistor substrate
JP2015111191A (en) * 2013-12-06 2015-06-18 株式会社ジャパンディスプレイ Wiring board and display device
JP2021526658A (en) * 2018-06-12 2021-10-07 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Array board, method of manufacturing array board, array board motherboard, display panel and display device
JP7409089B2 (en) 2018-06-12 2024-01-09 京東方科技集團股▲ふん▼有限公司 Array substrate, array substrate manufacturing method, array substrate motherboard, display panel, and display device
US11943979B2 (en) 2018-06-12 2024-03-26 Boe Technology Group Co., Ltd. Array substrate and fabrication method thereof, array substrate motherboard and display device

Also Published As

Publication number Publication date
JP4252126B2 (en) 2009-04-08

Similar Documents

Publication Publication Date Title
KR100338480B1 (en) Liquid crystal display and method for fabricating the same
KR100421344B1 (en) Semiconductor device, electro-optical device substrate, liquid crystal device substrate and manufacturing method therefor, liquid crystal device, and projection liquid crystal display device and electronic apparatus using the liquid crystal device
JPH10270710A (en) Liquid crystal display device and manufacture thereof
JP2537150B2 (en) Electro-optical display panel including control transistor and manufacturing method thereof
JP3579492B2 (en) Method for manufacturing display device
KR100264112B1 (en) Active matrix panel and manufacturing method of the same
JPH08328033A (en) Thin-film transistor matrix device and its production
US7872698B2 (en) Liquid crystal display with structure resistant to exfoliation during fabrication
JP3702696B2 (en) Active matrix substrate, electro-optical device, and manufacturing method of active matrix substrate
JP2806740B2 (en) Liquid crystal display device and manufacturing method thereof
JP4252126B2 (en) Manufacturing method of liquid crystal display device
JP2776360B2 (en) Method of manufacturing thin film transistor array substrate
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
JP3295025B2 (en) Manufacturing method of liquid crystal display device
JP2000241833A (en) Matrix type wiring board
JP4094539B2 (en) Method for manufacturing semiconductor integrated circuit
JP4799509B2 (en) Peeling method
JP4339102B2 (en) Method for manufacturing display device
JP2000040827A (en) Semiconductor device and manufacture of semiconductor device
JPH0452925B2 (en)
KR100426688B1 (en) Thin film transistor for liquid crystal display (LCD) and Method of manufacturing the same
KR100577777B1 (en) Method for forming transfer of TFT LCD
KR100527082B1 (en) Method for fabricating tft-lcd
JP3406893B2 (en) Method for manufacturing display device
KR20050068241A (en) Method for manufacturing lcd

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050516

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees